JPWO2014045792A1 - Circuit board and electronic equipment - Google Patents
Circuit board and electronic equipment Download PDFInfo
- Publication number
- JPWO2014045792A1 JPWO2014045792A1 JP2014536701A JP2014536701A JPWO2014045792A1 JP WO2014045792 A1 JPWO2014045792 A1 JP WO2014045792A1 JP 2014536701 A JP2014536701 A JP 2014536701A JP 2014536701 A JP2014536701 A JP 2014536701A JP WO2014045792 A1 JPWO2014045792 A1 JP WO2014045792A1
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- signal
- line
- circuit board
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
- H01P1/2039—Galvanic coupling between Input/Output
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09254—Branched layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
回路基板(10)は、2層以上の配線層(例えば、第一配線層(11)及び第二配線層(12))を有している。これら2層以上の配線層には、信号配線(13)と、信号配線(13)に対して並列に配置されたグランド配線(14)と、共振線(線状導体)(16)と、が形成されている。信号配線(13)は、第一配線層(11)に配置されている。共振線(16)は、共振線(16)の少なくとも一部分と信号配線(13)の一部分とが互いに上下に重なるように、第二配線層(12)に配置されている。共振線(16)がグランド配線(14)に対して接続され、かつ共振線(16)の少なくとも一つの端(161)は開放端となっている。The circuit board (10) has two or more wiring layers (for example, a first wiring layer (11) and a second wiring layer (12)). In these two or more wiring layers, there are a signal wiring (13), a ground wiring (14) arranged in parallel to the signal wiring (13), and a resonance line (linear conductor) (16). Is formed. The signal wiring (13) is arranged in the first wiring layer (11). The resonance line (16) is arranged on the second wiring layer (12) so that at least a part of the resonance line (16) and a part of the signal wiring (13) overlap each other. The resonance line (16) is connected to the ground wiring (14), and at least one end (161) of the resonance line (16) is an open end.
Description
本発明は、回路基板及び電子機器に関する。 The present invention relates to a circuit board and an electronic device.
各種の電子機器には、伝送線路を有する回路基板が搭載される。 A circuit board having a transmission line is mounted on various electronic devices.
特許文献1、2及び3には、伝送線路を有する回路基板について、それぞれ記載されている。このうち特許文献1、2には、コプレーナ型の伝送線路を有する回路基板について記載されている。 Patent Documents 1, 2, and 3 describe circuit boards having transmission lines, respectively. Among these, Patent Documents 1 and 2 describe a circuit board having a coplanar transmission line.
回路基板上に集積回路等の半導体素子が多数実装される電子機器において、各部品から生じる電磁ノイズ(電磁波)が他の部品に影響を及ぼし、誤動作を生じさせるという問題がある。このような事象の一つに、ノイズが信号配線に重畳する現象がある。 In an electronic device in which a large number of semiconductor elements such as integrated circuits are mounted on a circuit board, there is a problem in that electromagnetic noise (electromagnetic waves) generated from each component affects other components and causes malfunction. One of such events is a phenomenon in which noise is superimposed on the signal wiring.
ノイズが信号配線に重畳してしまうことを抑制する手法としては、コンデンサやインダクタなどにより構成したフィルタ(ローパスフィルタ)を信号配線に挿入する手法がある。 As a technique for suppressing the noise from being superimposed on the signal wiring, there is a technique of inserting a filter (low-pass filter) constituted by a capacitor, an inductor or the like into the signal wiring.
しかしながら、コンデンサやインダクタなどの部品により構成したフィルタ(ローパスフィルタ)を信号配線に挿入する手法では、回路基板上に部品を実装するための領域が必要となるため、回路基板の大型化を招く。 However, the method of inserting a filter (low-pass filter) composed of components such as a capacitor and an inductor into the signal wiring requires an area for mounting the components on the circuit board, which leads to an increase in the size of the circuit board.
また、部品のコストに加えて、部品の管理コスト、部品の実装にかかる作業工数やリードタイムが増加してしまう。さらに、個々の信号配線に対してフィルタを割り当てていかなければならないので、設計工数が増大してしまう。装置によっては一つの回路基板にコンデンサ、インダクタを数十〜数百個も実装することもあるため、これらの面積、コスト、設計時間、製造時間の増大は無視できないほど大きくなる。 Further, in addition to the cost of the components, the management costs of the components, the work man-hours and lead times for mounting the components increase. Furthermore, since it is necessary to assign a filter to each signal wiring, the design man-hour increases. Depending on the device, dozens to hundreds of capacitors and inductors may be mounted on one circuit board, so that the increase in area, cost, design time, and manufacturing time becomes so large that it cannot be ignored.
本発明の目的は、信号配線を伝搬するノイズを、回路基板上に部品を実装することなく抑制することが可能な回路基板及び電子機器を提供することにある。 The objective of this invention is providing the circuit board and electronic device which can suppress the noise which propagates a signal wiring, without mounting components on a circuit board.
本発明は、2層以上の配線層を有し、
前記2層以上の配線層には、信号配線と、前記信号配線に対して並列に配置されたグランド配線と、線状導体と、が形成され、
前記信号配線は、前記2層以上の配線層のうちの第一配線層に配置され、
前記線状導体は、前記線状導体の少なくとも一部分と前記信号配線の一部分とが互いに上下に重なるように、前記2層以上の配線層のうち前記第一配線層とは異なる第二配線層に配置され、
前記線状導体が前記グランド配線に対して接続され、かつ前記線状導体の少なくとも一つの端は開放端となっていることを特徴とする回路基板を提供する。The present invention has two or more wiring layers,
In the two or more wiring layers, a signal wiring, a ground wiring arranged in parallel to the signal wiring, and a linear conductor are formed,
The signal wiring is arranged in a first wiring layer of the two or more wiring layers,
The linear conductor is a second wiring layer different from the first wiring layer among the two or more wiring layers so that at least a part of the linear conductor and a part of the signal wiring overlap each other vertically. Arranged,
The circuit board is characterized in that the linear conductor is connected to the ground wiring, and at least one end of the linear conductor is an open end.
また、本発明は、回路基板を有し、
前記回路基板は、
2層以上の配線層を有し、
前記2層以上の配線層には、信号配線と、前記信号配線に対して並列に配置されたグランド配線と、線状導体と、が形成され、
前記信号配線は、前記2層以上の配線層のうちの第一配線層に配置され、
前記線状導体は、前記線状導体の少なくとも一部分と前記信号配線の一部分とが互いに上下に重なるように、前記2層以上の配線層のうち前記第一配線層とは異なる第二配線層に配置され、
前記線状導体が前記グランド配線に対して接続され、かつ前記線状導体の少なくとも一つの端は開放端となっていることを特徴とする電子機器を提供する。The present invention also includes a circuit board,
The circuit board is
Having two or more wiring layers,
In the two or more wiring layers, a signal wiring, a ground wiring arranged in parallel to the signal wiring, and a linear conductor are formed,
The signal wiring is arranged in a first wiring layer of the two or more wiring layers,
The linear conductor is a second wiring layer different from the first wiring layer among the two or more wiring layers so that at least a part of the linear conductor and a part of the signal wiring overlap each other vertically. Arranged,
Provided is an electronic device in which the linear conductor is connected to the ground wiring, and at least one end of the linear conductor is an open end.
本発明によれば、信号配線を伝搬するノイズを、回路基板上に部品を実装することなく抑制することができる。 According to the present invention, noise propagating through a signal wiring can be suppressed without mounting a component on a circuit board.
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。 The above-described object and other objects, features, and advantages will become more apparent from the preferred embodiments described below and the accompanying drawings.
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same components are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
[第一の実施形態]
図1は第一の実施形態に係る回路基板10の構成を示す模式的な分解斜視図である。[First embodiment]
FIG. 1 is a schematic exploded perspective view showing a configuration of a
本実施形態に係る回路基板10は、2層以上の配線層を有している。図1では、これら2層以上の配線層のうちの2つの配線層、すなわち第一配線層11と、第一配線層11とは異なる第二配線層12と、を示している。なお、回路基板10は、2層のみの配線層を有していても良いし、3層以上の配線層を有していても良い。これら2層以上の配線層には、信号配線13と、信号配線13に対して並列に配置されたグランド配線14と、共振線(線状導体)16と、が形成されている。信号配線13は、第一配線層11に配置されている。共振線16は、共振線16の少なくとも一部分と信号配線13の一部分とが互いに上下に重なるように、第二配線層12に配置されている。共振線16がグランド配線14に対して接続され、かつ共振線16の少なくとも一つの端161はどの導体とも接続されていない開放端となっている。以下、詳細に説明する。
The
本実施形態の場合、回路基板10の複数の配線層のうちの一つの配線層である第一配線層11に信号配線13とグランド配線14が並列に形成されており、且つ、グランド配線14は信号配線13に対して隣接して配置されている。より具体的には、信号配線13とグランド配線14とは、互いに平行に延在している。
In the case of this embodiment, the
また、回路基板10の複数の配線層のうちの第一配線層11とは異なる一つの配線層である第二配線層12には、共振線16が形成されている。共振線16は、共振線16の少なくとも一部分と信号配線13の一部分とが互いに上下に(複数の配線層の積層方向に)重なるように、第二配線層12に配置されている。本実施形態の場合、例えば、共振線16は、その延伸方向の全域に亘って、信号配線13と上下に重なっている。
A
共振線16は、例えば、信号配線13に対して平行に延在している。すなわち、共振線16は、信号配線13と同じ方向に延在している。
The
本実施形態の場合、共振線16は、グランド接続線17と層間接続ビア15とを介して、グランド配線14に対して接続されている。
In the case of the present embodiment, the
グランド接続線17は、第二配線層12に配置されている。グランド接続線17は、例えば、共振線16の延在方向に対して直交する方向に延在している。グランド接続線17の一端171は、共振線16における端161とは反対側の端162に接続されている。グランド接続線17は、共振線16と一体形成されている。層間接続ビア15は、グランド接続線17の他端172とグランド配線14とを相互に接続している。
すなわち、共振線16の開放端(端161)に対する反対側の端162が、グランド配線14に対して接続されている。The
That is, the
共振線16と信号配線13とは相互に絶縁されている。
The
なお、本実施形態においては、第一配線層11と第二配線層12とは互いに隣接する配線層であるが、信号配線13と共振線16との間に別の導体が形成されていないならば、第一配線層11と第二配線層12との間に別の配線層が存在してもよい。
In the present embodiment, the
尚、共振線16において、グランド配線14に対する接続部(端162)から開放端(端161)までの部分のうち、信号配線13と上下に重なっている領域の、信号配線13の延伸方向における長さが、抑制対象のノイズの波長の1/4である。本実施形態の場合、共振線16の端162から端161までの長さが、抑制対象のノイズの波長の1/4である。
Note that, in the
次に、図1に示す回路基板10の機能について、図2を参照して説明する。図2は回路基板10の等価回路である。
Next, the function of the
図2の等価回路においては、共振線16の端161の位置(図1の点線A−A'で示す位置)において伝送線路を分割して示している。
In the equivalent circuit of FIG. 2, the transmission line is divided and shown at the position of the
等価回路の要素21aは図1の信号配線13における点線A−A'よりも左側の部分を表し、要素21cは図1の共振線16を表し、要素21bは図1のグランド配線14における点線A−A'よりも左側の部分を表している。この3つの要素21a、21b、21cにより伝送線路21が構成されている。
The
同様に、等価回路の要素22a、22bはそれぞれ図1の信号配線13、グランド配線14における点線A−A'よりも右側の部分を表している。要素22aと22bとでコプレーナ型ペア線路型の伝送線路22を構成している。
Similarly,
伝送線路21においては、信号配線13の下に配置された共振線16と、信号配線13の横に配置されたグランド配線14とがリファレンス信号線として機能する。共振線16及びグランド配線14には、信号配線13に流れる信号電流とは逆向きにリターン電流が流れる。
In the
ここで、グランド配線14よりも共振線16の方が信号配線13との対向面積が大きくかつグランド配線14よりも共振線16の方が信号配線13に対してより近接しているものとする。すなわち、各配線層における配線は、厚み(配線層の積層方向における寸法)よりも幅(配線の延在方向に対して直交する方向、且つ、厚み方向に対する直交方向における寸法)の方が大きいものとする。また、隣接する配線層において互いに上下に重なっている配線間の距離(具体的には、信号配線13と共振線16との距離)は、同一の配線層において互いに隣接する配線間の距離(具体的には、グランド配線14と信号配線13との距離)よりも短いものとする。
Here, it is assumed that the
このため、グランド配線14と信号配線13との電界の結合よりも、共振線16と信号配線13との電界の結合の方が強くなる。よって、リターン電流の大部分は共振線16に流れる。そのため、リファレンス信号線として主に機能するのは共振線16となり、伝送線路21は互いに重なり合う信号配線13と共振線16とを有するスタックトペアラインとして機能する。
For this reason, the electric field coupling between the
伝送線路21は共振線16が点線A−A'の箇所で開放されているので、共振線16がグランド配線14と接続されている点線B−B'の箇所を入力端、点線A−A'の箇所を受端とする、受端開放線路とみなすことができる。点線B−B'の箇所における電圧V1は、入射電圧をVi、受端での電圧をVg、共振線の長さをd、伝送線路21における位相定数をβ、複素数係数をjとし、伝送線路21の伝送損失を無視すると、下記数式(1)で表すことができる。In the
V1=j・Vg・cos(β・d) ・・・ 数式(1)V 1 = j · V g · cos (β · d) (1)
上記数式(1)から分かるように、d=λ/4となる周波数の奇数倍の周波数においてはV1=0となり、信号が伝搬しなくなる。このようにして、本実施形態の回路基板10においては、コプレーナ線路を伝搬してきた信号のうちd=λ/4となる周波数の奇数倍の周波数の信号を帯域除去することができる。As can be seen from Equation (1) above, V 1 = 0 at a frequency that is an odd multiple of d = λ / 4, and the signal does not propagate. In this way, in the
共振線16の長さdは、ノイズの周波数をf、光速をc、回路基板10の比誘電率をεrとすると、下記数式(2)から設計することができる。
The length d of the
次に、回路基板10の製造方法について述べる。この回路基板10は、一般的な回路基板と同様の材料を用いて作製することができる。回路基板10の基材は、例えば、有機材料(エポキシ、ポリイミド、フッ素樹脂、PPE樹脂、フェノール樹脂等)や、セラミック、ガラス、シリコン、コンポジット材などの絶縁材料により構成することができる。信号配線13、グランド配線14、共振線16及びグランド接続線17の材料としては、銅、銀、銀パラジウム、金等の導体を用いることができる。これら信号配線13、グランド配線14、共振線16及びグランド接続線17のパターンの形成は、エッチングや印刷等の技術を用いて行うことができる。
Next, a method for manufacturing the
なお、図1においては、グランド配線14とグランド接続線17との接続に層間接続ビア15を用い、グランド接続線17が共振線16と同じく第二配線層12に形成されている例を示した。ただし、共振線16とグランド配線14との接続方法はこの例に限るものではなく、以下に説明する変形例のような接続方法を用いても良い。
FIG. 1 shows an example in which the interlayer connection via 15 is used to connect the
図3は第一の実施形態の変形例に係る回路基板10の構成を示す模式的な分解斜視図である。
図3に示すように、共振線16の端162を信号配線13の無い領域にまで延長し、その端162に層間接続ビア15を形成し、グランド接続線17を第一配線層11に形成しても良い。グランド接続線17の一端171がグランド配線14に接続され、グランド接続線17の他端172には層間接続ビア15を介して共振線16の端162が接続されている。グランド接続線17は、グランド配線14と一体形成されている。なお、グランド接続線17は、例えば、平面視において、グランド配線14の延長線上に位置する部分と、グランド配線14に対して直交する部分と、からなるL字状に形成されている。FIG. 3 is a schematic exploded perspective view showing the configuration of the
As shown in FIG. 3, the
図3のように共振線16が延長されていても、伝送線路21(図2)を構成するのは信号配線13と共振線16とが互いに重なる部分だけであり、その長さdが波長の1/4となる周波数で信号の伝搬が抑制される。従って、グランドの接続構造(共振線16における延長部分、層間接続ビア15及びグランド接続線17)はノイズを抑制する周波数には影響しない。
Even if the
なお、図1及び図3では、共振線16の幅が信号配線13の幅と同じであり、且つ、平面視において共振線16がその幅方向全域において信号配線13と重なる例を示しているが、本実施形態は、この例に限らない。信号配線13と共振線16との電界結合が信号配線13とグランド配線14との電界結合よりも強くなるように共振線16が配置されていれば、共振線16を信号配線13に対して幅方向にずらして互いに幅方向における一部分ずつが重なっていても良いし、共振線16と信号配線13とが互いに異なる幅となっていても良い。
1 and 3 show an example in which the width of the
[第一の実施形態に係る回路基板の適用例]
図4は第一の実施形態に係る回路基板10の適用例を示す模式的な斜視図である。[Application Example of Circuit Board According to First Embodiment]
FIG. 4 is a schematic perspective view showing an application example of the
回路基板41上には集積回路(LSI(Large Scale Integration))42〜45が実装されている。集積回路42と集積回路43との間に信号配線46とグランド配線47とが形成され、集積回路44と集積回路45との間に信号配線48とグランド配線49とが形成されている。集積回路42から集積回路43には基本周波数成分が40MHzのクロック信号が伝送され、集積回路44から集積回路45には2GHzの高速信号が伝送されている。
Integrated circuits (LSIs (Large Scale Integration)) 42 to 45 are mounted on the
集積回路42の出力信号の一部が信号配線48にノイズ42aとして結合している。集積回路42の出力信号には40MHzの倍数の周波数成分も含まれている。ノイズ42aに含まれる成分のうち、特に、40MHzの50倍高調波となる2GHzの成分が、集積回路44からの高速信号の信号品質を劣化させる要因となる。
A part of the output signal of the
回路基板41において、点線で囲まれた領域Cの少なくとも一部の層は、図1に示す回路基板10と同様の構成のノイズ抑制構造からなる。信号配線46における領域C内の部分が図1の信号配線13に相当し、グランド配線47における領域C内の部分が図1のグランド配線14に相当する。
In the
回路基板41は比誘電率(εr)が4.4、誘電正接(tanδ)が0.02の多層基板である。回路基板41において、最上層と第二配線層(最上層から数えて2番目の配線層)との間の層間基板厚みは、例えば60μmである。回路基板41において、信号配線46、48、グランド配線47、49、共振線(図4では不図示:図1の共振線16参照)、グランドプレーン等の導体の厚みは、例えば20μmである。回路基板41において、信号配線46、48、グランド配線47、49、共振線の幅は、例えば100μmであり、それぞれの線どうしの間隔は、例えば100μmである。また、信号配線46及びグランド配線47の全長は30mmである。また、共振線において、信号配線46と上下に重なっている部分のうち、当該共振線とグランド配線47との接続部から開放端までの、信号配線46の延伸方向における長さが20mmである。
The
信号配線46の伝送特性について、3次元電磁界シミュレータにより電磁界解析を行った結果を図5に示す。図5の横軸は周波数(GHz)であり、縦軸は信号配線46の信号特性を表すSパラメータである。
FIG. 5 shows the result of electromagnetic field analysis performed on the transmission characteristics of the
反射損失S11(実線)は、集積回路42から信号配線46に入力された信号のうち反射して集積回路42に戻ってくる信号の割合を示す。すなわち、反射損失S11は、集積回路42から信号配線46に入力された信号の振幅を分母とし、信号配線46から反射して集積回路42に戻ってくる信号の振幅を分子として表される。
The reflection loss S <b> 11 (solid line) indicates the ratio of the signal that is reflected from the integrated
挿入損失S21(点線)は、集積回路42から出力された信号のうち、集積回路43に到達する信号の割合を示す。すなわち、挿入損失S21は、集積回路42から出力された信号の振幅を分母とし、集積回路43に入力された信号の振幅を分子として表される。
The insertion loss S21 (dotted line) indicates the ratio of the signal reaching the
2.0GHzの共振周波数では挿入損失S21が著しく小さくなり、反射損失S11が大きくなるため、信号のこの周波数成分は集積回路42から信号配線46には入射されない。従って、信号配線46から信号配線48に結合するノイズには2.0GHzの成分が含まれないため、このノイズは信号配線48上の2GHzの信号成分には影響を与えない。このように、図1又は図3に示す回路基板10と同様の構造を図4におけるCの領域に形成したことにより、集積回路42から出力された40MHzの信号の高調波成分のうち、集積回路44の出力信号に影響を与える成分のノイズを取り除くことができ、集積回路44と集積回路45との間で良好な信号伝送を行うことができる。
At a resonant frequency of 2.0 GHz, the insertion loss S21 is remarkably reduced and the reflection loss S11 is increased. Therefore, this frequency component of the signal is not incident on the
集積回路43では集積回路42から出力された40MHzのクロック信号のうち図5の挿入損失S21で示されるフィルタを通過した成分を受信する。すなわち、集積回路43は、40MHzのクロック信号のうち2GHzの奇数倍の高調波成分が除去された信号を受信するが、挿入損失S21の40MHzはほぼ損失0dBで信号配線46を通過するので集積回路43としては良好なクロック信号を受信することができる。
The
図15は第一の実施形態に係る回路基板10(又は回路基板41)を有する電子機器150を示す模式図である。電子機器150は、例えば、携帯電話機や、無線通信機能を搭載したパーソナルコンピュータ又は携帯情報端末などである。回路基板10(又は回路基板41)は、そのような電子機器150のプリント基板等の回路基板であり、電子機器150の筐体151内に配置されている。
FIG. 15 is a schematic diagram showing an
以上のような第一の実施形態によれば、共振線16が信号配線13に重なる領域では、信号配線13とそれに隣接するグランド配線14との電界結合よりも、信号配線13とそれに重なっている共振線16との電界結合の方が強い。このため、信号配線13と共振線16とにより伝送線路が形成される。この伝送線路は、共振線16とグランド配線14とが接続される箇所を入力端、共振線16が開放されている箇所を受端とする受端開放線路とみなすことができる。伝送線路の長さが波長の1/4となる周波数においてはこの入力端の電圧は0になるため、信号の伝搬が抑制される。従って共振線16の長さをノイズの周波数に合わせて調整することにより、信号配線13を伝搬してきたノイズを減衰させることができる。
このように本実施形態に係る回路基板10では、配線基板内にノイズ抑制構造を納める構造であるので、コンデンサやインダクタなどにより構成したフィルタ(ローパスフィルタ)を信号配線に挿入する技術と比べて、実装面積を小型化することができる。
また、インダクタやコンデンサを基板上に実装する必要がないため、部品コスト、部品の管理コスト、実装にかかる作業工数やリードタイム、設置面積、設計時間及び製造時間のをそれぞれ低減することができる。According to the first embodiment as described above, in the region where the
As described above, the
In addition, since it is not necessary to mount an inductor or a capacitor on the substrate, it is possible to reduce component costs, component management costs, mounting man-hours and lead times, installation area, design time, and manufacturing time.
このように、本実施形態では、信号線路13を伝搬するノイズを、基板上に部品を実装することなく除去することができる。よって、配線基板10の小型化が可能である。
Thus, in the present embodiment, the noise propagating through the
[第二の実施形態]
図6は第二の実施形態に係る回路基板50の構成を示す模式的な分解斜視図である。[Second Embodiment]
FIG. 6 is a schematic exploded perspective view showing the configuration of the
上記の第一の実施形態では、層間接続ビア15がグランド配線14の端に接続される位置に共振線16が配置されている例を説明した。
これに対し、本実施形態では、図6に示すように、層間接続ビア15がグランド配線14の両端の間の部分(以下、途中部分)に接続されている。すなわち、共振線16における両端の間の部分が、グランド配線14に対して接続されている。In the first embodiment, the example in which the
On the other hand, in the present embodiment, as shown in FIG. 6, the interlayer connection via 15 is connected to a portion between the both ends of the ground wiring 14 (hereinafter, a middle portion). That is, the portion between both ends of the
図7は回路基板50の等価回路である。
FIG. 7 is an equivalent circuit of the
図7の等価回路と図2の等価回路との相違点は、図7では信号配線13とグランド配線14のそれぞれが、点線B−B'よりも左側の領域である要素23a、23bを有している。すなわち、図7の等価回路においては、要素23a及び23bによって構成される伝送線路23が、点線B−B'の箇所において伝送線路21に接続されている。
The difference between the equivalent circuit of FIG. 7 and the equivalent circuit of FIG. 2 is that in FIG. 7, each of the
このような構成でも、点線B−B'における電圧V1はd=λ/4となる周波数の奇数倍の周波数においてはV1=0となり、信号が伝搬しなくなる。このようにして、本実施形態に係る回路基板50においても、第一の実施形態と同様に、コプレーナ線路を伝搬してきた信号のうちd=λ/4となる周波数の奇数倍の周波数の信号を帯域除去することができる。
すなわち、第二の実施形態によれば、第一の実施形態と同様の効果が得られる。
更に、第二の実施形態では、層間接続ビア15がグランド配線14の途中部分に接続された構造であるため、第1の実施形態と比べて、回路基板50内における共振線16、グランド接続線17及び層間接続ビア15の位置の自由度(配置の自由度)が高くなる。Even in such a configuration, the voltage V 1 on the dotted line BB ′ becomes V 1 = 0 at a frequency that is an odd multiple of the frequency at which d = λ / 4, and the signal does not propagate. In this way, in the
That is, according to the second embodiment, the same effect as the first embodiment can be obtained.
Further, in the second embodiment, since the interlayer connection via 15 is connected to the middle portion of the
図8は第二の実施形態の変形例に係る回路基板60の構成を示す模式的な分解斜視図である。図8に示す回路基板60は、複数の共振線を有している点で、図6に示す回路基板50と相違している。図8の例では、2つの共振線16、19を回路基板60に設けている。共振線16及び共振線19は、第二配線層12に配置されている。共振線16及び共振線19は、信号配線13の長手方向において相互に離間して配置されている。共振線16がグランド接続線17と層間接続ビア15とを介してグランド配線14に対して接続されているのと同様に、共振線19は、グランド接続線17と層間接続ビア18とを介してグランド配線14に対して接続されている。
FIG. 8 is a schematic exploded perspective view showing a configuration of a
この場合、各共振線(例えば2つの共振線16と共振線19)は独立にノイズ抑制効果を発揮し、それぞれの長さd1とd2が波長の1/4となる周波数の奇数倍の周波数成分の信号を帯域除去することができる。ここで、d1とd2は独立に選ぶことができるので、信号の伝搬を抑制する周波数は任意に二つ選ぶことができる。よって、共振線16の長さd1と共振線19の長さd2とを互いに異なる長さとすることによって、2つの帯域のノイズ成分を除去することができる。
In this case, each resonance line (for example, two
[第三の実施形態]
図9は第三の実施形態に係る回路基板70の構成を示す模式的な分解斜視図である。[Third embodiment]
FIG. 9 is a schematic exploded perspective view showing the configuration of the
図9に示すように、本実施形態の場合、第一配線層11においては、信号配線13の両側にそれぞれグランド配線14a、14bが配置されており、信号配線13と、その両側のグランド配線14a、14bとによりコプレーナ線路が構成されている。
As shown in FIG. 9, in the case of this embodiment,
共振線16は、信号配線13と重なるように第二配線層12に配置され、共振線16はその端162において2つのグランド接続線17とそれぞれ接続している。一方のグランド接続線17は層間接続ビア15aを介して一方のグランド配線14aに対して接続され、他方のグランド接続線17は層間接続ビア15bを介して他方のグランド配線14bに対して接続されている。
The
第三の実施形態に係る回路基板70の機能は、第一の実施形態と同様に、図2で示した等価回路によって説明できる。
The function of the
本実施形態の場合は、図2の要素21bがグランド配線14aと14b両方の線A−A'よりも左側の領域を表し、要素22bがグランド配線14aと14b両方の線A−A'よりも右側の領域を表している。本実施形態のように信号配線13の両側にグランド配線14a、14bがある場合でも、共振線16が信号配線13に重なるように形成されているため、グランド配線14a、14bと信号配線13との電界の結合よりも、共振線16と信号配線13との電界の結合の方が強くなる。従って、図2の点線B−B'における電圧V1は、共振線16の長さdがd=λ/4となる周波数の奇数倍の周波数においてV1=0となり、この周波数成分のノイズの伝搬を抑制できる。In the case of the present embodiment, the
このように、第三の実施形態によっても、第一の実施形態と同様の効果が得られる。なお、第一の実施形態は、信号配線13に対して1本のグランド配線14が併走する構造に本発明を適用した例であるのに対し、第三の実施形態は、信号配線13に対して2本のグランド配線14a、14bが併走する構造に本発明を適用した例である。
Thus, also by 3rd embodiment, the effect similar to 1st embodiment is acquired. The first embodiment is an example in which the present invention is applied to a structure in which one
[第四の実施形態]
図10は第四の実施形態に係る回路基板80の構成を示す模式的な分解斜視図である。[Fourth embodiment]
FIG. 10 is a schematic exploded perspective view showing the configuration of the
本実施形態の場合、グランド接続線17が共振線16の両端(端161及び端162)の間の部分(以下、途中部分)に接続されており、共振線16の両端の各々は、何れの導体にも接続されていない開放端となっている。
In the case of the present embodiment, the
図11は回路基板80の等価回路である。
FIG. 11 is an equivalent circuit of the
ここで、図10において、信号配線13と共振線16とが重なる領域の右端を点線A−A'で区切り、信号配線13と共振線16とが重なる領域の左端を点線D−D'で区切り、グランド接続線17と共振線16とが接続される箇所を点線B−B'で区切っている。
図11において、要素23aは信号配線13における点線D−D'よりも左側の領域を表し、要素24aは信号配線13における点線D−D'と点線B−B'との間の領域を表し、要素21aは信号配線13における点線B−B'と点線A−A'との間の領域を表し、要素22aは信号配線13における点線A−A'よりも右側の領域を表している。
また、要素23bはグランド配線14における点線D−D'よりも左側の領域を表し、要素24bはグランド配線14における点線D−D'と点線B−B'との間の領域を表し、要素21bはグランド配線14における点線B−B'と点線A−A'との間の領域を表し、要素22bはグランド配線14における点線A−A'よりも右側の領域を表している。また、要素24cは共振線16における点線D−D'と点線B−B'との間の領域を表し、要素21cは共振線16における点線B−B'と点線A−A'との間の領域を表している。そして、要素23aと23bとにより伝送線路23を構成し、要素24a、24b及び24cにより伝送線路24を構成し、要素21a、21b及び21cにより伝送線路21を構成し、要素22aと22bとにより伝送線路22を構成している。In FIG. 10, the right end of the region where the
In FIG. 11, an
The
ここで、第一乃至第三の実施形態と同様に、信号配線13とグランド配線14との結合よりも、信号配線13と共振線16との結合の方が強い。よって、実質的に伝送線路24は要素24a及び24cによって構成されているとみなすことができるとともに、伝送線路21は要素21a及び21cによって構成されているとみなすことができる。従って、点線B−B'を入力端とすると伝送線路24及び21は、出力端開放の伝送線路とみなせるので、d3=λ/4またはd4=λ/4となる周波数においては、点線B−B'における電圧V1は0となり、信号の伝搬は抑制される。ここで、d3は、共振線16において、グランド配線14に対する接続部から一方の開放端(端162)までの部分のうち、信号配線13と上下に重なっている領域の、信号配線13の延伸方向における長さである。また、d4は、共振線16において、グランド配線14に対する接続部から他方の開放端(端161)までの部分のうち、信号配線13と上下に重なっている領域の、信号配線13の延伸方向における長さである。ここで、d3とd4は独立に選ぶことができるので、信号の伝搬を抑制する周波数は任意に二つ選ぶことができる。つまり、d3とd4とを互いに異なる長さとすることによって、2つの帯域のノイズ成分を除去することができる。
このように、グランド接続線17を共振線16の途中部分に接続して共振線16の両端を開放することにより、異なる二つの周波数を基本周波数として、それぞれの奇数倍の周波数成分の信号を帯域除去することができる。Here, as in the first to third embodiments, the coupling between the
In this way, by connecting the
[第五の実施形態]
図12は第五の実施形態に係る回路基板90の構成を示す模式的な分解斜視図である。[Fifth embodiment]
FIG. 12 is a schematic exploded perspective view showing the configuration of the
本実施形態に係る回路基板90には、信号配線と共振線とがそれぞれ複数ずつ形成されている。図12に示すように、第一配線層11には、グランド配線14と、複数の(例えば、7つの)信号配線13a、13b、13c、13d、13e、13f、13gとが、各配線が互いに並列となるように形成されている。第二配線層12には、複数の(例えば信号配線13a〜13gと同数の)共振線16a、16b、16c、16d、16e、16f、16gが、互いに並列となるように形成されている。ここで、信号配線13a〜13gの各々、及び、共振線16a〜16gの各々が、互いに同じ方向に(互いに平行に)延伸している。また、個々の信号配線13a〜13gに対して個別の共振線16a〜16gが対応している。具体的には、例えば、各信号配線13a〜13gと各共振線16a〜16gとは1対1で対応している。そして、互いに対応する共振線16a〜16gと信号配線13a〜13gとが、互いの一部分ずつが上下に重なるように配置されている。
In the
共振線16a〜16gはそれらの一端においてグランド接続線17に対して接続されている。グランド接続線17は、層間接続ビア15を介してグランド配線14に対して接続されている。
The resonance lines 16a to 16g are connected to the
本実施形態の場合、信号配線13a〜13gそれぞれの等価回路と機能は第一の実施形態と同様であり、それぞれの共振線16a〜16gの長さがλ/4となる周波数の成分の信号の伝搬が抑制される。このように、複数の信号配線13a〜13gが並列に形成されている信号伝送系にも本発明を適用することができる。尚、それぞれの共振線16a〜16gの長さは独立に設定することができ、それぞれ異なる周波数成分の信号の伝搬を抑制するように設計することができる。
In the case of the present embodiment, the equivalent circuits and functions of the signal wirings 13a to 13g are the same as those of the first embodiment, and the frequency component signal of which the length of each of the
[第六の実施形態]
図13は第六の実施形態に係る回路基板100の構成を示す模式的な分解斜視図である。以下に説明するように、本実施形態に係る回路基板100は、差動信号配線を有している。[Sixth embodiment]
FIG. 13 is a schematic exploded perspective view showing the configuration of the
図13に示すように、回路基板100の第一配線層11に信号配線33aと信号配線33bとが互いに並列に形成されている。これら信号配線33aと信号配線33bとにより差動ペア(差動信号配線)が構成されている。すなわち、回路基板100は、第一の信号配線(信号配線33a)と、第二の信号配線(信号配線33b)と、を有し、第一の信号配線と第二の信号配線とが互いに隣接して並列に配置されて差動信号配線を構成している。
As shown in FIG. 13, the
その差動信号配線の両側に、信号配線33a及び信号配線33bに対して並列に、グランド配線34aとグランド配線34bとが形成されている。
これら信号配線33a、33b及びグランド配線34a、34bにより、コプレーナ差動線路が構成されている。On both sides of the differential signal wiring, a
These
信号配線33aと信号配線33bには、互いに同振幅、且つ、互いに逆位相の信号が伝搬される。信号配線33a及び信号配線33bの送信端及び受信端では、それら信号の差分を差動信号として処理する。
Signals having the same amplitude and opposite phases are propagated to the
一方、回路基板100の第二配線層12には、共振線36a及び共振線36bが形成されている。このうち、共振線36aは、信号配線33aと上下に重なる位置に配置され、共振線36bは、信号配線33bと上下に重なる位置に配置されている。
On the other hand, in the
共振線36a及び共振線36bは、それらの一端でグランド接続線17に対して接続されている。グランド接続線17は、層間接続ビア35aを介してグランド配線34aに接続されているとともに、層間接続ビア35bを介してグランド配線34bに接続されている。ここで、共振線36aの長さdと共振線36bの長さdとが互いに等しい。
The
本実施形態の場合も、第一乃至第五の実施形態と同様に、信号配線33a、33bに流れる信号のうち、共振線36a、36bの長さdが波長の1/4となる周波数の奇数倍の周波数成分は伝搬が抑制される。従って、信号配線33a、33b上を伝搬する信号の差である差動信号についても、その周波数の信号成分は除去される。共振線36a、36bは、それぞれ重なり合う信号配線33a、33b上の信号のみに影響し、互いに対しては影響しないので、信号のコモンモード成分、ディファレンシャルモード成分のどちらに対しても有効である。このように、差動信号配線を構成する信号配線33a、33bそれぞれと重なり合うように共振線36a、36bを形成することにより、差動信号配線上を伝搬するノイズを抑制することができる。
Also in this embodiment, as in the first to fifth embodiments, out of the signals flowing in the
[第七の実施形態]
図14は第七の実施形態に係る回路基板110の構成を示す模式的な分解斜視図である。[Seventh embodiment]
FIG. 14 is a schematic exploded perspective view showing the configuration of the
本実施形態に係る回路基板110は、第六の実施形態と同様に、差動信号配線を構成する信号配線33a、33bを有している。更に、差動配線信号の両側には、第六の実施形態と同様に、グランド配線34a、34bが形成されている。従って、本実施形態に係る回路基板110は、第六の実施形態と同様に、コプレーナ差動線路を有している。
Similar to the sixth embodiment, the
本実施形態の場合、第二配線層12に形成される共振線36が、信号配線33a、33bの両方と重なり合うように配置されている点で、第六の実施形態と相違する。すなわち、第六の実施形態では2つの信号配線33a、33bそれぞれに対して別個の共振線36a、36bを配置していたのに対し、本実施形態では共通の共振線36を配置している。
すなわち、複数の信号配線33a、33bが同一の配線層(第一配線層11)に形成され、共振線36は、複数の信号配線33a、33bのいずれに対しても上下に重なっている。In the case of this embodiment, the
That is, the plurality of
このような構造では、帯域除去する周波数の差動信号配線を流れる信号のうち、コモンモード成分のみを除去し、ディファレンシャルモード成分に対しては影響を与えない。以下、この理由について説明する。 In such a structure, only the common mode component is removed from the signal flowing through the differential signal wiring having the frequency for band removal, and the differential mode component is not affected. Hereinafter, this reason will be described.
高速信号が伝搬する伝送線路は、信号が流れる信号配線とリターン電流が流れるリファレンス配線とのペアで構成され、その断面においては、信号配線上の電位とリファレンス配線上の電位は逆符号になる。コモンモード成分の信号の場合、すなわち差動ペアの2つの信号配線に同位相の信号が流れる場合には、逆符号の電位は共振線上に発生し、リターン電流は共振線上に流れる。 A transmission line through which a high-speed signal propagates is composed of a pair of a signal wiring through which a signal flows and a reference wiring through which a return current flows. In the cross section, the potential on the signal wiring and the potential on the reference wiring are opposite to each other. In the case of a signal of a common mode component, that is, when a signal having the same phase flows through the two signal wirings of the differential pair, a reverse sign potential is generated on the resonance line, and a return current flows on the resonance line.
しかし、ディファレンシャルモード成分の信号の場合には、差動ペアの二つの信号配線33a、33bには逆位相の信号が流れるので、本実施形態のように共振線36が両方の信号配線33a、33bと結合する場合には、共振線36の電位はその中間の値の0Vになるため、リターン電流は共振線36ではなく互いの信号配線33a、33b上に流れることになる。従って、ディファレンシャルモードの信号に対しては、共振線36は単に中間電位の導体となり、存在しないのと同じになるため、信号の伝搬を抑制することは無い。
However, in the case of a differential mode component signal, signals in opposite phases flow through the two
このように、共振線36が両方の信号配線33a、33bと重なるように形成することにより、共振線36の長さが波長の1/4となる周波数の奇数倍の周波数成分の信号のうち、コモンモード成分のみを除去し、ディファレンシャルモード成分は通過させる、コモンモード帯域除去フィルタとして機能する。
In this way, by forming the
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も許容される。 As mentioned above, although embodiment of this invention was explained in full detail with reference to drawings, the specific structure is not restricted to this embodiment, The design change etc. of the range which does not deviate from the summary of this invention are accept | permitted.
この出願は、2012年9月18日に出願された日本出願特願2012−204113を基礎とする優先権を主張し、その開示の全てをここに取り込む。 This application claims the priority on the basis of Japanese application Japanese Patent Application No. 2012-204113 for which it applied on September 18, 2012, and takes in those the indications of all here.
Claims (10)
前記2層以上の配線層には、信号配線と、前記信号配線に対して並列に配置されたグランド配線と、線状導体と、が形成され、
前記信号配線は、前記2層以上の配線層のうちの第一配線層に配置され、
前記線状導体は、前記線状導体の少なくとも一部分と前記信号配線の一部分とが互いに上下に重なるように、前記2層以上の配線層のうち前記第一配線層とは異なる第二配線層に配置され、
前記線状導体が前記グランド配線に対して接続され、かつ前記線状導体の少なくとも一つの端は開放端となっていることを特徴とする回路基板。Having two or more wiring layers,
In the two or more wiring layers, a signal wiring, a ground wiring arranged in parallel to the signal wiring, and a linear conductor are formed,
The signal wiring is arranged in a first wiring layer of the two or more wiring layers,
The linear conductor is a second wiring layer different from the first wiring layer among the two or more wiring layers so that at least a part of the linear conductor and a part of the signal wiring overlap each other vertically. Arranged,
The circuit board, wherein the linear conductor is connected to the ground wiring, and at least one end of the linear conductor is an open end.
前記信号配線と、その両側の前記グランド配線とによりコプレーナ線路が構成されていることを特徴とする請求項2に記載の回路基板。The ground wiring is disposed on both sides of the signal wiring,
The circuit board according to claim 2, wherein a coplanar line is configured by the signal wiring and the ground wiring on both sides thereof.
前記信号配線の各々、及び、前記線状導体の各々が、互いに同じ方向に延伸し、
個々の前記信号配線に対して個別の前記線状導体が対応しており、
互いに対応する前記線状導体と前記信号配線とが上下に重なるように配置されていることを特徴とする請求項1乃至5の何れか一項に記載の回路基板。A plurality of each of the signal wiring and the linear conductor are formed,
Each of the signal wirings and each of the linear conductors extend in the same direction,
The individual linear conductors correspond to the individual signal wirings,
6. The circuit board according to claim 1, wherein the linear conductor and the signal wiring corresponding to each other are arranged so as to overlap each other.
前記線状導体は、前記複数の信号配線のいずれに対しても上下に重なっていることを特徴とする請求項1乃至5の何れか一項に記載の回路基板。A plurality of the signal wirings are formed in the same wiring layer,
6. The circuit board according to claim 1, wherein the linear conductor overlaps vertically with respect to any of the plurality of signal wirings. 7.
前記第一の信号配線と前記第二の信号配線とが互いに隣接して並列に配置されて、差動信号配線を構成していることを特徴とする請求項6または7に記載の回路基板。The first signal wiring and the second signal wiring,
8. The circuit board according to claim 6, wherein the first signal wiring and the second signal wiring are arranged adjacent to each other in parallel to constitute a differential signal wiring.
前記回路基板は、
2層以上の配線層を有し、
前記2層以上の配線層には、信号配線と、前記信号配線に対して並列に配置されたグランド配線と、線状導体と、が形成され、
前記信号配線は、前記2層以上の配線層のうちの第一配線層に配置され、
前記線状導体は、前記線状導体の少なくとも一部分と前記信号配線の一部分とが互いに上下に重なるように、前記2層以上の配線層のうち前記第一配線層とは異なる第二配線層に配置され、
前記線状導体が前記グランド配線に対して接続され、かつ前記線状導体の少なくとも一つの端は開放端となっていることを特徴とする電子機器。Having a circuit board,
The circuit board is
Having two or more wiring layers,
In the two or more wiring layers, a signal wiring, a ground wiring arranged in parallel to the signal wiring, and a linear conductor are formed,
The signal wiring is arranged in a first wiring layer of the two or more wiring layers,
The linear conductor is a second wiring layer different from the first wiring layer among the two or more wiring layers so that at least a part of the linear conductor and a part of the signal wiring overlap each other vertically. Arranged,
The electronic device, wherein the linear conductor is connected to the ground wiring, and at least one end of the linear conductor is an open end.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012204113 | 2012-09-18 | ||
JP2012204113 | 2012-09-18 | ||
PCT/JP2013/072406 WO2014045792A1 (en) | 2012-09-18 | 2013-08-22 | Circuit substrate and electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2014045792A1 true JPWO2014045792A1 (en) | 2016-08-18 |
Family
ID=50341116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014536701A Pending JPWO2014045792A1 (en) | 2012-09-18 | 2013-08-22 | Circuit board and electronic equipment |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2014045792A1 (en) |
WO (1) | WO2014045792A1 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10244618B2 (en) * | 2015-10-29 | 2019-03-26 | Western Digital Technologies, Inc. | Patterned ground structure filter designs with improved performance |
US9786331B1 (en) | 2016-07-26 | 2017-10-10 | Western Digital Technologies, Inc. | Shielded three-layer patterned ground structure |
WO2018236443A1 (en) * | 2017-06-23 | 2018-12-27 | Western Digital Technologies, Inc. | Patterned ground structure filter designs with improved performance |
US11160162B1 (en) | 2020-06-29 | 2021-10-26 | Western Digital Technologies, Inc. | Via-less patterned ground structure common-mode filter |
US11659650B2 (en) | 2020-12-18 | 2023-05-23 | Western Digital Technologies, Inc. | Dual-spiral common-mode filter |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5298409A (en) * | 1976-02-16 | 1977-08-18 | Hitachi Ltd | Mixer circuit |
US7671707B2 (en) * | 2003-07-30 | 2010-03-02 | Mitsubishi Denki Kabushiki Kaisha | Bandstop filter having a main line and ¼ wavelength resonators in proximity thereto |
-
2013
- 2013-08-22 WO PCT/JP2013/072406 patent/WO2014045792A1/en active Application Filing
- 2013-08-22 JP JP2014536701A patent/JPWO2014045792A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2014045792A1 (en) | 2014-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8994470B2 (en) | Circuit substrate having noise suppression structure | |
US7656262B2 (en) | Balun transformer, mounting structure of balun transformer, and electronic apparatus having built-in mounting structure | |
EP2439845B1 (en) | Common mode noise suppression circuit | |
US8994480B2 (en) | Resonant elements designed vertically in a multilayer board and filters based on these elements | |
WO2014045792A1 (en) | Circuit substrate and electronic device | |
JP2010532590A (en) | Transmission line design method using metamaterials | |
US9362603B2 (en) | Via structures and compact three-dimensional filters with the extended low noise out-of-band area | |
JP5725031B2 (en) | Structure and wiring board | |
US20110248800A1 (en) | Filter based on a combined via structure | |
JP6125274B2 (en) | Electronic circuits and electronic equipment | |
WO2016121629A1 (en) | High frequency module | |
JP5674363B2 (en) | Circuit board having noise suppression structure | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
JP2014003090A (en) | Circuit board | |
JP5110807B2 (en) | Multilayer capacitor | |
JP2015012169A (en) | Printed circuit board | |
JP6176242B2 (en) | Waveguide structure having EBG characteristics | |
JP2006270026A (en) | Wiring structure, printed wiring board, integrated circuit, and electronic device | |
WO2012176933A1 (en) | Noise suppression device and multilayer printed circuit board carrying same | |
JP2008167157A (en) | High-pass filter | |
US9859598B2 (en) | Electronic circuit | |
WO2013035888A1 (en) | Wiring board | |
JP5506719B2 (en) | Filter circuit | |
JP2008061082A (en) | Balancing filter circuit and high frequency device fabricated thereby | |
JP4303207B2 (en) | High frequency differential signal filter |