JPWO2013031128A1 - Two-dimensional image detector and manufacturing method thereof - Google Patents

Two-dimensional image detector and manufacturing method thereof Download PDF

Info

Publication number
JPWO2013031128A1
JPWO2013031128A1 JP2013531055A JP2013531055A JPWO2013031128A1 JP WO2013031128 A1 JPWO2013031128 A1 JP WO2013031128A1 JP 2013531055 A JP2013531055 A JP 2013531055A JP 2013531055 A JP2013531055 A JP 2013531055A JP WO2013031128 A1 JPWO2013031128 A1 JP WO2013031128A1
Authority
JP
Japan
Prior art keywords
electrode
pixel
bump
diameter
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013531055A
Other languages
Japanese (ja)
Inventor
正知 貝野
正知 貝野
敏 徳田
敏 徳田
吉牟田 利典
利典 吉牟田
弘之 岸原
弘之 岸原
聖菜 吉松
聖菜 吉松
貴弘 土岐
貴弘 土岐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP2013531055A priority Critical patent/JPWO2013031128A1/en
Publication of JPWO2013031128A1 publication Critical patent/JPWO2013031128A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14665Imagers using a photoconductor layer
    • H01L27/14676X-ray, gamma-ray or corpuscular radiation imagers

Abstract

バンプ電極27の配列されている方向における画素電極25の径Dがバンプ電極27の径Bよりも相対的に小さく形成されている。したがって、画素電極間隔dが拡がり、バンプ電極27が隣接する画素電極25に接触するまでのズレの許容度を大きくすることができる。したがって、バンプ電極27の位置ズレに起因して画素欠陥が生じることを防止できる。The diameter D of the pixel electrode 25 in the direction in which the bump electrodes 27 are arranged is formed to be relatively smaller than the diameter B of the bump electrodes 27. Therefore, the gap d between the pixel electrodes can be increased, and the tolerance of deviation until the bump electrode 27 comes into contact with the adjacent pixel electrode 25 can be increased. Therefore, it is possible to prevent a pixel defect from occurring due to the positional deviation of the bump electrode 27.

Description

この発明は、X線等の放射線、可視光、赤外線等の画像を検出する二次元画像検出器及びその製造方法に関する。   The present invention relates to a two-dimensional image detector for detecting images such as X-ray radiation, visible light, infrared rays, and the like, and a method for manufacturing the same.

従来、この種の装置として、格子状に配置された複数個のスイッチング素子と、スイッチング素子ごとに形成された電荷蓄積容量及び画素電極を備えた画素配列層とを含むアクティブマトリクス基板と、画素配列層に対向配置される電極部と、光等を電荷信号に変換する半導体層とを備えた対向基板とを備え、アクティブマトリクス基板と対向基板とをスクリーン印刷で形成したバンプ電極で電気的に接続して構成されたものがある(例えば、特許文献1参照)。   Conventionally, as this type of device, an active matrix substrate including a plurality of switching elements arranged in a grid pattern, a pixel array layer having a charge storage capacitor and a pixel electrode formed for each switching element, and a pixel array A counter substrate provided with an electrode portion arranged opposite to the layer and a semiconductor layer for converting light or the like into a charge signal, and the active matrix substrate and the counter substrate are electrically connected by a bump electrode formed by screen printing. (For example, refer patent document 1).

この二次元画像検出器は、アクティブマトリクス基板の画素配列層に格子状に形成された画素電極を備えており、この部分と対向基板とをバンプ電極で接続している。また、アクティブマトリクス基板の画素電極は、対向基板の半導体層で生じた電荷を効率的に収集するため、かつ、バンプ電極がはみ出ないように、バンプ電極に比較して大きく形成されている。   This two-dimensional image detector includes pixel electrodes formed in a grid pattern on a pixel array layer of an active matrix substrate, and this portion and the counter substrate are connected by bump electrodes. In addition, the pixel electrode of the active matrix substrate is formed larger than the bump electrode so as to efficiently collect charges generated in the semiconductor layer of the counter substrate and so that the bump electrode does not protrude.

特開2008−171833号公報JP 2008-171833 A

しかしながら、このような構成を有する従来例の場合には、次のような問題がある。
すなわち、従来の装置は、スクリーン印刷で画素電極上にバンプ電極を形成するが、スクリーン印刷で用いるメタルマスクの複数個の貫通穴のピッチには、製造時の公差が存在する。したがって、アクティブマトリクス基板に対してメタルマスクを正確に位置合わせしても、位置合わせを行った一端側から他端側に向かって位置ズレが蓄積され、他端側では電極画素とバンプ電極との位置ズレが大きくなる。その結果、他端側では、バンプ電極が画素電極から外れたり、隣接した画素電極にまたがって形成されたりする問題が生じることがある。なお、バンプ電極が画素電極から外れるとその画素が欠陥となり、バンプ電極が二つの画素電極にまたがると、その二つの画素が欠陥となる。
However, the conventional example having such a configuration has the following problems.
That is, the conventional apparatus forms bump electrodes on the pixel electrodes by screen printing, but there is a manufacturing tolerance in the pitch of the plurality of through holes of the metal mask used for screen printing. Therefore, even if the metal mask is accurately aligned with respect to the active matrix substrate, the positional deviation is accumulated from the one end side where the alignment is performed toward the other end side. Misalignment increases. As a result, on the other end side, there may occur a problem that the bump electrode is detached from the pixel electrode or formed across the adjacent pixel electrodes. When the bump electrode is removed from the pixel electrode, the pixel becomes defective. When the bump electrode extends over the two pixel electrodes, the two pixels become defective.

この発明は、このような事情に鑑みてなされたものであって、画素電極とバンプ電極との相対的な大きさを工夫することにより、バンプ径を従来より小さくすることなくバンプ電極の位置ズレに起因して画素欠陥が生じることを防止できる二次元画像検出器及びその製造方法を提供することを目的とする。   The present invention has been made in view of such circumstances, and by devising the relative size of the pixel electrode and the bump electrode, the position of the bump electrode can be shifted without making the bump diameter smaller than before. It is an object of the present invention to provide a two-dimensional image detector and a method for manufacturing the same that can prevent pixel defects from being caused by the above.

本発明は、このような目的を達成するために、次のような構成をとる。
すなわち、この発明は、行列方向に設列された複数個のスイッチング素子と、前記各スイッチング素子に接続され、画素電極を含む電荷蓄積容量とからなる画素配列層とを含むアクティブマトリクス基板と、前記画素配列層に対向して形成される電極部と、前記画素配列層と前記電極部との間に設けられ、光もしくは放射線を電気信号に変換する半導体層とを含む対向基板とを備え、前記アクティブマトリクス基板と前記対向基板とが対向して配置されるとともに、前記アクティブマトリクスの画素電極と前記対向基板とが、導電性ペーストをスクリーン印刷して形成されるバンプ電極によって電気的に接続される二次元画像検出器において、前記画素電極の配列方向の径は、前記バンプ電極の当該配列方向の径さよりも小さく形成されていることを特徴とするものである。
In order to achieve such an object, the present invention has the following configuration.
That is, the present invention includes an active matrix substrate including a plurality of switching elements arranged in a matrix direction, and a pixel array layer connected to each of the switching elements and including a charge storage capacitor including a pixel electrode, An electrode part formed facing the pixel array layer, and a counter substrate including a semiconductor layer provided between the pixel array layer and the electrode part and converting light or radiation into an electrical signal, The active matrix substrate and the counter substrate are arranged to face each other, and the pixel electrode of the active matrix and the counter substrate are electrically connected by a bump electrode formed by screen printing a conductive paste. In the two-dimensional image detector, the diameter of the pixel electrodes in the arrangement direction is smaller than the diameter of the bump electrodes in the arrangement direction. It is characterized in.

この発明によれば、アクティブマトリクス基板と対向基板とを対向して配置し、画素電極と対向基板とをスクリーン印刷によるバンプ電極で電気的に接続する。画素電極は、バンプ電極よりも小さく形成されているので、画素電極間隔が拡がり、バンプ電極が隣接する画素電極に接触するまでのズレの許容度を大きくすることができる。したがって、バンプ電極の位置ズレに起因して画素欠陥が生じることを防止できる。なお、画素電極を小さくしても、対向基板と接触するバンプ電極の大きさが従来と同じであれば、対向基板で収集された電荷を収集する電気的な開口率を低下させることがない。したがって、電荷の収集効率を低下させることもない。   According to the present invention, the active matrix substrate and the counter substrate are arranged to face each other, and the pixel electrode and the counter substrate are electrically connected by the bump electrodes by screen printing. Since the pixel electrode is formed smaller than the bump electrode, the interval between the pixel electrodes is widened, and the tolerance of deviation until the bump electrode comes into contact with the adjacent pixel electrode can be increased. Therefore, it is possible to prevent the occurrence of pixel defects due to the displacement of the bump electrodes. Even if the pixel electrode is made small, the electrical aperture ratio for collecting the charges collected on the counter substrate is not lowered as long as the size of the bump electrode in contact with the counter substrate is the same as the conventional one. Therefore, the charge collection efficiency is not lowered.

また、この発明において、前記スクリーン印刷時におけるバンプ電極形成用の貫通穴のピッチが伸びてゆく場合におけるピッチズレの蓄積をPとし、前記バンプ電極の配列方向における前記バンプ電極の径をBとし、前記バンプ電極の配列方向における前記画素電極の径をDとし、前記画素電極のピッチをLとした場合、前記バンプ電極の配列方向における前記バンプ電極の径と画素電極の径は、B/2+P<L−D/2、かつ、P−B/2<D/2の関係を満たすことが好ましい。   Further, in the present invention, accumulation of pitch deviation when the pitch of the through holes for forming the bump electrodes at the time of screen printing grows is P, and the diameter of the bump electrodes in the arrangement direction of the bump electrodes is B, When the diameter of the pixel electrode in the arrangement direction of the bump electrode is D and the pitch of the pixel electrode is L, the diameter of the bump electrode and the diameter of the pixel electrode in the arrangement direction of the bump electrode is B / 2 + P <L It is preferable that the relationship of −D / 2 and P−B / 2 <D / 2 is satisfied.

上記の二式の条件を満たすことにより、バンプ電極が隣接する画素電極に接触することがなく、かつ、バンプ電極が画素電極から外れることがない。   By satisfying the above two conditions, the bump electrode does not come into contact with the adjacent pixel electrode, and the bump electrode does not come off the pixel electrode.

また、この発明において、前記半導体層は、CdTeまたはCdZnTe化合物半導体であることが好ましい。   In the present invention, the semiconductor layer is preferably a CdTe or CdZnTe compound semiconductor.

半導体層がCdTeまたはCdZnTe化合物半導体である場合には、アクティブマトリクス基板と対向基板とを貼り合わせ、バンプ電極で接続を行う。したがって、半導体層がこれらの半導体で構成されている場合に最も効果が期待できる。   When the semiconductor layer is a CdTe or CdZnTe compound semiconductor, the active matrix substrate and the counter substrate are bonded to each other, and a connection is made with a bump electrode. Therefore, the effect can be most expected when the semiconductor layer is composed of these semiconductors.

また、この発明は、行列方向に設列された複数個のスイッチング素子と、前記各スイッチング素子に接続され、画素電極を含む電荷蓄積容量とからなる画素配列層とを含むアクティブマトリクス基板と、前記画素配列層に対向して形成される電極部と、前記画素配列層と前記電極部との間に設けられ、光もしくは放射線を電気信号に変換する半導体層とを含む対向基板とを備えている二次元画像検出器の製造方法において、前記画素配列層及び前記スイッチング素子を含むアクティブマトリクス基板を形成する第1の工程と、前記アクティブマトリクス基板の各画素電極上に導電性ペーストをスクリーン印刷によりバンプ電極を形成する第2の工程と、前記電極部と前記半導体層とを含む対向基板を形成する第3の工程と、前記アクティブマトリクス基板の前記画素配列層と前記対向基板の前記半導体層とが対向して両基板が配置されるように、前記両基板の前記画素配列層及び前記半導体層を前記バンプ電極で電気的に接続する第4の工程とを備え、前記第1の工程における前記画素電極の配列方向の径は、前記第2の工程における前記バンプ電極の当該配列方向の径よりも小さく形成されているものである。   The present invention also provides an active matrix substrate including a plurality of switching elements arranged in a matrix direction and a pixel array layer connected to each of the switching elements and including a charge storage capacitor including a pixel electrode, An electrode unit formed opposite to the pixel array layer; and a counter substrate including a semiconductor layer provided between the pixel array layer and the electrode unit and converting light or radiation into an electric signal. In the method for manufacturing a two-dimensional image detector, a first step of forming an active matrix substrate including the pixel array layer and the switching elements, and a conductive paste bump on each pixel electrode of the active matrix substrate by screen printing A second step of forming an electrode; a third step of forming a counter substrate including the electrode portion and the semiconductor layer; and The pixel array layer and the semiconductor layer of the two substrates are electrically connected by the bump electrodes so that the pixel array layer of the Rix substrate and the semiconductor layer of the counter substrate face each other. And the diameter of the pixel electrodes in the arrangement direction in the first step is smaller than the diameter of the bump electrodes in the arrangement direction in the second step. .

この発明によれば、第1の工程でアクティブマトリクス基板を形成し、第2の工程でアクティブマトリクス基板の各画素電極上にバンプ電極を形成し、第3の工程で対向基板を形成し、アクティブマトリクス基板と対向基板とを対向させて、画素配列層と半導体層とをスクリーン印刷によるバンプ電極で電気的に接続する。画素電極は、バンプ電極よりも小さく形成されているので、画素電極間隔が拡がり、バンプ電極が隣接する画素電極に接触するまでのズレの許容度を大きくすることができる。したがって、バンプ電極の位置ズレに起因して画素欠陥が生じることを防止できる。   According to the present invention, an active matrix substrate is formed in the first step, a bump electrode is formed on each pixel electrode of the active matrix substrate in the second step, and a counter substrate is formed in the third step. The matrix substrate and the counter substrate are opposed to each other, and the pixel array layer and the semiconductor layer are electrically connected by a bump electrode formed by screen printing. Since the pixel electrode is formed smaller than the bump electrode, the interval between the pixel electrodes is widened, and the tolerance of deviation until the bump electrode comes into contact with the adjacent pixel electrode can be increased. Therefore, it is possible to prevent the occurrence of pixel defects due to the displacement of the bump electrodes.

この発明に係る二次元画像検出器によれば、アクティブマトリクス基板と対向基板とを対向して配置し、画素電極と対向基板とをスクリーン印刷によるバンプ電極で電気的に接続する。画素電極は、バンプ電極よりも小さく形成されているので、画素電極間隔が拡がり、バンプ電極が隣接する画素電極に接触するまでのズレの許容度を大きくすることができる。したがって、バンプ電極の位置ズレに起因して画素欠陥が生じることを防止できる。   According to the two-dimensional image detector according to the present invention, the active matrix substrate and the counter substrate are arranged to face each other, and the pixel electrode and the counter substrate are electrically connected by the bump electrodes by screen printing. Since the pixel electrode is formed smaller than the bump electrode, the interval between the pixel electrodes is widened, and the tolerance of deviation until the bump electrode comes into contact with the adjacent pixel electrode can be increased. Therefore, it is possible to prevent the occurrence of pixel defects due to the displacement of the bump electrodes.

実施例に係る二次元画像検出器を製造する第1の工程を示す縦断面図である。It is a longitudinal cross-sectional view which shows the 1st process of manufacturing the two-dimensional image detector which concerns on an Example. 実施例に係る二次元画像検出器を製造する第2の工程を示す縦断面図であり、(a)はメタルマスクを配置した状態を示し、(b)は導電性ペーストを配置した状態を示し、(c)はスキージを移動させた状態を示す。It is a longitudinal cross-sectional view which shows the 2nd process which manufactures the two-dimensional image detector which concerns on an Example, (a) shows the state which has arrange | positioned the metal mask, (b) shows the state which has arrange | positioned the electrically conductive paste. (C) shows a state in which the squeegee is moved. 実施例に係る二次元画像検出器を製造する第3の工程を示す縦断面図である。It is a longitudinal cross-sectional view which shows the 3rd process of manufacturing the two-dimensional image detector which concerns on an Example. 実施例に係る二次元画像検出器を製造する第4の工程を示す縦断面図である。It is a longitudinal cross-sectional view which shows the 4th process of manufacturing the two-dimensional image detector which concerns on an Example. メタルマスクの公差によるピッチズレの蓄積について説明するための模式図である。It is a schematic diagram for demonstrating accumulation | storage of the pitch shift by the tolerance of a metal mask. バンプ電極が隣接する画素電極にまたがらないようにする条件について説明するための模式図である。It is a schematic diagram for demonstrating the conditions which make a bump electrode not straddle the adjacent pixel electrode. バンプ電極が画素電極から外れないようにする条件について説明するための模式図である。It is a schematic diagram for demonstrating the conditions which make a bump electrode not remove | deviate from a pixel electrode.

以下、図面を参照してこの発明の一実施例について説明する。
図1は、実施例に係る二次元画像検出器を製造する第1の工程を示す縦断面図である。図2は、実施例に係る二次元画像検出器を製造する第2の工程を示す縦断面図であり、(a)はメタルマスクを配置した状態を示し、(b)は導電性ペーストを配置した状態を示し、(c)はスキージを移動させた状態を示す。図3は、実施例に係る二次元画像検出器を製造する第3の工程を示す縦断面図であり、図4は、実施例に係る二次元画像検出器を製造する第4の工程を示す縦断面図である。
An embodiment of the present invention will be described below with reference to the drawings.
FIG. 1 is a longitudinal sectional view showing a first step of manufacturing the two-dimensional image detector according to the embodiment. FIG. 2 is a longitudinal sectional view showing a second step of manufacturing the two-dimensional image detector according to the embodiment, where (a) shows a state where a metal mask is arranged, and (b) shows a conductive paste is arranged. (C) shows a state where the squeegee is moved. FIG. 3 is a longitudinal sectional view showing a third step of manufacturing the two-dimensional image detector according to the embodiment, and FIG. 4 shows a fourth step of manufacturing the two-dimensional image detector according to the embodiment. It is a longitudinal cross-sectional view.

第1の工程(図1)
第1の工程では、アクティブマトリクス基板1を形成する。アクティブマトリクス基板1は、絶縁基板3の上面に、Ta(タンタル)、Al(アルミニウム)、Mo(モリブデン)等の金属膜からなるゲート電極5及び基準電位電極7を形成する。絶縁基板3としては、例えば、コーニング社製♯7059や♯1737を用いることができる。また、ゲート電極5及び基準電位電極7は、例えば、スパッタ蒸着を用いて、上記の金属膜を約4000オングストロームの膜厚で形成される。
First step (FIG. 1)
In the first step, the active matrix substrate 1 is formed. In the active matrix substrate 1, a gate electrode 5 and a reference potential electrode 7 made of a metal film such as Ta (tantalum), Al (aluminum), and Mo (molybdenum) are formed on the upper surface of the insulating substrate 3. As the insulating substrate 3, for example, Corning # 7059 or # 1737 can be used. In addition, the gate electrode 5 and the reference potential electrode 7 are formed, for example, by sputtering deposition with the metal film having a thickness of about 4000 angstroms.

次に、第1絶縁層9を上述したゲート電極5及び基準電位電極7の上に被着する。第1絶縁層9は、例えば、SiNx(窒化シリコン)や、SiOx(酸化シリコン)をCVD(Chemical Vapor Deposition)法を用いて、約3500オングストロームの厚さで形成される。第1絶縁層9は、ゲート絶縁膜として作用するほか、画素電極層11及び基準電位電極7との関係において電荷蓄積容量を有する画素配列層13を構成する。   Next, the first insulating layer 9 is deposited on the gate electrode 5 and the reference potential electrode 7 described above. The first insulating layer 9 is formed with a thickness of about 3500 angstroms using, for example, SiNx (silicon nitride) or SiOx (silicon oxide) by a CVD (Chemical Vapor Deposition) method. The first insulating layer 9 functions as a gate insulating film and constitutes a pixel array layer 13 having a charge storage capacity in relation to the pixel electrode layer 11 and the reference potential electrode 7.

次に、ゲート電極5上の第1絶縁層9にチャネル部15を形成する。このチャネル部15は、例えば、CVD法を用いて、a−Si(アモルファスシリコン)を約1000オングストロームの厚さで被着させた後、不純物を拡散させてn層とし、所望の形状にパターン化することによって形成される。Next, a channel portion 15 is formed in the first insulating layer 9 on the gate electrode 5. The channel portion 15 is formed by, for example, depositing a-Si (amorphous silicon) with a thickness of about 1000 angstroms by using the CVD method, and then diffusing impurities to form an n + layer and patterning it in a desired shape. Formed.

次に、チャネル部15にドレイン電極17を被着させ、チャネル部15から基準電位電極7上の第1絶縁層9にわたって画素電極層11を被着させる。ドレイン電極17と画素電極層11は、例えば、スパッタ蒸着を用いて、Ta(タンタル)、Al(アルミニウム)、Ti(チタン)等の金属膜を約4000オングストロームの厚さで形成される。   Next, the drain electrode 17 is deposited on the channel portion 15, and the pixel electrode layer 11 is deposited from the channel portion 15 over the first insulating layer 9 on the reference potential electrode 7. The drain electrode 17 and the pixel electrode layer 11 are formed with a metal film of Ta (tantalum), Al (aluminum), Ti (titanium) or the like with a thickness of about 4000 angstroms using, for example, sputter deposition.

上述した第1絶縁層9と、画素電極層11と、ゲート電極5、ドレイン電極17と、チャネル部15とによって、スイッチング素子19が構成される。   The first insulating layer 9, the pixel electrode layer 11, the gate electrode 5, the drain electrode 17, and the channel portion 15 constitute a switching element 19.

次に、基準電位電極7上にあたる画素電極層11を覆うように、第2絶縁層23を被着する。但し、第2絶縁層23は、画素電極層11の開口部21を除く領域を覆う。第2絶縁層23は、例えば、CVD法を用いて、SiNxやSiOx等の絶縁膜を約6000オングストロームの厚さで形成される。また、第2絶縁層23として、無機膜のほかにアクリルやポリイミド等の有機膜を利用することもできる。   Next, a second insulating layer 23 is deposited so as to cover the pixel electrode layer 11 corresponding to the reference potential electrode 7. However, the second insulating layer 23 covers a region excluding the opening 21 of the pixel electrode layer 11. The second insulating layer 23 is formed of an insulating film such as SiNx or SiOx with a thickness of about 6000 angstroms using, for example, a CVD method. In addition to the inorganic film, an organic film such as acrylic or polyimide can be used as the second insulating layer 23.

さらに、上記の画素配列層13及びスイッチング素子19を覆うように、充填材24aが堆積され、充填材24aには上記の開口部21に連通するコンタクトホール24bが形成される。また、充填材24aの上面には、コンタクトホール24bを除いて絶縁膜24cが形成される。コンタクトホール24bには画素電極25が形成される。画素電極25は、コンタクトホール24b及び開口部21を介して画素電極層11に電気的に接続される。画素電極25は、例えば、ITO(Indium Tin Oxide)などの透明電極で形成される。この画素電極25は、後述するバンプ電極が配列されている方向の径が、後述するバンプ電極が配列されている方向におけるバンプ電極の径よりも短く形成されている。   Further, a filler 24a is deposited so as to cover the pixel array layer 13 and the switching element 19, and a contact hole 24b communicating with the opening 21 is formed in the filler 24a. An insulating film 24c is formed on the upper surface of the filler 24a except for the contact hole 24b. A pixel electrode 25 is formed in the contact hole 24b. The pixel electrode 25 is electrically connected to the pixel electrode layer 11 through the contact hole 24 b and the opening 21. The pixel electrode 25 is formed of a transparent electrode such as ITO (Indium Tin Oxide). The pixel electrode 25 is formed such that the diameter in the direction in which bump electrodes described later are arranged is shorter than the diameter of the bump electrode in the direction in which bump electrodes described later are arranged.

なお、上述したアクティブマトリクス基板1では、スイッチング素子19としてアモルファスシリコンを用いたインバーテッド・スタガード(inverted staggered)型を例示したが、例えば、ポリシリコン(p−Si)を用いてもよく、スタガード(staggered)型を採用してもよい。また、図1においては単一のスイッチング素子19だけが描かれているが、平面視においては複数個のスイッチング素子19が格子状に配置されている。   In the active matrix substrate 1 described above, an inverted staggered type using amorphous silicon is exemplified as the switching element 19. However, for example, polysilicon (p-Si) may be used. Staggered) type may be adopted. Further, in FIG. 1, only a single switching element 19 is illustrated, but a plurality of switching elements 19 are arranged in a lattice shape in plan view.

第2の工程(図2)
第2の工程では、バンプ電極27を形成する。なお、以下の説明においては、図示の関係上、図2〜図7では、上述した充填材24a、コンタクトホール24b、絶縁膜24cを省略し、画素電極25が開口部21に配置されているように描いてある。
Second step (FIG. 2)
In the second step, the bump electrode 27 is formed. In the following description, for the sake of illustration, in FIG. 2 to FIG. 7, the above-described filler 24 a, contact hole 24 b, and insulating film 24 c are omitted, and the pixel electrode 25 is disposed in the opening 21. It is drawn in.

図2(a)に示すように、上述したアクティブマトリクス基板1上に、メタルマスク29を配置する。このメタルマスク29は、アクティブマトリクス基板1に形成されている各画素電極25の位置に対応した貫通穴31が形成されている。但し、製造公差が存在するので、メタルマスク29をアクティブマトリクス基板1に対して一端側で正確に位置合わせをしても、他端側では製造公差が累積し、他端側における画素電極25に対して貫通穴31の位置がずれる。   As shown in FIG. 2A, a metal mask 29 is disposed on the active matrix substrate 1 described above. The metal mask 29 has through holes 31 corresponding to the positions of the pixel electrodes 25 formed on the active matrix substrate 1. However, since manufacturing tolerances exist, even if the metal mask 29 is accurately aligned with respect to the active matrix substrate 1 on one end side, manufacturing tolerances are accumulated on the other end side, and the pixel electrode 25 on the other end side is accumulated. On the other hand, the position of the through hole 31 is shifted.

貫通穴31は、貫通穴31が配列されている方向における径が、その方向における画素電極25の径よりも大きく形成されている。換言すると、平面視では、貫通穴31が画素電極25を完全に囲う大きさで形成されている。   The through hole 31 is formed such that the diameter in the direction in which the through holes 31 are arranged is larger than the diameter of the pixel electrode 25 in that direction. In other words, the through hole 31 is formed in a size that completely surrounds the pixel electrode 25 in plan view.

図2(b)に示すように、メタルマスク29の一方にスキージ33を配置し、スキージ33とメタルマスク29との接触部分に導電性ペースト35を配置する。導電性ペースト35は、例えば、ゴムを主成分とした母材に、カーボンを主成分とした導電性材料と、常温で放置することにより有機物質が徐々に揮発して硬化するバインダー樹脂とを配合したものである。導電性ペースト35に含まれる導電性材料については、導電性を有していれば適宜の材料を用いることができる。   As shown in FIG. 2B, the squeegee 33 is disposed on one side of the metal mask 29, and the conductive paste 35 is disposed on the contact portion between the squeegee 33 and the metal mask 29. The conductive paste 35 includes, for example, a base material mainly composed of rubber and a conductive material mainly composed of carbon and a binder resin in which an organic substance is gradually volatilized and cured when left at room temperature. It is a thing. About the electroconductive material contained in the electroconductive paste 35, if it has electroconductivity, an appropriate material can be used.

図2(c)に示すように、一方から他方へスキージ33をアクティブマトリクス基板1に押圧しつつ移動させる。すると、導電性ペースト35がメタルマスク29の貫通穴31を通って各画素電極25に転移される。スキージ33をメタルマスク29の全面にわたって移動させることにより、アクティブマトリクス基板1に形成されている全ての画素電極25上にバンプ電極27が形成される。   As shown in FIG. 2C, the squeegee 33 is moved from one side to the other while being pressed against the active matrix substrate 1. Then, the conductive paste 35 is transferred to each pixel electrode 25 through the through hole 31 of the metal mask 29. By moving the squeegee 33 over the entire surface of the metal mask 29, bump electrodes 27 are formed on all the pixel electrodes 25 formed on the active matrix substrate 1.

第3の工程(図3)
第3の工程では、対向基板37を形成する。
Third step (FIG. 3)
In the third step, the counter substrate 37 is formed.

一方面に上部バイアス電極39を形成する。この上部バイアス電極39は、ITO、Au(金)等の導電膜から構成されている。但し、可視光により画像化を行う二次元画像検出器の場合には、上部バイアス電極39を透過性の材料(例えば、ITO)で構成する。   An upper bias electrode 39 is formed on one surface. The upper bias electrode 39 is made of a conductive film such as ITO or Au (gold). However, in the case of a two-dimensional image detector that performs imaging with visible light, the upper bias electrode 39 is made of a transmissive material (for example, ITO).

次に、上部バイアス電極39の全面に第1電荷阻止層41を形成する。第1電荷阻止層41としては、例えば、ZnTeなどからなるp型の半導体層が挙げられる。さらに、電荷阻止層41の下面に、半導体層43が形成される。半導体層43は、例えば、CdTe(Cadmium Telluride)やCdZnTe(Cadmium Zinc Telluride)の化合物半導体の多結晶膜を有機金属気相成長法(MOCVD(Metal Organic Chemical Vapor Deposition))法を用いて、約数百μmの厚みで成膜することにより形成される。   Next, the first charge blocking layer 41 is formed on the entire surface of the upper bias electrode 39. Examples of the first charge blocking layer 41 include a p-type semiconductor layer made of ZnTe or the like. Further, the semiconductor layer 43 is formed on the lower surface of the charge blocking layer 41. For example, the semiconductor layer 43 is a divisor of CdTe (Cadmium Telluride) or CdZnTe (Cadmium Zinc Telluride) compound semiconductor using a metal organic chemical vapor deposition (MOCVD) method. It is formed by forming a film with a thickness of 100 μm.

そして、半導体層43を挟んで上部バイアス電極39の反対側にあたる半導体層43の下面に第2電荷阻止層45を形成する。この第2電荷阻止層45は、例えば、CdS(Cadmium Sulfide)またはZnS(Zinc Sulfide)などからなるn型の半導体層で構成される。   Then, the second charge blocking layer 45 is formed on the lower surface of the semiconductor layer 43 on the opposite side of the upper bias electrode 39 across the semiconductor layer 43. The second charge blocking layer 45 is composed of an n-type semiconductor layer made of, for example, CdS (Cadmium Sulfide) or ZnS (Zinc Sulfide).

上述した対向基板37は、第1電荷阻止層(p型半導体層)41と、第2電荷阻止層(n型半導体層)45とに、光導電性を有するi型の半導体層43が挟まれたpinフォトダイオード構造を備えている。したがって、X線が照射されないときの暗電流が抑制され、S/N比が優れたセンサ特性を得ることができる。   In the counter substrate 37 described above, a photoconductive i-type semiconductor layer 43 is sandwiched between a first charge blocking layer (p-type semiconductor layer) 41 and a second charge blocking layer (n-type semiconductor layer) 45. A pin photodiode structure. Therefore, dark current when X-rays are not irradiated is suppressed, and sensor characteristics with an excellent S / N ratio can be obtained.

なお、対向基板37の構造は、上述したpin型に限定されるものではなく、ショットキー接合型、MIS(Metal-Insulator Semiconductor)接合型などであってもよい。また、要求される仕様によっては、第1電荷阻止層41と第2電荷阻止層45の一方、または両者を省略するようにしてもよい。   The structure of the counter substrate 37 is not limited to the pin type described above, and may be a Schottky junction type, a MIS (Metal-Insulator Semiconductor) junction type, or the like. Further, depending on the required specifications, one or both of the first charge blocking layer 41 and the second charge blocking layer 45 may be omitted.

第4の工程(図4)
第4の工程では、バンプ電極27による電気的な接続を行う。
Fourth step (FIG. 4)
In the fourth step, electrical connection is performed by the bump electrode 27.

上述したようにして作製されたアクティブマトリクス基板1と、対向基板37とを貼り合わせる。対向基板37は、アクティブマトリクス基板1の画素電極25及びバンプ電極27側に第2の電荷阻止層45側を向けた姿勢で貼り合わされる。この状態で常温放置することにより、アクティブマトリクス基板1と対向基板37とが電気的及び機械的に接続され、二次元画像検出器が完成する。   The active matrix substrate 1 manufactured as described above and the counter substrate 37 are bonded together. The counter substrate 37 is bonded to the pixel electrode 25 and bump electrode 27 side of the active matrix substrate 1 with the second charge blocking layer 45 side facing. By leaving at room temperature in this state, the active matrix substrate 1 and the counter substrate 37 are electrically and mechanically connected to complete the two-dimensional image detector.

上述したように、画素電極25はバンプ電極27よりも小さく形成されている。その利点について図5を参照して説明する。なお、図5は、メタルマスクの公差によるピッチズレの蓄積について説明するための模式図である。   As described above, the pixel electrode 25 is formed smaller than the bump electrode 27. The advantages will be described with reference to FIG. FIG. 5 is a schematic diagram for explaining the accumulation of pitch deviation due to the tolerance of the metal mask.

ここでは、上述した第2の工程において、メタルマスク29の貫通穴31と、アクティブマトリクス基板1の右端にある画素電極25とが位置合わせをされてバンプ電極27が形成されたものとして説明する。また、メタルマスク29は、製造公差に起因して、右端から左端に向かって貫通穴41のピッチズレが蓄積しているものとする。   Here, it is assumed that in the second step described above, the through hole 31 of the metal mask 29 and the pixel electrode 25 at the right end of the active matrix substrate 1 are aligned to form the bump electrode 27. Further, in the metal mask 29, it is assumed that pitch deviations of the through holes 41 are accumulated from the right end to the left end due to manufacturing tolerances.

この図5における符号の意味は、次の通りである。
P:公差に起因して最も貫通穴31のズレが蓄積した左端におけるピッチズレの蓄積長さ
B:バンプ電極27の配列方向におけるバンプ電極27の径
D:バンプ電極27の配列方向における画素電極25の径
L:バンプ電極27の配列方向における画素電極25のピッチ
d:バンプ電極27の配列方向における画素電極25の配置間隔
The meanings of the symbols in FIG. 5 are as follows.
P: Accumulation length of pitch deviation at the left end where the deviation of the through hole 31 is accumulated most due to tolerance B: Diameter of the bump electrode 27 in the arrangement direction of the bump electrode 27 D: Size of the pixel electrode 25 in the arrangement direction of the bump electrode 27 Diameter L: Pitch of the pixel electrodes 25 in the arrangement direction of the bump electrodes 27 d: Arrangement interval of the pixel electrodes 25 in the arrangement direction of the bump electrodes 27

図5に示すように、右端における画素電極25とバンプ電極27とは中心が一致するが、左端における画素電極25とバンプ電極27とは中心がピッチズレの蓄積長さPだけずれることになる。しかしながら、この実施例では、メタルマスク29の貫通穴31は、貫通穴31が配列されている方向における径が、その方向における画素電極25の径よりも大きく形成されている。つまり、バンプ電極27の配列されている方向における画素電極25の径がバンプ電極27の径よりも相対的に小さく形成されている。換言すると、バンプ電極27は、画素電極25よりも相対的に大きく形成されている。したがって、画素電極間隔dが拡がり、バンプ電極27が隣接する画素電極25に接触するまでのズレの許容度を大きくすることができる。したがって、バンプ電極27の位置ズレに起因して画素欠陥が生じることを防止できる。   As shown in FIG. 5, the center of the pixel electrode 25 and the bump electrode 27 at the right end coincide with each other. However, in this embodiment, the through hole 31 of the metal mask 29 is formed such that the diameter in the direction in which the through holes 31 are arranged is larger than the diameter of the pixel electrode 25 in that direction. That is, the diameter of the pixel electrode 25 in the direction in which the bump electrodes 27 are arranged is formed to be relatively smaller than the diameter of the bump electrodes 27. In other words, the bump electrode 27 is formed relatively larger than the pixel electrode 25. Therefore, the gap d between the pixel electrodes can be increased, and the tolerance of deviation until the bump electrode 27 comes into contact with the adjacent pixel electrode 25 can be increased. Therefore, it is possible to prevent a pixel defect from occurring due to the positional deviation of the bump electrode 27.

なお、バンプ電極27と対向基板37とが接触する面積は、対向基板37で収集された電荷の収集効率に影響を与える。画素電極25は、バンプ電極27よりも面積が小さく形成されているが、バンプ電極27の大きさが従来と同等であれば、バンプ電極27と対向基板37との接触面積が変わらないので、電気的な開口率も同等にすることができる。その結果、電荷の収集効率を維持しつつも、メタルマスク29の貫通穴31の製造公差に起因するバンプ電極27のズレによる不具合を防止できる。   The area where the bump electrode 27 and the counter substrate 37 are in contact affects the collection efficiency of the charges collected on the counter substrate 37. The pixel electrode 25 is formed to have an area smaller than that of the bump electrode 27. However, if the size of the bump electrode 27 is the same as the conventional one, the contact area between the bump electrode 27 and the counter substrate 37 does not change. The numerical aperture ratio can be made equivalent. As a result, while maintaining the charge collection efficiency, it is possible to prevent problems due to the deviation of the bump electrode 27 due to the manufacturing tolerance of the through hole 31 of the metal mask 29.

また、バンプ電極27と配列方向における画素電極25の関係は、次の二つの条件式を満たすことが好ましい。   The relationship between the bump electrode 27 and the pixel electrode 25 in the arrangement direction preferably satisfies the following two conditional expressions.

B/2+P<L−D/2 …… (1)   B / 2 + P <LD-2 (1)

P−B/2<D/2 …… (2)   P−B / 2 <D / 2 (2)

上記の(1)式について、図6を参照して説明する。なお、図6は、バンプ電極が隣接する画素電極にまたがらないようにする条件について説明するための模式図である。   The above equation (1) will be described with reference to FIG. FIG. 6 is a schematic diagram for explaining conditions for preventing the bump electrode from straddling adjacent pixel electrodes.

図6は、バンプ電極27が隣接する画素電極25にまたがった状態を示す。この状態では、バンプ電極27の径の半分であるB/2と、画素電極25とバンプ電極27との中心位置の最大のズレ(ピッチズレの蓄積長さ)であるPとの和が、画素電極25のピッチであるLと、画素電極25の径の半分であるD/2との差分に等しい。したがって、各画素電極25は、ピッチLと長さD/2の差分が、B/2+Pより大きくなるように形成されるのが好ましい。これにより、隣接する画素電極25をバンプ電極27がまたぐことに起因する不具合を防止できる。   FIG. 6 shows a state in which the bump electrode 27 extends over adjacent pixel electrodes 25. In this state, the sum of B / 2, which is half the diameter of the bump electrode 27, and P, which is the maximum deviation (accumulation length of pitch deviation) of the center position between the pixel electrode 25 and the bump electrode 27, is the pixel electrode. It is equal to the difference between L, which is 25 pitches, and D / 2, which is half the diameter of the pixel electrode 25. Therefore, each pixel electrode 25 is preferably formed such that the difference between the pitch L and the length D / 2 is larger than B / 2 + P. Thereby, the malfunction resulting from the bump electrode 27 straddling the adjacent pixel electrode 25 can be prevented.

上記の(2)式について、図7は、バンプ電極が画素電極から外れないようにする条件について説明するための模式図である。   Regarding the above equation (2), FIG. 7 is a schematic diagram for explaining conditions for preventing the bump electrode from being detached from the pixel electrode.

図7は、バンプ電極27が画素電極25から外れた状態を示す。この状態では、ピッチズレの蓄積長さPと、バンプ電極27の径の半分であるB/2との差分が、画素電極25の径の半分であるD/2に等しい。したがって、電極画素25は、その長さD/2が、ピッチズレの蓄積長さPと長さB/2の差分より大きくなるように形成されるのが好ましい。これにより、画素電極25からバンプ電極27が外れる不具合を防止できる。   FIG. 7 shows a state where the bump electrode 27 is detached from the pixel electrode 25. In this state, the difference between the pitch shift accumulation length P and B / 2 which is half the diameter of the bump electrode 27 is equal to D / 2 which is half the diameter of the pixel electrode 25. Therefore, the electrode pixel 25 is preferably formed such that its length D / 2 is greater than the difference between the pitch shift accumulation length P and the length B / 2. As a result, a problem that the bump electrode 27 is detached from the pixel electrode 25 can be prevented.

この発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。   The present invention is not limited to the above-described embodiment, and can be modified as follows.

(1)上述した実施例では、半導体層43がCdTeやCdZnTeの化合物半導体で構成されているとした。しかし、この発明は、半導体層43の材料に限定されるものではなく、バンプ電極37を用いてアクティブマトリクス基板1と対向基板37とを接続する二次元画像検出器であれば適用することができる。   (1) In the above-described embodiments, the semiconductor layer 43 is composed of a compound semiconductor of CdTe or CdZnTe. However, the present invention is not limited to the material of the semiconductor layer 43, and can be applied to any two-dimensional image detector that connects the active matrix substrate 1 and the counter substrate 37 using the bump electrodes 37. .

(2)上述した実施例では、(1)式及び(2)式を満たすように画素電極25を形成したが、この発明はこれらの数式を満たさなくても画素電極25がバンプ電極27より小さく形成されていれば、ピッチズレに起因する不具合を従来よりも改善することができる。   (2) In the embodiment described above, the pixel electrode 25 is formed so as to satisfy the expressions (1) and (2). However, in the present invention, the pixel electrode 25 is smaller than the bump electrode 27 even if these expressions are not satisfied. If it is formed, it is possible to improve the defect caused by the pitch deviation as compared with the conventional case.

以上のように、本発明は、画像を検出する二次元画像検出器及びその製造方法に適している。   As described above, the present invention is suitable for a two-dimensional image detector that detects an image and a manufacturing method thereof.

1 … アクティブマトリクス基板
3 … 絶縁基板
5 … ゲート電極
11 … 画素電極層
19 … スイッチング素子
25 … 画素電極
27 … バンプ電極
29 … メタルマスク
31 … 貫通穴
37 … 対向基板
43 … 半導体層
P … ピッチズレの蓄積長さ
B … バンプ電極の径
D … 画素電極の径
L … 画素電極のピッチ
d … 画素電極の配置間隔
DESCRIPTION OF SYMBOLS 1 ... Active matrix substrate 3 ... Insulating substrate 5 ... Gate electrode 11 ... Pixel electrode layer 19 ... Switching element 25 ... Pixel electrode 27 ... Bump electrode 29 ... Metal mask 31 ... Through-hole 37 ... Opposite substrate 43 ... Semiconductor layer P ... Semiconductor layer P ... Accumulation length B ... Bump electrode diameter D ... Pixel electrode diameter L ... Pixel electrode pitch d ... Pixel electrode arrangement interval

Claims (4)

行列方向に設列された複数個のスイッチング素子と、前記各スイッチング素子に接続され、画素電極を含む電荷蓄積容量とからなる画素配列層とを含むアクティブマトリクス基板と、前記画素配列層に対向して形成される電極部と、前記画素配列層と前記電極部との間に設けられ、光もしくは放射線を電気信号に変換する半導体層とを含む対向基板とを備え、前記アクティブマトリクス基板と前記対向基板とが対向して配置されるとともに、前記アクティブマトリクスの画素電極と前記対向基板とが、導電性ペーストをスクリーン印刷して形成されるバンプ電極によって電気的に接続される二次元画像検出器において、
前記画素電極の配列方向の径は、前記バンプ電極の当該配列方向の径よりも小さく形成されていることを特徴とする二次元画像検出器。
An active matrix substrate including a plurality of switching elements arranged in a matrix direction, and a pixel array layer connected to each of the switching elements and including a charge storage capacitor including a pixel electrode, and facing the pixel array layer And a counter substrate including a semiconductor layer that is provided between the pixel array layer and the electrode unit and converts light or radiation into an electric signal, and is opposed to the active matrix substrate. In the two-dimensional image detector, wherein the active matrix pixel electrode and the counter substrate are electrically connected to each other by a bump electrode formed by screen printing a conductive paste. ,
The two-dimensional image detector, wherein a diameter of the pixel electrode in the arrangement direction is smaller than a diameter of the bump electrode in the arrangement direction.
請求項1に記載の二次元画像検出器において、
前記スクリーン印刷時におけるバンプ電極形成用の貫通穴のピッチが伸びてゆく場合におけるピッチズレの蓄積をPとし、前記バンプ電極の配列方向における前記バンプ電極の径をBとし、前記バンプ電極の配列方向における前記画素電極の径をDとし、前記画素電極のピッチをLとした場合、前記バンプ電極の配列方向における前記バンプ電極の径と画素電極の径は、B/2+P<L−D/2、かつ、P−B/2<D/2の関係を満たすことを特徴とする二次元画像検出器。
The two-dimensional image detector according to claim 1,
When the pitch of the through holes for forming the bump electrodes at the time of the screen printing is increased, accumulation of pitch deviation is set as P, the diameter of the bump electrodes in the arrangement direction of the bump electrodes is set as B, and in the arrangement direction of the bump electrodes. When the diameter of the pixel electrode is D and the pitch of the pixel electrodes is L, the diameter of the bump electrode and the diameter of the pixel electrode in the bump electrode arrangement direction are B / 2 + P <LD / 2, and , P−B / 2 <D / 2, and a two-dimensional image detector.
請求項1または2に記載の二次元画像検出器において、
前記半導体層は、CdTeまたはCdZnTe化合物半導体であることを特徴とする二次元画像検出器。
The two-dimensional image detector according to claim 1 or 2,
The two-dimensional image detector, wherein the semiconductor layer is a CdTe or CdZnTe compound semiconductor.
行列方向に設列された複数個のスイッチング素子と、前記各スイッチング素子に接続され、画素電極を含む電荷蓄積容量とからなる画素配列層とを含むアクティブマトリクス基板と、前記画素配列層に対向して形成される電極部と、前記画素配列層と前記電極部との間に設けられ、光もしくは放射線を電気信号に変換する半導体層とを含む対向基板とを備えている二次元画像検出器の製造方法において、
前記画素配列層及び前記スイッチング素子を含むアクティブマトリクス基板を形成する第1の工程と、
前記アクティブマトリクス基板の各画素電極上に導電性ペーストをスクリーン印刷によりバンプ電極を形成する第2の工程と、
前記電極部と前記半導体層とを含む対向基板を形成する第3の工程と、
前記アクティブマトリクス基板の前記画素配列層と前記対向基板の前記半導体層とが対向して両基板が配置されるように、前記両基板の前記画素配列層及び前記半導体層を前記バンプ電極で電気的に接続する第4の工程とを備え、
前記第1の工程における前記画素電極の配列方向の径は、前記第2の工程における前記バンプ電極の当該配列方向の径よりも小さく形成されていることを特徴とする二次元画像検出器の製造方法。
An active matrix substrate including a plurality of switching elements arranged in a matrix direction, and a pixel array layer connected to each of the switching elements and including a charge storage capacitor including a pixel electrode, and facing the pixel array layer And a counter substrate including a semiconductor layer that converts light or radiation into an electrical signal, and is provided between the pixel array layer and the electrode unit. In the manufacturing method,
A first step of forming an active matrix substrate including the pixel array layer and the switching element;
A second step of forming a bump electrode by screen printing a conductive paste on each pixel electrode of the active matrix substrate;
A third step of forming a counter substrate including the electrode portion and the semiconductor layer;
The pixel array layer and the semiconductor layer of both substrates are electrically connected by the bump electrodes so that the pixel array layer of the active matrix substrate and the semiconductor layer of the counter substrate face each other. And a fourth step of connecting to
2. A two-dimensional image detector according to claim 1, wherein a diameter in the arrangement direction of the pixel electrodes in the first step is formed smaller than a diameter in the arrangement direction of the bump electrodes in the second step. Method.
JP2013531055A 2011-09-01 2012-08-20 Two-dimensional image detector and manufacturing method thereof Pending JPWO2013031128A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013531055A JPWO2013031128A1 (en) 2011-09-01 2012-08-20 Two-dimensional image detector and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011190625 2011-09-01
JP2011190625 2011-09-01
JP2013531055A JPWO2013031128A1 (en) 2011-09-01 2012-08-20 Two-dimensional image detector and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JPWO2013031128A1 true JPWO2013031128A1 (en) 2015-03-23

Family

ID=47755659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013531055A Pending JPWO2013031128A1 (en) 2011-09-01 2012-08-20 Two-dimensional image detector and manufacturing method thereof

Country Status (2)

Country Link
JP (1) JPWO2013031128A1 (en)
WO (1) WO2013031128A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3847484A4 (en) * 2018-09-07 2022-04-06 Shenzhen Xpectvision Technology Co., Ltd. A radiation detector with subpixels operating in different modes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303070A (en) * 2005-04-19 2006-11-02 Shimadzu Corp Two dimensional image detector and manufacturing method thereof
JP2008171833A (en) * 2005-04-19 2008-07-24 Shimadzu Corp Two-dimensional image detector and manufacturing method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3976915B2 (en) * 1998-02-09 2007-09-19 シャープ株式会社 Two-dimensional image detector and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303070A (en) * 2005-04-19 2006-11-02 Shimadzu Corp Two dimensional image detector and manufacturing method thereof
JP2008171833A (en) * 2005-04-19 2008-07-24 Shimadzu Corp Two-dimensional image detector and manufacturing method thereof

Also Published As

Publication number Publication date
WO2013031128A1 (en) 2013-03-07

Similar Documents

Publication Publication Date Title
US7902512B1 (en) Coplanar high fill factor pixel architecture
CN101325207B (en) Thin-film transistor array substrate for X-ray detector and x-ray detector
US6798030B1 (en) Two-dimensional image detecting device and manufacturing method thereof
JP5441721B2 (en) Integrated MIS photoelectric device using continuous film
US9985061B2 (en) Light detection device with integrated photodiode and thin film transistor
US6340812B1 (en) Two-dimensional image detector with electrodes on counter substrate
US20140154833A1 (en) Manufacturing method for detection apparatus
US20140151769A1 (en) Detection apparatus and radiation detection system
JP3597392B2 (en) 2D image detector
CN109427837B (en) Array substrate for digital X-ray detector and manufacturing method thereof
WO2016163347A1 (en) Photosensor substrate
US9780140B2 (en) X-ray image sensor substrate
JP2013219067A (en) Manufacturing method of radiation detection device, radiation detection device, and radiation imaging system
EP3451381B1 (en) Array substrate for digital x-ray detector, digital x-ray detector including the same, and method for manufacturing the same
US9923021B2 (en) Image sensor
US10879304B2 (en) Active matrix substrate, x-ray imaging panel including same and producing method thereof
CN110100311B (en) Image pickup panel and method for manufacturing the same
WO2013031128A1 (en) Two-dimensional image detector and method for manufacturing same
JP4835838B2 (en) Manufacturing method of two-dimensional image detector
JP3437461B2 (en) 2D image detector
JP5585733B2 (en) Radiation detector and manufacturing method thereof
JP2008171833A (en) Two-dimensional image detector and manufacturing method thereof
JP2006303070A (en) Two dimensional image detector and manufacturing method thereof
KR20190028195A (en) Array substrate for x-ray detector, x-ray detector including the same and the manufacturing method thereof
JP2015118984A (en) Semiconductor device and manufacturing method of the same

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141111