JPWO2013031128A1 - Two-dimensional image detector and manufacturing method thereof - Google Patents
Two-dimensional image detector and manufacturing method thereof Download PDFInfo
- Publication number
- JPWO2013031128A1 JPWO2013031128A1 JP2013531055A JP2013531055A JPWO2013031128A1 JP WO2013031128 A1 JPWO2013031128 A1 JP WO2013031128A1 JP 2013531055 A JP2013531055 A JP 2013531055A JP 2013531055 A JP2013531055 A JP 2013531055A JP WO2013031128 A1 JPWO2013031128 A1 JP WO2013031128A1
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pixel
- bump
- diameter
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 77
- 239000011159 matrix material Substances 0.000 claims description 42
- 239000004065 semiconductor Substances 0.000 claims description 37
- 238000007650 screen-printing Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 238000009825 accumulation Methods 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 7
- 229910004613 CdTe Inorganic materials 0.000 claims description 5
- 229910004611 CdZnTe Inorganic materials 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 5
- 230000005855 radiation Effects 0.000 claims description 5
- 230000007547 defect Effects 0.000 abstract description 7
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000002184 metal Substances 0.000 description 22
- 239000011295 pitch Substances 0.000 description 16
- 230000000903 blocking effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000000945 filler Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 239000005083 Zinc sulfide Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052984 zinc sulfide Inorganic materials 0.000 description 2
- MARUHZGHZWCEQU-UHFFFAOYSA-N 5-phenyl-2h-tetrazole Chemical compound C1=CC=CC=C1C1=NNN=N1 MARUHZGHZWCEQU-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910007709 ZnTe Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- QWUZMTJBRUASOW-UHFFFAOYSA-N cadmium tellanylidenezinc Chemical compound [Zn].[Cd].[Te] QWUZMTJBRUASOW-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- DRDVZXDWVBGGMH-UHFFFAOYSA-N zinc;sulfide Chemical compound [S-2].[Zn+2] DRDVZXDWVBGGMH-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
- H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers
Abstract
バンプ電極27の配列されている方向における画素電極25の径Dがバンプ電極27の径Bよりも相対的に小さく形成されている。したがって、画素電極間隔dが拡がり、バンプ電極27が隣接する画素電極25に接触するまでのズレの許容度を大きくすることができる。したがって、バンプ電極27の位置ズレに起因して画素欠陥が生じることを防止できる。The diameter D of the pixel electrode 25 in the direction in which the bump electrodes 27 are arranged is formed to be relatively smaller than the diameter B of the bump electrodes 27. Therefore, the gap d between the pixel electrodes can be increased, and the tolerance of deviation until the bump electrode 27 comes into contact with the adjacent pixel electrode 25 can be increased. Therefore, it is possible to prevent a pixel defect from occurring due to the positional deviation of the bump electrode 27.
Description
この発明は、X線等の放射線、可視光、赤外線等の画像を検出する二次元画像検出器及びその製造方法に関する。 The present invention relates to a two-dimensional image detector for detecting images such as X-ray radiation, visible light, infrared rays, and the like, and a method for manufacturing the same.
従来、この種の装置として、格子状に配置された複数個のスイッチング素子と、スイッチング素子ごとに形成された電荷蓄積容量及び画素電極を備えた画素配列層とを含むアクティブマトリクス基板と、画素配列層に対向配置される電極部と、光等を電荷信号に変換する半導体層とを備えた対向基板とを備え、アクティブマトリクス基板と対向基板とをスクリーン印刷で形成したバンプ電極で電気的に接続して構成されたものがある(例えば、特許文献1参照)。 Conventionally, as this type of device, an active matrix substrate including a plurality of switching elements arranged in a grid pattern, a pixel array layer having a charge storage capacitor and a pixel electrode formed for each switching element, and a pixel array A counter substrate provided with an electrode portion arranged opposite to the layer and a semiconductor layer for converting light or the like into a charge signal, and the active matrix substrate and the counter substrate are electrically connected by a bump electrode formed by screen printing. (For example, refer patent document 1).
この二次元画像検出器は、アクティブマトリクス基板の画素配列層に格子状に形成された画素電極を備えており、この部分と対向基板とをバンプ電極で接続している。また、アクティブマトリクス基板の画素電極は、対向基板の半導体層で生じた電荷を効率的に収集するため、かつ、バンプ電極がはみ出ないように、バンプ電極に比較して大きく形成されている。 This two-dimensional image detector includes pixel electrodes formed in a grid pattern on a pixel array layer of an active matrix substrate, and this portion and the counter substrate are connected by bump electrodes. In addition, the pixel electrode of the active matrix substrate is formed larger than the bump electrode so as to efficiently collect charges generated in the semiconductor layer of the counter substrate and so that the bump electrode does not protrude.
しかしながら、このような構成を有する従来例の場合には、次のような問題がある。
すなわち、従来の装置は、スクリーン印刷で画素電極上にバンプ電極を形成するが、スクリーン印刷で用いるメタルマスクの複数個の貫通穴のピッチには、製造時の公差が存在する。したがって、アクティブマトリクス基板に対してメタルマスクを正確に位置合わせしても、位置合わせを行った一端側から他端側に向かって位置ズレが蓄積され、他端側では電極画素とバンプ電極との位置ズレが大きくなる。その結果、他端側では、バンプ電極が画素電極から外れたり、隣接した画素電極にまたがって形成されたりする問題が生じることがある。なお、バンプ電極が画素電極から外れるとその画素が欠陥となり、バンプ電極が二つの画素電極にまたがると、その二つの画素が欠陥となる。However, the conventional example having such a configuration has the following problems.
That is, the conventional apparatus forms bump electrodes on the pixel electrodes by screen printing, but there is a manufacturing tolerance in the pitch of the plurality of through holes of the metal mask used for screen printing. Therefore, even if the metal mask is accurately aligned with respect to the active matrix substrate, the positional deviation is accumulated from the one end side where the alignment is performed toward the other end side. Misalignment increases. As a result, on the other end side, there may occur a problem that the bump electrode is detached from the pixel electrode or formed across the adjacent pixel electrodes. When the bump electrode is removed from the pixel electrode, the pixel becomes defective. When the bump electrode extends over the two pixel electrodes, the two pixels become defective.
この発明は、このような事情に鑑みてなされたものであって、画素電極とバンプ電極との相対的な大きさを工夫することにより、バンプ径を従来より小さくすることなくバンプ電極の位置ズレに起因して画素欠陥が生じることを防止できる二次元画像検出器及びその製造方法を提供することを目的とする。 The present invention has been made in view of such circumstances, and by devising the relative size of the pixel electrode and the bump electrode, the position of the bump electrode can be shifted without making the bump diameter smaller than before. It is an object of the present invention to provide a two-dimensional image detector and a method for manufacturing the same that can prevent pixel defects from being caused by the above.
本発明は、このような目的を達成するために、次のような構成をとる。
すなわち、この発明は、行列方向に設列された複数個のスイッチング素子と、前記各スイッチング素子に接続され、画素電極を含む電荷蓄積容量とからなる画素配列層とを含むアクティブマトリクス基板と、前記画素配列層に対向して形成される電極部と、前記画素配列層と前記電極部との間に設けられ、光もしくは放射線を電気信号に変換する半導体層とを含む対向基板とを備え、前記アクティブマトリクス基板と前記対向基板とが対向して配置されるとともに、前記アクティブマトリクスの画素電極と前記対向基板とが、導電性ペーストをスクリーン印刷して形成されるバンプ電極によって電気的に接続される二次元画像検出器において、前記画素電極の配列方向の径は、前記バンプ電極の当該配列方向の径さよりも小さく形成されていることを特徴とするものである。In order to achieve such an object, the present invention has the following configuration.
That is, the present invention includes an active matrix substrate including a plurality of switching elements arranged in a matrix direction, and a pixel array layer connected to each of the switching elements and including a charge storage capacitor including a pixel electrode, An electrode part formed facing the pixel array layer, and a counter substrate including a semiconductor layer provided between the pixel array layer and the electrode part and converting light or radiation into an electrical signal, The active matrix substrate and the counter substrate are arranged to face each other, and the pixel electrode of the active matrix and the counter substrate are electrically connected by a bump electrode formed by screen printing a conductive paste. In the two-dimensional image detector, the diameter of the pixel electrodes in the arrangement direction is smaller than the diameter of the bump electrodes in the arrangement direction. It is characterized in.
この発明によれば、アクティブマトリクス基板と対向基板とを対向して配置し、画素電極と対向基板とをスクリーン印刷によるバンプ電極で電気的に接続する。画素電極は、バンプ電極よりも小さく形成されているので、画素電極間隔が拡がり、バンプ電極が隣接する画素電極に接触するまでのズレの許容度を大きくすることができる。したがって、バンプ電極の位置ズレに起因して画素欠陥が生じることを防止できる。なお、画素電極を小さくしても、対向基板と接触するバンプ電極の大きさが従来と同じであれば、対向基板で収集された電荷を収集する電気的な開口率を低下させることがない。したがって、電荷の収集効率を低下させることもない。 According to the present invention, the active matrix substrate and the counter substrate are arranged to face each other, and the pixel electrode and the counter substrate are electrically connected by the bump electrodes by screen printing. Since the pixel electrode is formed smaller than the bump electrode, the interval between the pixel electrodes is widened, and the tolerance of deviation until the bump electrode comes into contact with the adjacent pixel electrode can be increased. Therefore, it is possible to prevent the occurrence of pixel defects due to the displacement of the bump electrodes. Even if the pixel electrode is made small, the electrical aperture ratio for collecting the charges collected on the counter substrate is not lowered as long as the size of the bump electrode in contact with the counter substrate is the same as the conventional one. Therefore, the charge collection efficiency is not lowered.
また、この発明において、前記スクリーン印刷時におけるバンプ電極形成用の貫通穴のピッチが伸びてゆく場合におけるピッチズレの蓄積をPとし、前記バンプ電極の配列方向における前記バンプ電極の径をBとし、前記バンプ電極の配列方向における前記画素電極の径をDとし、前記画素電極のピッチをLとした場合、前記バンプ電極の配列方向における前記バンプ電極の径と画素電極の径は、B/2+P<L−D/2、かつ、P−B/2<D/2の関係を満たすことが好ましい。 Further, in the present invention, accumulation of pitch deviation when the pitch of the through holes for forming the bump electrodes at the time of screen printing grows is P, and the diameter of the bump electrodes in the arrangement direction of the bump electrodes is B, When the diameter of the pixel electrode in the arrangement direction of the bump electrode is D and the pitch of the pixel electrode is L, the diameter of the bump electrode and the diameter of the pixel electrode in the arrangement direction of the bump electrode is B / 2 + P <L It is preferable that the relationship of −D / 2 and P−B / 2 <D / 2 is satisfied.
上記の二式の条件を満たすことにより、バンプ電極が隣接する画素電極に接触することがなく、かつ、バンプ電極が画素電極から外れることがない。 By satisfying the above two conditions, the bump electrode does not come into contact with the adjacent pixel electrode, and the bump electrode does not come off the pixel electrode.
また、この発明において、前記半導体層は、CdTeまたはCdZnTe化合物半導体であることが好ましい。 In the present invention, the semiconductor layer is preferably a CdTe or CdZnTe compound semiconductor.
半導体層がCdTeまたはCdZnTe化合物半導体である場合には、アクティブマトリクス基板と対向基板とを貼り合わせ、バンプ電極で接続を行う。したがって、半導体層がこれらの半導体で構成されている場合に最も効果が期待できる。 When the semiconductor layer is a CdTe or CdZnTe compound semiconductor, the active matrix substrate and the counter substrate are bonded to each other, and a connection is made with a bump electrode. Therefore, the effect can be most expected when the semiconductor layer is composed of these semiconductors.
また、この発明は、行列方向に設列された複数個のスイッチング素子と、前記各スイッチング素子に接続され、画素電極を含む電荷蓄積容量とからなる画素配列層とを含むアクティブマトリクス基板と、前記画素配列層に対向して形成される電極部と、前記画素配列層と前記電極部との間に設けられ、光もしくは放射線を電気信号に変換する半導体層とを含む対向基板とを備えている二次元画像検出器の製造方法において、前記画素配列層及び前記スイッチング素子を含むアクティブマトリクス基板を形成する第1の工程と、前記アクティブマトリクス基板の各画素電極上に導電性ペーストをスクリーン印刷によりバンプ電極を形成する第2の工程と、前記電極部と前記半導体層とを含む対向基板を形成する第3の工程と、前記アクティブマトリクス基板の前記画素配列層と前記対向基板の前記半導体層とが対向して両基板が配置されるように、前記両基板の前記画素配列層及び前記半導体層を前記バンプ電極で電気的に接続する第4の工程とを備え、前記第1の工程における前記画素電極の配列方向の径は、前記第2の工程における前記バンプ電極の当該配列方向の径よりも小さく形成されているものである。 The present invention also provides an active matrix substrate including a plurality of switching elements arranged in a matrix direction and a pixel array layer connected to each of the switching elements and including a charge storage capacitor including a pixel electrode, An electrode unit formed opposite to the pixel array layer; and a counter substrate including a semiconductor layer provided between the pixel array layer and the electrode unit and converting light or radiation into an electric signal. In the method for manufacturing a two-dimensional image detector, a first step of forming an active matrix substrate including the pixel array layer and the switching elements, and a conductive paste bump on each pixel electrode of the active matrix substrate by screen printing A second step of forming an electrode; a third step of forming a counter substrate including the electrode portion and the semiconductor layer; and The pixel array layer and the semiconductor layer of the two substrates are electrically connected by the bump electrodes so that the pixel array layer of the Rix substrate and the semiconductor layer of the counter substrate face each other. And the diameter of the pixel electrodes in the arrangement direction in the first step is smaller than the diameter of the bump electrodes in the arrangement direction in the second step. .
この発明によれば、第1の工程でアクティブマトリクス基板を形成し、第2の工程でアクティブマトリクス基板の各画素電極上にバンプ電極を形成し、第3の工程で対向基板を形成し、アクティブマトリクス基板と対向基板とを対向させて、画素配列層と半導体層とをスクリーン印刷によるバンプ電極で電気的に接続する。画素電極は、バンプ電極よりも小さく形成されているので、画素電極間隔が拡がり、バンプ電極が隣接する画素電極に接触するまでのズレの許容度を大きくすることができる。したがって、バンプ電極の位置ズレに起因して画素欠陥が生じることを防止できる。 According to the present invention, an active matrix substrate is formed in the first step, a bump electrode is formed on each pixel electrode of the active matrix substrate in the second step, and a counter substrate is formed in the third step. The matrix substrate and the counter substrate are opposed to each other, and the pixel array layer and the semiconductor layer are electrically connected by a bump electrode formed by screen printing. Since the pixel electrode is formed smaller than the bump electrode, the interval between the pixel electrodes is widened, and the tolerance of deviation until the bump electrode comes into contact with the adjacent pixel electrode can be increased. Therefore, it is possible to prevent the occurrence of pixel defects due to the displacement of the bump electrodes.
この発明に係る二次元画像検出器によれば、アクティブマトリクス基板と対向基板とを対向して配置し、画素電極と対向基板とをスクリーン印刷によるバンプ電極で電気的に接続する。画素電極は、バンプ電極よりも小さく形成されているので、画素電極間隔が拡がり、バンプ電極が隣接する画素電極に接触するまでのズレの許容度を大きくすることができる。したがって、バンプ電極の位置ズレに起因して画素欠陥が生じることを防止できる。 According to the two-dimensional image detector according to the present invention, the active matrix substrate and the counter substrate are arranged to face each other, and the pixel electrode and the counter substrate are electrically connected by the bump electrodes by screen printing. Since the pixel electrode is formed smaller than the bump electrode, the interval between the pixel electrodes is widened, and the tolerance of deviation until the bump electrode comes into contact with the adjacent pixel electrode can be increased. Therefore, it is possible to prevent the occurrence of pixel defects due to the displacement of the bump electrodes.
以下、図面を参照してこの発明の一実施例について説明する。
図1は、実施例に係る二次元画像検出器を製造する第1の工程を示す縦断面図である。図2は、実施例に係る二次元画像検出器を製造する第2の工程を示す縦断面図であり、(a)はメタルマスクを配置した状態を示し、(b)は導電性ペーストを配置した状態を示し、(c)はスキージを移動させた状態を示す。図3は、実施例に係る二次元画像検出器を製造する第3の工程を示す縦断面図であり、図4は、実施例に係る二次元画像検出器を製造する第4の工程を示す縦断面図である。An embodiment of the present invention will be described below with reference to the drawings.
FIG. 1 is a longitudinal sectional view showing a first step of manufacturing the two-dimensional image detector according to the embodiment. FIG. 2 is a longitudinal sectional view showing a second step of manufacturing the two-dimensional image detector according to the embodiment, where (a) shows a state where a metal mask is arranged, and (b) shows a conductive paste is arranged. (C) shows a state where the squeegee is moved. FIG. 3 is a longitudinal sectional view showing a third step of manufacturing the two-dimensional image detector according to the embodiment, and FIG. 4 shows a fourth step of manufacturing the two-dimensional image detector according to the embodiment. It is a longitudinal cross-sectional view.
第1の工程(図1)
第1の工程では、アクティブマトリクス基板1を形成する。アクティブマトリクス基板1は、絶縁基板3の上面に、Ta(タンタル)、Al(アルミニウム)、Mo(モリブデン)等の金属膜からなるゲート電極5及び基準電位電極7を形成する。絶縁基板3としては、例えば、コーニング社製♯7059や♯1737を用いることができる。また、ゲート電極5及び基準電位電極7は、例えば、スパッタ蒸着を用いて、上記の金属膜を約4000オングストロームの膜厚で形成される。First step (FIG. 1)
In the first step, the
次に、第1絶縁層9を上述したゲート電極5及び基準電位電極7の上に被着する。第1絶縁層9は、例えば、SiNx(窒化シリコン)や、SiOx(酸化シリコン)をCVD(Chemical Vapor Deposition)法を用いて、約3500オングストロームの厚さで形成される。第1絶縁層9は、ゲート絶縁膜として作用するほか、画素電極層11及び基準電位電極7との関係において電荷蓄積容量を有する画素配列層13を構成する。
Next, the first insulating layer 9 is deposited on the
次に、ゲート電極5上の第1絶縁層9にチャネル部15を形成する。このチャネル部15は、例えば、CVD法を用いて、a−Si(アモルファスシリコン)を約1000オングストロームの厚さで被着させた後、不純物を拡散させてn+層とし、所望の形状にパターン化することによって形成される。Next, a
次に、チャネル部15にドレイン電極17を被着させ、チャネル部15から基準電位電極7上の第1絶縁層9にわたって画素電極層11を被着させる。ドレイン電極17と画素電極層11は、例えば、スパッタ蒸着を用いて、Ta(タンタル)、Al(アルミニウム)、Ti(チタン)等の金属膜を約4000オングストロームの厚さで形成される。
Next, the
上述した第1絶縁層9と、画素電極層11と、ゲート電極5、ドレイン電極17と、チャネル部15とによって、スイッチング素子19が構成される。
The first insulating layer 9, the
次に、基準電位電極7上にあたる画素電極層11を覆うように、第2絶縁層23を被着する。但し、第2絶縁層23は、画素電極層11の開口部21を除く領域を覆う。第2絶縁層23は、例えば、CVD法を用いて、SiNxやSiOx等の絶縁膜を約6000オングストロームの厚さで形成される。また、第2絶縁層23として、無機膜のほかにアクリルやポリイミド等の有機膜を利用することもできる。
Next, a second insulating
さらに、上記の画素配列層13及びスイッチング素子19を覆うように、充填材24aが堆積され、充填材24aには上記の開口部21に連通するコンタクトホール24bが形成される。また、充填材24aの上面には、コンタクトホール24bを除いて絶縁膜24cが形成される。コンタクトホール24bには画素電極25が形成される。画素電極25は、コンタクトホール24b及び開口部21を介して画素電極層11に電気的に接続される。画素電極25は、例えば、ITO(Indium Tin Oxide)などの透明電極で形成される。この画素電極25は、後述するバンプ電極が配列されている方向の径が、後述するバンプ電極が配列されている方向におけるバンプ電極の径よりも短く形成されている。
Further, a
なお、上述したアクティブマトリクス基板1では、スイッチング素子19としてアモルファスシリコンを用いたインバーテッド・スタガード(inverted staggered)型を例示したが、例えば、ポリシリコン(p−Si)を用いてもよく、スタガード(staggered)型を採用してもよい。また、図1においては単一のスイッチング素子19だけが描かれているが、平面視においては複数個のスイッチング素子19が格子状に配置されている。
In the
第2の工程(図2)
第2の工程では、バンプ電極27を形成する。なお、以下の説明においては、図示の関係上、図2〜図7では、上述した充填材24a、コンタクトホール24b、絶縁膜24cを省略し、画素電極25が開口部21に配置されているように描いてある。Second step (FIG. 2)
In the second step, the
図2(a)に示すように、上述したアクティブマトリクス基板1上に、メタルマスク29を配置する。このメタルマスク29は、アクティブマトリクス基板1に形成されている各画素電極25の位置に対応した貫通穴31が形成されている。但し、製造公差が存在するので、メタルマスク29をアクティブマトリクス基板1に対して一端側で正確に位置合わせをしても、他端側では製造公差が累積し、他端側における画素電極25に対して貫通穴31の位置がずれる。
As shown in FIG. 2A, a
貫通穴31は、貫通穴31が配列されている方向における径が、その方向における画素電極25の径よりも大きく形成されている。換言すると、平面視では、貫通穴31が画素電極25を完全に囲う大きさで形成されている。
The through
図2(b)に示すように、メタルマスク29の一方にスキージ33を配置し、スキージ33とメタルマスク29との接触部分に導電性ペースト35を配置する。導電性ペースト35は、例えば、ゴムを主成分とした母材に、カーボンを主成分とした導電性材料と、常温で放置することにより有機物質が徐々に揮発して硬化するバインダー樹脂とを配合したものである。導電性ペースト35に含まれる導電性材料については、導電性を有していれば適宜の材料を用いることができる。
As shown in FIG. 2B, the
図2(c)に示すように、一方から他方へスキージ33をアクティブマトリクス基板1に押圧しつつ移動させる。すると、導電性ペースト35がメタルマスク29の貫通穴31を通って各画素電極25に転移される。スキージ33をメタルマスク29の全面にわたって移動させることにより、アクティブマトリクス基板1に形成されている全ての画素電極25上にバンプ電極27が形成される。
As shown in FIG. 2C, the
第3の工程(図3)
第3の工程では、対向基板37を形成する。Third step (FIG. 3)
In the third step, the
一方面に上部バイアス電極39を形成する。この上部バイアス電極39は、ITO、Au(金)等の導電膜から構成されている。但し、可視光により画像化を行う二次元画像検出器の場合には、上部バイアス電極39を透過性の材料(例えば、ITO)で構成する。
An
次に、上部バイアス電極39の全面に第1電荷阻止層41を形成する。第1電荷阻止層41としては、例えば、ZnTeなどからなるp型の半導体層が挙げられる。さらに、電荷阻止層41の下面に、半導体層43が形成される。半導体層43は、例えば、CdTe(Cadmium Telluride)やCdZnTe(Cadmium Zinc Telluride)の化合物半導体の多結晶膜を有機金属気相成長法(MOCVD(Metal Organic Chemical Vapor Deposition))法を用いて、約数百μmの厚みで成膜することにより形成される。
Next, the first
そして、半導体層43を挟んで上部バイアス電極39の反対側にあたる半導体層43の下面に第2電荷阻止層45を形成する。この第2電荷阻止層45は、例えば、CdS(Cadmium Sulfide)またはZnS(Zinc Sulfide)などからなるn型の半導体層で構成される。
Then, the second
上述した対向基板37は、第1電荷阻止層(p型半導体層)41と、第2電荷阻止層(n型半導体層)45とに、光導電性を有するi型の半導体層43が挟まれたpinフォトダイオード構造を備えている。したがって、X線が照射されないときの暗電流が抑制され、S/N比が優れたセンサ特性を得ることができる。
In the
なお、対向基板37の構造は、上述したpin型に限定されるものではなく、ショットキー接合型、MIS(Metal-Insulator Semiconductor)接合型などであってもよい。また、要求される仕様によっては、第1電荷阻止層41と第2電荷阻止層45の一方、または両者を省略するようにしてもよい。
The structure of the
第4の工程(図4)
第4の工程では、バンプ電極27による電気的な接続を行う。Fourth step (FIG. 4)
In the fourth step, electrical connection is performed by the
上述したようにして作製されたアクティブマトリクス基板1と、対向基板37とを貼り合わせる。対向基板37は、アクティブマトリクス基板1の画素電極25及びバンプ電極27側に第2の電荷阻止層45側を向けた姿勢で貼り合わされる。この状態で常温放置することにより、アクティブマトリクス基板1と対向基板37とが電気的及び機械的に接続され、二次元画像検出器が完成する。
The
上述したように、画素電極25はバンプ電極27よりも小さく形成されている。その利点について図5を参照して説明する。なお、図5は、メタルマスクの公差によるピッチズレの蓄積について説明するための模式図である。
As described above, the
ここでは、上述した第2の工程において、メタルマスク29の貫通穴31と、アクティブマトリクス基板1の右端にある画素電極25とが位置合わせをされてバンプ電極27が形成されたものとして説明する。また、メタルマスク29は、製造公差に起因して、右端から左端に向かって貫通穴41のピッチズレが蓄積しているものとする。
Here, it is assumed that in the second step described above, the through
この図5における符号の意味は、次の通りである。
P:公差に起因して最も貫通穴31のズレが蓄積した左端におけるピッチズレの蓄積長さ
B:バンプ電極27の配列方向におけるバンプ電極27の径
D:バンプ電極27の配列方向における画素電極25の径
L:バンプ電極27の配列方向における画素電極25のピッチ
d:バンプ電極27の配列方向における画素電極25の配置間隔The meanings of the symbols in FIG. 5 are as follows.
P: Accumulation length of pitch deviation at the left end where the deviation of the through
図5に示すように、右端における画素電極25とバンプ電極27とは中心が一致するが、左端における画素電極25とバンプ電極27とは中心がピッチズレの蓄積長さPだけずれることになる。しかしながら、この実施例では、メタルマスク29の貫通穴31は、貫通穴31が配列されている方向における径が、その方向における画素電極25の径よりも大きく形成されている。つまり、バンプ電極27の配列されている方向における画素電極25の径がバンプ電極27の径よりも相対的に小さく形成されている。換言すると、バンプ電極27は、画素電極25よりも相対的に大きく形成されている。したがって、画素電極間隔dが拡がり、バンプ電極27が隣接する画素電極25に接触するまでのズレの許容度を大きくすることができる。したがって、バンプ電極27の位置ズレに起因して画素欠陥が生じることを防止できる。
As shown in FIG. 5, the center of the
なお、バンプ電極27と対向基板37とが接触する面積は、対向基板37で収集された電荷の収集効率に影響を与える。画素電極25は、バンプ電極27よりも面積が小さく形成されているが、バンプ電極27の大きさが従来と同等であれば、バンプ電極27と対向基板37との接触面積が変わらないので、電気的な開口率も同等にすることができる。その結果、電荷の収集効率を維持しつつも、メタルマスク29の貫通穴31の製造公差に起因するバンプ電極27のズレによる不具合を防止できる。
The area where the
また、バンプ電極27と配列方向における画素電極25の関係は、次の二つの条件式を満たすことが好ましい。
The relationship between the
B/2+P<L−D/2 …… (1) B / 2 + P <LD-2 (1)
P−B/2<D/2 …… (2) P−B / 2 <D / 2 (2)
上記の(1)式について、図6を参照して説明する。なお、図6は、バンプ電極が隣接する画素電極にまたがらないようにする条件について説明するための模式図である。 The above equation (1) will be described with reference to FIG. FIG. 6 is a schematic diagram for explaining conditions for preventing the bump electrode from straddling adjacent pixel electrodes.
図6は、バンプ電極27が隣接する画素電極25にまたがった状態を示す。この状態では、バンプ電極27の径の半分であるB/2と、画素電極25とバンプ電極27との中心位置の最大のズレ(ピッチズレの蓄積長さ)であるPとの和が、画素電極25のピッチであるLと、画素電極25の径の半分であるD/2との差分に等しい。したがって、各画素電極25は、ピッチLと長さD/2の差分が、B/2+Pより大きくなるように形成されるのが好ましい。これにより、隣接する画素電極25をバンプ電極27がまたぐことに起因する不具合を防止できる。
FIG. 6 shows a state in which the
上記の(2)式について、図7は、バンプ電極が画素電極から外れないようにする条件について説明するための模式図である。 Regarding the above equation (2), FIG. 7 is a schematic diagram for explaining conditions for preventing the bump electrode from being detached from the pixel electrode.
図7は、バンプ電極27が画素電極25から外れた状態を示す。この状態では、ピッチズレの蓄積長さPと、バンプ電極27の径の半分であるB/2との差分が、画素電極25の径の半分であるD/2に等しい。したがって、電極画素25は、その長さD/2が、ピッチズレの蓄積長さPと長さB/2の差分より大きくなるように形成されるのが好ましい。これにより、画素電極25からバンプ電極27が外れる不具合を防止できる。
FIG. 7 shows a state where the
この発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。 The present invention is not limited to the above-described embodiment, and can be modified as follows.
(1)上述した実施例では、半導体層43がCdTeやCdZnTeの化合物半導体で構成されているとした。しかし、この発明は、半導体層43の材料に限定されるものではなく、バンプ電極37を用いてアクティブマトリクス基板1と対向基板37とを接続する二次元画像検出器であれば適用することができる。
(1) In the above-described embodiments, the
(2)上述した実施例では、(1)式及び(2)式を満たすように画素電極25を形成したが、この発明はこれらの数式を満たさなくても画素電極25がバンプ電極27より小さく形成されていれば、ピッチズレに起因する不具合を従来よりも改善することができる。
(2) In the embodiment described above, the
以上のように、本発明は、画像を検出する二次元画像検出器及びその製造方法に適している。 As described above, the present invention is suitable for a two-dimensional image detector that detects an image and a manufacturing method thereof.
1 … アクティブマトリクス基板
3 … 絶縁基板
5 … ゲート電極
11 … 画素電極層
19 … スイッチング素子
25 … 画素電極
27 … バンプ電極
29 … メタルマスク
31 … 貫通穴
37 … 対向基板
43 … 半導体層
P … ピッチズレの蓄積長さ
B … バンプ電極の径
D … 画素電極の径
L … 画素電極のピッチ
d … 画素電極の配置間隔DESCRIPTION OF
Claims (4)
前記画素電極の配列方向の径は、前記バンプ電極の当該配列方向の径よりも小さく形成されていることを特徴とする二次元画像検出器。An active matrix substrate including a plurality of switching elements arranged in a matrix direction, and a pixel array layer connected to each of the switching elements and including a charge storage capacitor including a pixel electrode, and facing the pixel array layer And a counter substrate including a semiconductor layer that is provided between the pixel array layer and the electrode unit and converts light or radiation into an electric signal, and is opposed to the active matrix substrate. In the two-dimensional image detector, wherein the active matrix pixel electrode and the counter substrate are electrically connected to each other by a bump electrode formed by screen printing a conductive paste. ,
The two-dimensional image detector, wherein a diameter of the pixel electrode in the arrangement direction is smaller than a diameter of the bump electrode in the arrangement direction.
前記スクリーン印刷時におけるバンプ電極形成用の貫通穴のピッチが伸びてゆく場合におけるピッチズレの蓄積をPとし、前記バンプ電極の配列方向における前記バンプ電極の径をBとし、前記バンプ電極の配列方向における前記画素電極の径をDとし、前記画素電極のピッチをLとした場合、前記バンプ電極の配列方向における前記バンプ電極の径と画素電極の径は、B/2+P<L−D/2、かつ、P−B/2<D/2の関係を満たすことを特徴とする二次元画像検出器。The two-dimensional image detector according to claim 1,
When the pitch of the through holes for forming the bump electrodes at the time of the screen printing is increased, accumulation of pitch deviation is set as P, the diameter of the bump electrodes in the arrangement direction of the bump electrodes is set as B, and in the arrangement direction of the bump electrodes. When the diameter of the pixel electrode is D and the pitch of the pixel electrodes is L, the diameter of the bump electrode and the diameter of the pixel electrode in the bump electrode arrangement direction are B / 2 + P <LD / 2, and , P−B / 2 <D / 2, and a two-dimensional image detector.
前記半導体層は、CdTeまたはCdZnTe化合物半導体であることを特徴とする二次元画像検出器。The two-dimensional image detector according to claim 1 or 2,
The two-dimensional image detector, wherein the semiconductor layer is a CdTe or CdZnTe compound semiconductor.
前記画素配列層及び前記スイッチング素子を含むアクティブマトリクス基板を形成する第1の工程と、
前記アクティブマトリクス基板の各画素電極上に導電性ペーストをスクリーン印刷によりバンプ電極を形成する第2の工程と、
前記電極部と前記半導体層とを含む対向基板を形成する第3の工程と、
前記アクティブマトリクス基板の前記画素配列層と前記対向基板の前記半導体層とが対向して両基板が配置されるように、前記両基板の前記画素配列層及び前記半導体層を前記バンプ電極で電気的に接続する第4の工程とを備え、
前記第1の工程における前記画素電極の配列方向の径は、前記第2の工程における前記バンプ電極の当該配列方向の径よりも小さく形成されていることを特徴とする二次元画像検出器の製造方法。An active matrix substrate including a plurality of switching elements arranged in a matrix direction, and a pixel array layer connected to each of the switching elements and including a charge storage capacitor including a pixel electrode, and facing the pixel array layer And a counter substrate including a semiconductor layer that converts light or radiation into an electrical signal, and is provided between the pixel array layer and the electrode unit. In the manufacturing method,
A first step of forming an active matrix substrate including the pixel array layer and the switching element;
A second step of forming a bump electrode by screen printing a conductive paste on each pixel electrode of the active matrix substrate;
A third step of forming a counter substrate including the electrode portion and the semiconductor layer;
The pixel array layer and the semiconductor layer of both substrates are electrically connected by the bump electrodes so that the pixel array layer of the active matrix substrate and the semiconductor layer of the counter substrate face each other. And a fourth step of connecting to
2. A two-dimensional image detector according to claim 1, wherein a diameter in the arrangement direction of the pixel electrodes in the first step is formed smaller than a diameter in the arrangement direction of the bump electrodes in the second step. Method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013531055A JPWO2013031128A1 (en) | 2011-09-01 | 2012-08-20 | Two-dimensional image detector and manufacturing method thereof |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011190625 | 2011-09-01 | ||
JP2011190625 | 2011-09-01 | ||
JP2013531055A JPWO2013031128A1 (en) | 2011-09-01 | 2012-08-20 | Two-dimensional image detector and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2013031128A1 true JPWO2013031128A1 (en) | 2015-03-23 |
Family
ID=47755659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013531055A Pending JPWO2013031128A1 (en) | 2011-09-01 | 2012-08-20 | Two-dimensional image detector and manufacturing method thereof |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2013031128A1 (en) |
WO (1) | WO2013031128A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3847484A4 (en) * | 2018-09-07 | 2022-04-06 | Shenzhen Xpectvision Technology Co., Ltd. | A radiation detector with subpixels operating in different modes |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303070A (en) * | 2005-04-19 | 2006-11-02 | Shimadzu Corp | Two dimensional image detector and manufacturing method thereof |
JP2008171833A (en) * | 2005-04-19 | 2008-07-24 | Shimadzu Corp | Two-dimensional image detector and manufacturing method thereof |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3976915B2 (en) * | 1998-02-09 | 2007-09-19 | シャープ株式会社 | Two-dimensional image detector and manufacturing method thereof |
-
2012
- 2012-08-20 JP JP2013531055A patent/JPWO2013031128A1/en active Pending
- 2012-08-20 WO PCT/JP2012/005204 patent/WO2013031128A1/en active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303070A (en) * | 2005-04-19 | 2006-11-02 | Shimadzu Corp | Two dimensional image detector and manufacturing method thereof |
JP2008171833A (en) * | 2005-04-19 | 2008-07-24 | Shimadzu Corp | Two-dimensional image detector and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
WO2013031128A1 (en) | 2013-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7902512B1 (en) | Coplanar high fill factor pixel architecture | |
CN101325207B (en) | Thin-film transistor array substrate for X-ray detector and x-ray detector | |
US6798030B1 (en) | Two-dimensional image detecting device and manufacturing method thereof | |
JP5441721B2 (en) | Integrated MIS photoelectric device using continuous film | |
US9985061B2 (en) | Light detection device with integrated photodiode and thin film transistor | |
US6340812B1 (en) | Two-dimensional image detector with electrodes on counter substrate | |
US20140154833A1 (en) | Manufacturing method for detection apparatus | |
US20140151769A1 (en) | Detection apparatus and radiation detection system | |
JP3597392B2 (en) | 2D image detector | |
CN109427837B (en) | Array substrate for digital X-ray detector and manufacturing method thereof | |
WO2016163347A1 (en) | Photosensor substrate | |
US9780140B2 (en) | X-ray image sensor substrate | |
JP2013219067A (en) | Manufacturing method of radiation detection device, radiation detection device, and radiation imaging system | |
EP3451381B1 (en) | Array substrate for digital x-ray detector, digital x-ray detector including the same, and method for manufacturing the same | |
US9923021B2 (en) | Image sensor | |
US10879304B2 (en) | Active matrix substrate, x-ray imaging panel including same and producing method thereof | |
CN110100311B (en) | Image pickup panel and method for manufacturing the same | |
WO2013031128A1 (en) | Two-dimensional image detector and method for manufacturing same | |
JP4835838B2 (en) | Manufacturing method of two-dimensional image detector | |
JP3437461B2 (en) | 2D image detector | |
JP5585733B2 (en) | Radiation detector and manufacturing method thereof | |
JP2008171833A (en) | Two-dimensional image detector and manufacturing method thereof | |
JP2006303070A (en) | Two dimensional image detector and manufacturing method thereof | |
KR20190028195A (en) | Array substrate for x-ray detector, x-ray detector including the same and the manufacturing method thereof | |
JP2015118984A (en) | Semiconductor device and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141111 |