JPWO2011087068A1 - アバランシェフォトダイオード及びその製造方法 - Google Patents

アバランシェフォトダイオード及びその製造方法 Download PDF

Info

Publication number
JPWO2011087068A1
JPWO2011087068A1 JP2011550007A JP2011550007A JPWO2011087068A1 JP WO2011087068 A1 JPWO2011087068 A1 JP WO2011087068A1 JP 2011550007 A JP2011550007 A JP 2011550007A JP 2011550007 A JP2011550007 A JP 2011550007A JP WO2011087068 A1 JPWO2011087068 A1 JP WO2011087068A1
Authority
JP
Japan
Prior art keywords
layer
multiplication layer
light incident
semiconductor substrate
multiplication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011550007A
Other languages
English (en)
Other versions
JP5600690B2 (ja
Inventor
正哲 佐原
正哲 佐原
輝昌 永野
輝昌 永野
篤司 石田
篤司 石田
馬場 隆
隆 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2011550007A priority Critical patent/JP5600690B2/ja
Publication of JPWO2011087068A1 publication Critical patent/JPWO2011087068A1/ja
Application granted granted Critical
Publication of JP5600690B2 publication Critical patent/JP5600690B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/107Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes

Abstract

裏面入射型アバランシェフォトダイオード1は、半導体基板2とアキュムレーション層3と酸化膜4、5を備えている。半導体基板2の光入射部は除去されて、薄板化されている。表面側の半導体基板2内部には、その光入射部にカソード層21を形成し、その周辺部にはアノード取出層22を形成している。カソード層21の裏面側には増倍層23が形成されていて、カソード層21と増倍層23との間の界面でpn接合を形成している。外側増倍層231は電界緩和層231として形成し、外側増倍層231における不純物濃度を、内側増倍層232における不純物濃度より小さくしている。

Description

本発明は、光半導体素子、特に裏面入射型アバランシェフォトダイオード(以下、「APD」という)及びその製造方法に関する。
光半導体素子として、半導体基板の一方面側に複数のフォトダイオードを形成し、他方面を光入射面とした裏面入射型APDが知られている(例えば、特許文献1参照)。
また、表面入射型APD(半導体基板の表裏面の間に逆バイアスを印加するもの)において、電界が集中する領域の増倍層の不純物濃度を他の領域の増倍層の不純物濃度より小さくして、電界集中を妨げ、増倍率を均一にすることも知られている(例えば、特許文献2)。
また、APDにおいて、光電変換層の真下に増倍層を分散配置させ、増倍層が配置された領域ではAPDとして、配置されていない領域ではPIN−PDとして機能させることも知られている(例えば、特許文献3参照)。
特許文献1の裏面入射型APDを図8に従って説明する。この裏面入射型APDは、Siから形成されている支持基板101と、p型のSiから形成されている半導体基板102とを備えている。半導体基板102中の光入射側とは反対側には、例えばAsまたはPをドーピングしたn型不純物領域103が形成され、その不純物領域103の光入射側には、これに接してp型不純物領域104(増倍層)が形成され、更にそこから離れて周囲を取り囲んで例えばBをドーピングしたP型不純物領域105が形成されている。半導体基板102の光入射側とは反対側表面には、アノード電極111、カソード電極112が形成されている。支持基板101の一部分は除去されて、開口部が形成され、開口部を光入射面としている。
ところで、図8に示されている従来の裏面入射型APDは、高速応答性を考慮していないため、半導体基板102は厚くなっている。このため、p型不純物領域104(増倍層)の周辺部へ電界が集中することはなく、p型不純物領域104(増倍層)の面内でのユニフォーミティがばらつくという問題は発生しなかった。
ところが、現在、このような裏面入射型APDにおいては、1GHz以上の高速応答性、小型化等が要望されている。この高速応答性を実現するためには、半導体基板を薄板化する必要があり、また、配線容量を小さくするためには、回路基板へバンプ接続する必要があることから、裏面入射型APDの光入射と反対側の半導体基板中にカソード層、アノード取出層を形成する必要がある。
特開平7−240534号公報 特開昭60−178673号公報 特開平7−74385号公報
このように半導体基板を薄板化し、光入射側とは反対側の半導体基板中にカソード層、アノード取出層を形成した裏面入射型APDは、アノード取出層と増倍層との距離が近くなるため、半導体基板の延在方向に逆バイアスを印加すると、半導体基板の延在方向にかかる電界の影響力により、増倍層の周辺部に電界が集中し、増倍層の面内での増倍率が増倍層の周辺部のみで強くなってしまい、増倍層における面内での増倍率のユニフォーミティがばらついてしまう(図3参照)。
そこで、本発明は、面内の増倍率を均一化可能な裏面入射型APDを提供することを目的とする。
本発明の裏面入射型APDは、少なくとも光入射部が薄板化された半導体基板と、光入射部の周辺部の半導体基板中に形成されたアノード取出層と、光入射部の光入射側とは反対側の半導体基板中に形成されたカソード層と、このカソード層と接してpn接合を構成するように光入射部の半導体基板中に形成された増倍層と、を備え、この増倍層を外側増倍層と内側増倍層に分け、外側増倍層を含む基準領域内における平均不純物濃度(単位体積における不純物量)を、内側増倍層における平均不純物濃度(単位体積における不純物量)よりも小さくし、外側増倍層を電界緩和層として構成したことを特徴とする。なお、前記基準領域は、前記内側増倍層と同一の深さを有し、平面視における外縁形状が前記内側増倍層の外縁形状と相似であり、前記内側増倍層を含まず、前記外側増倍層を完全に含み、これらの条件を満たす領域の中で、面積が最も小さくなる大きさの領域である。また、説明における各層の不純物濃度は、特に断りのない限り層内の平均を示すものとする。
外側増倍層は、複数のアイランドを含む微細パターンにより電界緩和層として構成することができる。
また、外側増倍層は、不純物を内側増倍層よりも低濃度に添加して電界緩和層として構成することができる。
また、外側増倍層は、不純物を内側増倍層の深さよりも浅く添加して電界緩和層として構成することができる。
半導体基板を薄板化するにあたっては、半導体基板の光入射部およびその周辺部を薄板化し、光入射側と反対側にはサポート基板を貼り合わせてもよい。
更に、本発明の裏面入射型APDは、光入射部の領域において、光入射側とは反対側からカソード層とは反対導電型の不純物を添加する第一工程と、熱処理することにより、前記入射部の不純物添加領域をpn接合する増倍層として機能させる第二工程と、を備え、増倍層の外側増倍層の不純物添加領域は、複数のアイランドを含む微細パターンとすることにより製造することができる。
本発明は、増倍層の外側増倍層を電界緩和層とし、外側増倍層を含む基準領域における平均不純物濃度を、内側増倍層における平均不純物濃度よりも小さくしたので、半導体基板の延在方向に逆バイアスを印加しても、図2に示すように、外側増倍層のみに電界が集中することがなくなり、外側増倍層にかかる電界を緩和することができる。
これにより、増倍層の面内での増倍率のユニフォーミティのばらつきがなくなり、裏面入射型APD全体の増倍率が低下することを防止でき、また、過剰雑音、ダーク成分を低減することができる。したがって、面内の増倍率を均一化可能な裏面入射型APDを提供することができる。
図1は、本発明の第1の実施形態に係る裏面入射型APDの断面図である。 図2は、本発明の第1の実施形態の増倍率ユニフォーミティを表す図である。 図3は、図1に示す裏面入射型APDの増倍層が電界緩和層を備えていない場合の増倍率ユニフォーミティを表す図である。 図4は、図1に示した裏面入射型APDの製造工程を示す断面図である。 図5は、本発明の第2の実施形態に係る裏面入射型APDの断面図である。 図6は、本発明の第3の実施形態に係る裏面入射型APDの断面図である。 図7は、本発明の半導体基板全体を薄型化した実施形態に係る裏面入射型APDの断面図である。 図8は、従来の技術(特許文献1)に係る裏面入射型APDの断面図である。 図9は、第1乃至第3実施形態に係る裏面入射型APDを裏面側から見た平面図である。 図10は、第1実施形態に係る裏面入射型APDを裏面側から見た平面図である。
以下、本発明に係る裏面入射型APDの好適な実施形態について、図1〜図7、図9、図10を参照しながら詳細に説明する。なお、同一要素には同一符号を付し、重複する説明を省略する。
図1は、本発明の第1の実施形態に係る裏面入射型APDの断面図である。図1に示すように、裏面入射型APD1は、半導体基板2とアキュムレーション層3と酸化膜4、5を備えている。半導体基板2の光入射部は、半導体基板2が除去されて薄板化され、例えば、10μm〜30μmの厚みとされている。薄板化された部分RT(図10参照)の外側の部分は、光入射部を囲むように突出する外枠部6が形成されていて、裏面入射型APD1の機械的強度を保っている。
裏面入射型APD1の光入射側とは反対側の半導体基板2中には、その周辺部にアノード取出層22が形成され、光入射部にカソード層21が形成されている。カソード層21の光入射側半導体基板2中には、カソード層21と接して増倍層23が形成され、カソード層21と増倍層23は、その界面でpn接合を形成している。アノード取出層22はアキュムレーション層3に電気的に接続されていて、また、カソード層21、アノード取出層22はメタル電極11を介してバンプ14に電気的に接続されている。ここで、バンプ14は、半田でもよいし、金やInでもよい。
半導体基板2は、p型のSi、例えば不純物濃度の低いp型のSiから形成されている。アキュムレーション層3は、半導体基板2よりも不純物濃度の高いp型のSiから形成されていて、例えば0.2μmの厚さを有している。また、酸化膜4,5は、例えばSiOから形成されている。
カソード層21は、n型のSi、例えば不純物濃度の高いn型のSiから形成されていて、例えば1μmの深さを有している。また、増倍層23は、p型のSiから形成されていて、例えば4μmの深さを有している。カソード層21と増倍層23は、その界面でpn接合を形成している。アノード取出層22はp型のSiから形成されていて、例えば15μmの深さを有している。
増倍層23は、外側増倍層231と内側増倍層232に分けられていて、外側増倍層231は、複数のアイランドを含む微細パターンにより電界緩和層231として構成されている。アイランドはドット状の領域からなるが、微細パターンは複数の同心円・同心多角形リング状(同心リング状)に構成することも可能である。これにより、外側増倍層231の実効的に形成された基準領域R231(図10参照)における平均不純物濃度(単位体積における不純物量)は、内側増倍層232における平均不純物濃度(単位体積における不純物量)より小さくなっている。この複数のアイランドは、均一の大きさで形成してもいいし、異なる大きさで形成してもよい。また、複数のアイランドを異なる大きさで形成する場合は、外側増倍層231の周辺部から内側増倍層232にむかってアイランドの大きさが徐々に大きくなるようにアイランドを形成してもよい。アイランドの大きさを徐々に大きくすると、基準領域内における実効的な不純物濃度が外側から徐々に変化することになり、電界が周囲外側から徐々に変化することによって、増倍領域の均一エリア/面積を拡大する効果がある。
具体的には、外側増倍層(アノード)231、内側増倍層(アノード)232、半導体基板2、外枠部6、アノード取出層(半導体領域)22、カソード層21の不純物濃度の好適な範囲は、以下の通りであり、各層の濃度の好適な大小関係は、外枠部6、半導体基板2<外側増倍層231(実効的)<内側増倍層232<半導体領域22<カソード層21、アキュムレーション層3となる。
外側増倍層231:3×1015cm−3〜3×1016cm−3
内側増倍層232:3×1015cm−3〜3×1016cm−3
半導体基板2:3×1011cm−3〜1×1015cm−3
外枠部6:3×1011cm−3〜3×1019cm−3
半導体領域22:3×1011cm−3〜1×1020cm−3
カソード層21:1×1018cm−3〜1×1020cm−3
アキュムレーション層3:1×1017cm−3〜1×1020cm−3
これにより、半導体基板2の延在方向に逆バイアスを印加すると、電界緩和層231を備えていない増倍層23の場合は、図3に示すように増倍層23の周辺部のみに電界が集中するが、外側増倍層231を電界緩和層として構成した増倍層23の場合は、図2に示すように、外側増倍層231のみに電界が集中することがなくなり、外側増倍層231にかかる電界は緩和される。
図4を参照しつつ、以上のような構成を有する裏面入射型APDの製造方法の一例を以下に説明する。まず、表面に酸化膜4,5を形成した、p型のSi、例えば、不純物濃度の低いp型のSiからなる半導体基板2を準備し、光入射部の周辺部の半導体基板2中に、例えばB(ボロン)などのp型不純物を添加・拡散させてアノード取出層22を形成し、光入射部の光入射側と反対側の半導体基板2中に、例えばB(ボロン)などのp型不純物を添加させ、熱プロセスを経て増倍層23を形成する。図4に示す例では、外側増倍層231は、複数のアイランドを含む微細パターンにより電界緩和層231として構成している(図4(a))。もちろん、外側増倍層231は、後述する図5、6に示す第2、第3の実施形態のものでもよい。不純物の添加は、例えばイオン注入などの工程にて行われるが、熱プロセスを経ることで不純物を活性化することができ半導体P型層として動作する。また,熱プロセスによって通常は不純物の拡散を伴うが、最終不純物プロファイルが電界を緩和する方向に働くため、必要な電界分布を調整する手段となる。
次に、増倍層23の光入射側と反対側から、例えばP(リン)などのn型不純物を添加・拡散させ、増倍層23の光入射側と反対側にカソード層21を形成する(図4(b))。
次に、裏面入射型APDの光入射側の酸化膜4の光入射部にあたる部分を開口し、開口部からエッチング等により凹部を形成し(図4(c))、この凹部の半導体基板2表面に、例えばB(ボロン)などのp型不純物を添加・拡散させてアキュムレーション層3を形成し、その上面に酸化膜41を形成する(図4(d))。
最後に、光入射側と反対側の酸化膜5の所定部分にコンタクト孔を開け、アノード取出層22とカソード層21に当接してメタル電極11を形成し(図4(e))、メタル電極11を覆うようにメタル保護膜12を形成した後、バンプ電極用孔13を開け(図4(f))、バンプ14をバンプ電極用孔13に装着する。
外側増倍層231の第2、第3の実施形態を図5、図6に示す。
図5に示した第2の実施形態においては、外側増倍層231は、不純物を内側増倍層232よりも低濃度に添加して電界緩和層231として構成している。これにより、外側増倍層231(及び基準領域R231(図9参照))内における平均不純物濃度は、内側増倍層232における平均不純物濃度より小さくなっている。外側増倍層231の不純物の濃度は、均一でもよいし、変化をつけてもよい。不純物の濃度に変化をつける場合は、外側増倍層231の周辺部から内側増倍層232にかけて不純物の濃度を徐々に増やしてもよい。不純物濃度を周囲から徐々に大きくすると、増倍部周囲の電界集中を緩和することができる。この濃度は、例えばイオン注入法にてドーズ量を周囲から断片的に変えて注入することで増倍層の濃度分布を形成できるため、濃度の調整範囲を広くとることができ、製造条件の最適化を実現できる。
図6に示した第3の実施形態においては、外側増倍層231は、不純物を内側増倍層232の深さよりも浅く添加して電界緩和層231として構成している。
このときの外側増倍層231の深さは、1から8μmであり、この深さの、内側増倍層232の深さとの差異は、0.5μm〜2μmであることが好ましい。
これにより、外側増倍層231を含む基準領域R231(図9参照)内における平均不純物濃度は、内側増倍層232における平均不純物濃度より小さくなっている。外側増倍層231において不純物を添加する深さは、均一でもよいし、変化をつけてもよい。不純物を添加する深さに変化をつける場合は、外側増倍層231の周辺部から内側増倍層232にかけて徐々に深さを深くしてもよい。不純物深さを周囲から徐々に深くすると、基準領域内における微少区間内の実効的な不純物濃度が徐々に変化することになり、増倍部周囲の電界集中を緩和することができる。この深さは、例えばイオン注入法の加速電圧を周囲から断片的に変えて注入することで増倍層の濃度分布を形成できるため、深さの調整を容易に行うことができ、製造条件の最適化を実現できる。
これらの第2、第3の実施形態においても、半導体基板2の延在方向に逆バイアスを印加しても、外側増倍層231のみに電界が集中することがなくなり、外側増倍層231にかかる電界が緩和される(図2参照)。
以上のとおり、本発明の第1〜3の実施形態においては、外側増倍層231にかかる電界が緩和されるので、増倍層23における面内での増倍率のユニフォーミティのばらつきがなくなり、裏面入射型APD1全体の増倍率が低下することを防止でき、過剰雑音、ダーク成分を低減することができる。
図1、図5、図6に示す実施形態では、裏面入射型APDの半導体基板を薄型化するために、半導体基板にエッチング等により凹部を形成しているが、半導体基板全体を薄型化してもよい。その実施形態を図7に示す。
図7に示す実施形態では、半導体基板2の光入射部およびその周辺部を薄型化し、半導体基板2にサポート基板15を貼り合わせて機械的強度を保っている。この場合、酸化膜4は、半導体基板2の光入射側のみ形成する。カソード層21、アノード取出層22、増倍層23、外側増倍層231の構成は、図1、図5、図6の実施形態と同じである。但し、アノード取出層22は、半導体基板2を貫通して形成されている。
図7に示す実施形態の裏面入射型APDを製造する場合は、図4に示す裏面入射型APDの製造方法において、裏面入射型APD1の裏面側の酸化膜4の所定部分を開口し、開口部からエッチング等により凹部を形成する工程をなくし、全体を薄板化し裏面に酸化膜4を形成した半導体基板2を準備する工程を加え、更に、図4(e)の工程の後に、半導体基板2の光入射側と反対側にサポート基板を張り合わせ、サポート基板にメタル電極を形成する工程を加えればよい。
図9は、上述の第1乃至第3実施形態に係る裏面入射型APDを裏面側から見た平面図であり、外側増倍層231が形成される基準領域R231が示されている。外側増倍層231の形状は種々のものがあるため、同図では内部構造についての記載は省略してある。
外側増倍層231を含む基準領域R231内の平均不純物濃度は、内側増倍層232内の平均不純物濃度よりも小さい。ここで、基準領域R231は、内側増倍層232と同一の深さを有している。同図に示されるように、基準領域R231の平面視における外縁形状(符号RL231で示す)は、平面視における内側増倍層232の外縁形状(符号RL232で示す)と相似(同図では長方形)であり、基準領域R231は、内側増倍層232を含んでいないが、外側増倍層231は完全に含んでいる。基準領域R231は、これらの条件を満たす領域の中で、面積が最も小さくなる大きさの領域であり、外側増倍層231が実効的に形成されている領域である。
同図では、内側増倍層232の形成された領域R232は、長方形として示されている。基準領域R231は角環状の領域である。
基準領域R231内の全体に面内では均一に不純物を添加し、その深さが内側増倍層232と同一であり、その不純物濃度が、内側増倍層232の形成された領域R232の不純物濃度よりも低い場合が、第2実施形態(図5)の場合に相当する。
基準領域R231内の全体に面内では均一に不純物を添加し、その深さが内側増倍層232よりも浅く、その不純物濃度が、内側増倍層232の形成された領域R232の不純物濃度と同一/又は低い場合が、第3実施形態(図6)の場合に相当する。
基準領域R231において平面視において部分的に不純物を添加し、その深さが内側増倍層232と同一であり、その不純物濃度が、内側増倍層232の形成された領域R232の不純物濃度と同一/又は低い場合が、第1実施形態(図1)の場合に相当する。
すなわち、図10は、第1実施形態に係る裏面入射型APDを裏面側から見た平面図であり、外側増倍層231は、平面視において、複数の微少な領域からなり、外側増倍層231の不純物濃度は、内側増倍層232と同一である。
換言すれば、外側増倍層232は、図1に示した縦断面内において、離間した複数の不純物添加領域(アイランド)を含む微細パターンを有しており、これらの不純物添加領域間の領域には、これらの不純物添加領域よりも低い不純物濃度を有する低不純物濃度領域(元の半導体基板2)が存在し、前記不純物添加領域及び前記低不純物濃度領域からなる基準領域R231の平均の不純物濃度は、内側増倍層231における平均不純物濃度よりも小さい。また、外側増倍層232の形状は、平面視において、複数の同心リング状とすることができる。このような場合においても、上述のような電界緩和効果を奏する。
なお、図9及び図10において説明された基準領域R231と外側増倍層232の関係は、全体を薄膜化した図7の実施形態にも適用され、上述のような電界緩和効果を奏する。
また、半導体の導電型(p型、n型)は、一方を第1導電型とした場合、他方を第2導電型とすることができ、これらは入れ替えることができる。
1…裏面入射型APD、2…半導体基板、3…アキュムレーション層、4、5…酸化膜、6…外枠部、21…カソード層、22…アノード取出層、23…増倍層、231…外側増倍層(電界緩和層)、232…内側増倍層、11…メタル電極、12…メタル保護膜、13…バンプ電極用孔、14…バンプ、15…サポート基板、101…支持基板、102…半導体基板、103…n型不純物領域、104…p型不純物領域、105…p型不純物領域、111…アノード電極、112…カソード電極。

Claims (6)

  1. 少なくとも光入射部が薄板化された半導体基板と、
    前記光入射部の周辺部の前記半導体基板中に形成されたアノード取出層と、
    前記光入射部の光入射側とは反対側の前記半導体基板中に形成されたカソード層と、
    このカソード層と接してpn接合を構成するように前記光入射部の前記半導体基板中に形成された増倍層と、
    を備え、
    前記増倍層は、
    外側増倍層と、
    前記外側増倍層の内側に形成された内側増倍層と、
    を備え、
    前記外側増倍層を含む基準領域内の平均不純物濃度は、前記内側増倍層内の平均不純物濃度よりも小さく、
    前記基準領域は、
    前記内側増倍層と同一の深さを有し、
    平面視における外縁形状が前記内側増倍層の外縁形状と相似であり、
    前記内側増倍層を含まず、
    前記外側増倍層を完全に含み、
    これらの条件を満たす領域の中で、面積が最も小さくなる大きさの領域である、
    ことを特徴とする裏面入射型アバランシェフォトダイオード。
  2. 前記外側増倍層は、複数のアイランドを含む微細パターンを有していることを特徴とする請求項1記載の裏面入射型アバランシェフォトダイオード。
  3. 前記外側増倍層は、不純物を前記内側増倍層よりも低濃度に添加してあることを特徴とする請求項1記載の裏面入射型アバランシェフォトダイオード。
  4. 前記外側増倍層は、不純物を前記内側増倍層の深さよりも浅く添加してあることを特徴とする請求項1記載の裏面入射型アバランシェフォトダイオード。
  5. 前記半導体基板は、前記光入射部およびその周辺部が薄板化されており、光入射側と反対側にはサポート基板が貼り合わされていることを特徴とする請求項1記載の裏面入射型アバランシェフォトダイオード。
  6. 少なくとも光入射部が薄板化された半導体基板と、
    前記光入射部の周辺部の前記半導体基板中に形成されたアノード取出層と、
    前記光入射部の光入射側とは反対側の前記半導体基板中に形成されたカソード層と、
    を備える裏面入射型アバランシェフォトダイオードを製造する方法において、
    前記光入射部の領域において、前記光入射側とは反対側から前記カソード層とは反対導電型の不純物を添加する第一工程と、
    熱処理することにより、前記入射部の不純物添加領域をpn接合する増倍層として機能させる第二工程と、
    を備え、
    前記増倍層の外側増倍層の不純物添加領域は、複数のアイランドを含む微細パターンとされていることを特徴とする裏面入射型アバランシェフォトダイオードの製造方法。
JP2011550007A 2010-01-15 2011-01-13 アバランシェフォトダイオード及びその製造方法 Active JP5600690B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011550007A JP5600690B2 (ja) 2010-01-15 2011-01-13 アバランシェフォトダイオード及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010007022 2010-01-15
JP2010007022 2010-01-15
JP2011550007A JP5600690B2 (ja) 2010-01-15 2011-01-13 アバランシェフォトダイオード及びその製造方法
PCT/JP2011/050479 WO2011087068A1 (ja) 2010-01-15 2011-01-13 アバランシェフォトダイオード及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2011087068A1 true JPWO2011087068A1 (ja) 2013-05-20
JP5600690B2 JP5600690B2 (ja) 2014-10-01

Family

ID=44304338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011550007A Active JP5600690B2 (ja) 2010-01-15 2011-01-13 アバランシェフォトダイオード及びその製造方法

Country Status (2)

Country Link
JP (1) JP5600690B2 (ja)
WO (1) WO2011087068A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534439A (zh) * 2019-09-16 2019-12-03 无锡中微晶园电子有限公司 硅片垫片用于雪崩二极管降噪的封装方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5926921B2 (ja) 2011-10-21 2016-05-25 浜松ホトニクス株式会社 光検出装置
JP2019102675A (ja) 2017-12-05 2019-06-24 ソニーセミコンダクタソリューションズ株式会社 フォトダイオード、画素回路、電子機器、および、フォトダイオードの製造方法
CN110690314B (zh) * 2019-09-05 2023-06-27 中国电子科技集团公司第十三研究所 吸收层与倍增层为分离结构的紫外探测器及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60178673A (ja) * 1984-02-24 1985-09-12 Nec Corp アバランシフオトダイオ−ド
JPH01276676A (ja) * 1988-04-27 1989-11-07 Fujitsu Ltd 半導体受光素子
JPH07240534A (ja) * 1993-03-16 1995-09-12 Seiko Instr Inc 光電変換半導体装置及びその製造方法
JPH0738140A (ja) * 1993-07-19 1995-02-07 Hamamatsu Photonics Kk アバランシェホトダイオード
JPH0774385A (ja) * 1993-09-03 1995-03-17 Hamamatsu Photonics Kk 静電誘導型アバランシェフォトダイオード
JP2008021725A (ja) * 2006-07-11 2008-01-31 Hamamatsu Photonics Kk アバランシェホトダイオード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534439A (zh) * 2019-09-16 2019-12-03 无锡中微晶园电子有限公司 硅片垫片用于雪崩二极管降噪的封装方法

Also Published As

Publication number Publication date
WO2011087068A1 (ja) 2011-07-21
JP5600690B2 (ja) 2014-10-01

Similar Documents

Publication Publication Date Title
JP6090060B2 (ja) シングルフォトンアバランシェダイオード
US11888003B2 (en) Photodetector
US7057254B2 (en) Front illuminated back side contact thin wafer detectors
JP2017005276A (ja) シングルフォトンアバランシェダイオード
JP5600690B2 (ja) アバランシェフォトダイオード及びその製造方法
US8212327B2 (en) High fill-factor laser-treated semiconductor device on bulk material with single side contact scheme
JP2013084722A (ja) 固体撮像装置および固体撮像装置の製造方法
JP2011211070A (ja) アバランシェフォトダイオードアレイ
JP2022174306A (ja) 裏面入射型半導体光検出素子
WO2022133660A1 (zh) 单光子雪崩二极管及光电传感装置
JP2007207990A (ja) 光検出素子、及び光検出素子の製造方法
JP2012119490A (ja) 半導体受光素子及びそれを有する受光装置
JP6988103B2 (ja) 半導体装置の製造方法、半導体装置
JP2008117952A (ja) 半導体装置
US11764236B2 (en) Method for manufacturing back surface incident type semiconductor photo detection element
EP3783672B1 (en) Backside illuminated semiconductor photodetection element
JP2006032385A (ja) 固体撮像装置
EP3783676B1 (en) Back-illuminated semiconductor photodetection element
US20090250780A1 (en) High fill-factor laser-treated semiconductor device on bulk material with single side contact scheme
CN117913115A (zh) 一种正照式硅基雪崩二极管阵列结构
JP4531537B2 (ja) 半導体装置およびその製造方法
EP1659630A1 (en) CMOS image sensor
KR20020045870A (ko) 씨모스이미지센서의 베리드포토다이오드 제조 방법
JP2011138942A (ja) 半導体素子及び半導体素子の製造方法
JP2006229098A (ja) 光半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140818

R150 Certificate of patent or registration of utility model

Ref document number: 5600690

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150