JPWO2011077676A1 - Wiring parts - Google Patents
Wiring parts Download PDFInfo
- Publication number
- JPWO2011077676A1 JPWO2011077676A1 JP2011547284A JP2011547284A JPWO2011077676A1 JP WO2011077676 A1 JPWO2011077676 A1 JP WO2011077676A1 JP 2011547284 A JP2011547284 A JP 2011547284A JP 2011547284 A JP2011547284 A JP 2011547284A JP WO2011077676 A1 JPWO2011077676 A1 JP WO2011077676A1
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- wiring
- layer
- external connection
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q15/00—Devices for reflection, refraction, diffraction or polarisation of waves radiated from an antenna, e.g. quasi-optical devices
- H01Q15/14—Reflecting surfaces; Equivalent structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
- H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
第1導体(100)はシート状に延在している。第2導体(200)は導体小片であり、第1導体(100)に対向する領域に繰り返し、例えば周期的に配置されている。第3導体(300)は、複数の第2導体(200)を基準にしたときに第1導体(100)とは反対側に位置し、複数の第2導体(200)と対向する領域に延在している。接続部材は、複数の第2導体(200)それぞれを第3導体(300)に接続する。接続部材は、第1配線(420)と第1ビア(512)を備えている。第1配線(420)は第2導体(200)とは異なる層に形成され、平面視において一端が第2導体(200)の中心とは重なっていない。第1ビア(512)は第1配線(420)の一端と第2導体(200)とを接続している。The first conductor (100) extends in a sheet shape. The second conductor (200) is a small conductor piece, and is repeatedly arranged, for example, periodically in a region facing the first conductor (100). The third conductor (300) is located on the side opposite to the first conductor (100) when the plurality of second conductors (200) are used as a reference, and extends to a region facing the plurality of second conductors (200). Exist. The connecting member connects each of the plurality of second conductors (200) to the third conductor (300). The connecting member includes a first wiring (420) and a first via (512). The first wiring (420) is formed in a layer different from the second conductor (200), and one end does not overlap the center of the second conductor (200) in plan view. The first via (512) connects one end of the first wiring (420) and the second conductor (200).
Description
本発明は、メタマテリアルとしての特性を示す配線部品に関する。 The present invention relates to a wiring component exhibiting characteristics as a metamaterial.
近年、特定の構造を有する導体を周期的に配置すること(以下、メタマテリアルと記載)で電磁波の伝播特性を制御できることが明らかになっている。メタマテリアルを使用することで、例えばアンテナの小型化・薄型化を図ることができ、また、メタマテリアルが示すバンドギャップ特性を利用して、ノイズフィルタを形成することができる。 In recent years, it has become clear that the propagation characteristics of electromagnetic waves can be controlled by periodically arranging conductors having a specific structure (hereinafter referred to as metamaterials). By using a metamaterial, for example, the antenna can be reduced in size and thickness, and a noise filter can be formed by utilizing the band gap characteristic exhibited by the metamaterial.
具体的なメタマテリアルの構造として、例えば特許文献1、特許文献2、及び非特許文献1に記載の構造がある。特許文献1に記載の技術は、表面電流を抑えたグランドプレーンを提供すること等を課題としている。具体的には、特許文献1には、導体プレーン上に、多角形平板状の導体小片と導体柱により構成される画鋲状の導体要素が周期的に配置され、各導体要素が導体プレーンへ接続された構造が開示されている。 Specific metamaterial structures include, for example, structures described in Patent Document 1, Patent Document 2, and Non-Patent Document 1. The technique described in Patent Document 1 has a problem of providing a ground plane in which surface current is suppressed. Specifically, in Patent Document 1, thumbtack-like conductor elements composed of polygonal flat plate-like conductor pieces and conductor pillars are periodically arranged on a conductor plane, and each conductor element is connected to the conductor plane. The disclosed structure is disclosed.
また特許文献2及び非特許文献1には、導体プレーン上に、多角形平板状の導体小片と導体柱により構成される画鋲状の導体要素を周期的に配置し、各導体要素を導体プレーンに接続し、さらに誘電体層を介して導体小片の上に別の導体プレーンを積層した構造が開示されている。 In Patent Document 2 and Non-Patent Document 1, thumbtack-like conductor elements composed of polygonal flat plate-like conductor pieces and conductor pillars are periodically arranged on a conductor plane, and each conductor element is formed into a conductor plane. A structure in which another conductor plane is laminated on a conductor piece via a dielectric layer via a dielectric layer is disclosed.
上記したようにメタマテリアルは帯域阻止フィルタとしての特性を示すため、例えば配線基板などの配線部品にメタマテリアルとしての構造体を入れ込んでノイズのフィルタリング機能を持たせることが考えられる。一方、近年は、配線基板などの配線部品を含む電子装置の小型化が進んでいる。このため、配線部品の小型化が強く望まれている。 As described above, since the metamaterial exhibits characteristics as a band rejection filter, it can be considered that a structure as a metamaterial is inserted into a wiring component such as a wiring board to provide a noise filtering function. On the other hand, in recent years, electronic devices including wiring components such as wiring boards have been downsized. For this reason, downsizing of wiring parts is strongly desired.
メタマテリアルのバンドギャップ帯は、単位セルの容量成分及びインダクタ成分の積を大きくすることにより、実用的な周波数域まで低周波化(例えば数GHz帯)することができる。小型化した配線部品においては電極を大きくすることができないため、容量成分を大きくするためには誘電体を薄くする必要が出てくる。一方、メタマテリアルのインダクタ成分は、誘電体を貫通するビアによって与えられているため、誘電体を薄くすると、メタマテリアルのインダクタ成分が小さくなってしまう。このように、小型化した配線部品にメタマテリアルの構造体を導入する場合、単位セルの容量成分及びインダクタ成分の積を大きくすることは難しい。 The band gap band of the metamaterial can be lowered to a practical frequency range (for example, several GHz band) by increasing the product of the capacity component and the inductor component of the unit cell. In a miniaturized wiring component, the electrode cannot be made large, so that it is necessary to make the dielectric thin in order to increase the capacitance component. On the other hand, since the inductor component of the metamaterial is provided by a via that penetrates the dielectric, the inductor component of the metamaterial becomes small when the dielectric is thinned. Thus, when introducing a metamaterial structure into a miniaturized wiring component, it is difficult to increase the product of the capacity component and the inductor component of the unit cell.
本発明の目的は、メタマテリアルの単位セルの容量成分及びインダクタ成分の積を大きくすることができ、かつ大型化することを抑制できる配線部品を提供することにある。 The objective of this invention is providing the wiring component which can enlarge the product of the capacity | capacitance component of a unit cell of a metamaterial, and an inductor component, and can suppress enlargement.
本発明によれば、シート状に延在する第1導体と、
前記第1導体に対向する領域に繰り返し配置された複数の島状の第2導体と、
前記複数の第2導体を基準にしたときに前記第1導体とは反対側に位置し、前記複数の第2導体と対向する領域に延在するシート状の第3導体と、
前記複数の第2導体それぞれを前記第3導体に接続する複数の接続部材と、
を備え、
前記接続部材は、
前記第2導体とは異なる層に形成され、平面視において一端が前記第2導体の中心とは重なっていない第1配線と、
前記第1配線の前記一端と前記第2導体とを接続する第1ビアと、
を備える配線部品が提供される。According to the present invention, a first conductor extending in a sheet shape;
A plurality of island-shaped second conductors repeatedly disposed in a region facing the first conductor;
A sheet-like third conductor located on the opposite side of the first conductor when the plurality of second conductors are used as a reference, and extending in a region facing the plurality of second conductors;
A plurality of connecting members connecting each of the plurality of second conductors to the third conductor;
With
The connecting member is
A first wiring that is formed in a layer different from the second conductor and has one end not overlapping the center of the second conductor in plan view;
A first via connecting the one end of the first wiring and the second conductor;
A wiring component is provided.
本発明によれば、メタマテリアルの単位セルの容量成分及びインダクタ成分の積を大きくすることができ、かつ大型化することを抑制できる配線部品を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the wiring component which can enlarge the product of the capacity | capacitance component of a unit cell of a metamaterial and an inductor component, and can suppress enlargement can be provided.
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。 The above-described object and other objects, features, and advantages will become more apparent from the preferred embodiments described below and the accompanying drawings.
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.
(第1の実施形態)
図1は第1の実施形態に係る配線部品50の構成を示す断面図である。配線部品50は、第1導体100、複数の第2導体200、第3導体300、及び複数の接続部材を有する。第1導体100はシート状に延在している。第2導体200は導体小片であり、第1導体100に対向する領域に繰り返し、例えば周期的に配置されている。第3導体300は、複数の第2導体200を基準にしたときに第1導体100とは反対側に位置し、複数の第2導体200と対向する領域に延在している。接続部材は、複数の第2導体200それぞれを第3導体300に接続する。接続部材は、第1配線420と第1ビア512を備えている。第1配線420は第2導体200とは異なる層に形成され、平面視において一端が第2導体200の中心とは重なっていない。第1ビア512は第1配線420の一端と第2導体200とを接続している。(First embodiment)
FIG. 1 is a cross-sectional view showing the configuration of the
第1配線420の他端は、第2ビア602によって第3導体300に接続されている。すなわち第2導体200は、第1ビア512、第1配線420、及び第2ビア602を介して第3導体300に接続している。
The other end of the
第1導体100と第2導体200は互いに対向しているため、これらによって容量が形成されている。本実施形態では、第1導体100と第2導体200の間には誘電体層500が設けられている。誘電体層500は、Mg、Al、Si、Ti、Ta、Hf、及びZrから選ばれた少なくとも1つの元素の酸化物を含有してもよいし、Sr、Ba、Pb、Biなど金属元素の複合酸化物を含有していても良い。これらの酸化物又は複合酸化物は、誘電体層500の主成分を構成している。ここで主成分とは、原子数%で50%以上であることを意味している。誘電体層500は、例えばチタン酸ストロンチウムにより形成される。複合酸化物としては、例えばチタン酸ストロンチウム、チタン酸バリウム、及びチタン酸鉛など化学式ABO3(A、Bは金属元素)で表されるペロブスカイト型酸化物、化学式A2B2O7(A、Bは金属元素)で表されるパイロクロア型酸化物、SrBi2Ta2O9等のBi層状強誘電体、或いはこれらが構成成分として含まれた複合酸化物がある。Since the
また第1導体100は、中間層と高融点導体層とをこの順に積層した構成であっても良い。中間層は、例えばTi、Ta、Cr、又はTiの窒化物、Taの窒化物、並びにCrの窒化物から選ばれた少なくとも1つの材料から構成される層を1以上設けることにより形成される。高融点導体層は、Pt、Pd、Ru、及びIrから選ばれた少なくとも1以上の元素から構成される層を1以上設けることにより形成される。
The
配線部品50は基板10を有している。基板10は、導体もしくは半導体、又は絶縁体により形成されているが、後述する配線部品50の製造工程に必要な耐熱性を有していれば良い。基板10が導体又は半導体である場合、基板10は例えばSi、GaAs、ステンレス、タングステン、モリブデン、及びチタンから選ばれた少なくとも1つにより形成されている。基板10が絶縁体である場合、基板10は、例えばガラス、サファイア、石英、及びアルミナから選ばれた少なくとも1つの材料から形成されている。
The
第1導体100は、基板10の一面に形成された中間層20上に形成されている。中間層20は、例えばTi、Ta、Cr、Tiの窒化物、Taの窒化物、及びCrの窒化物からなる群から選ばれた少なくともひとつの材料から構成される層を1層以上有している。そして第1導体100上には誘電体層500、複数の第2導体200、絶縁層510、第1配線420、絶縁層600、第3導体300、及び絶縁層610がこの順に積層されている。
The
第1ビア512は絶縁層510内に埋め込まれており、第2ビア602は絶縁層600に埋め込まれている。中間層20、第1導体100、誘電体層500、第1ビア512、第2導体200、絶縁層510、及び第1配線420は気相成膜法により形成された多層配線層である。絶縁層600,610は塗布により形成され、第2ビア602及び第3導体300はめっき法により形成されている。
The first via 512 is embedded in the insulating
このような構成において、第1導体100、第2導体200、第1ビア512、第1配線420、第2ビア602、及び第3導体300は、メタマテリアルとしての特性を示す構造体を形成している。この構造体において、メタマテリアルは複数の単位セル40を繰り返し、例えば周期的に配置した構成である。単位セル40は例えば2次元配列を有しているが、1次元配列であってもよい。単位セル40はいわゆるマッシュルーム型のメタマテリアルの単位セルであり、第3導体300がマッシュルームに接続する導体プレーンに相当している。そして第2ビア602、第1配線420、及び第1ビア512がマッシュルームのインダクタンス部分に相当しており、導体小片となっている第2導体200がマッシュルームのヘッド部分に相当している。そして第1導体100がマッシュルームと対向した第2導体プレーンに相当している。このような構成において、誘電体層500の厚さ及び材料、並びに導体小片となっている第2導体200の大きさ及び配列によってメタマテリアルの各容量の大きさが制御され、第1ビア512、第1配線420、及び第2ビア602の長さ及び太さによってメタマテリアルのインダクタンス成分が制御される。これらを調節することにより、構造体をEBG(Electromagnetic Band Gap)として機能させるときのバンドギャップ帯を調節することができる。
In such a configuration, the
ここで「繰り返し」単位セル40を配置する場合、互いに隣り合う単位セル40において、同一のビア(例えば第1ビア512)の間隔(中心間距離)が、EBGのノイズとして想定している電磁波の波長λの1/2以内となるようにするのが好ましい。また「繰り返し」には、いずれかの単位セル40において構成の一部が欠落している場合も含まれる。また単位セル40が2次元配列を有している場合には、「繰り返し」には単位セル40が部分的に欠落している場合も含まれる。また「周期的」には、一部の単位セル40において構成要素の一部がずれている場合や、一部の単位セル40そのものの配置がずれている場合も含まれる。すなわち厳密な意味での周期性が崩れた場合においても、単位セル40が繰り返し配置されている場合には、メタマテリアルとしての特性を得ることができるため、「周期性」にはある程度の欠陥が許容される。なおこれらの欠陥が生じる要因としては、単位セル40間に配線やビアを通す場合、既存の配線レイアウトにメタマテリアル構造を追加する場合において既存のビアやパターンによって単位セル40が配置できない場合、製造誤差、及び既存のビアやパターンを単位セル40の一部として用いる場合などが考えられる。
Here, when the “repetitive”
なお、図1に示した各導体及びビアは、例えばTiNなどのバリアメタル層上にCuなどの金属層を積層することにより形成されてもよいし、少なくとも一部の導体がPt,Pd、Ru、及びIrから選ばれた少なくとも一以上の元素から構成される層を一層以上積層することにより、高融点導体層として形成されても良い。 The conductors and vias shown in FIG. 1 may be formed by laminating a metal layer such as Cu on a barrier metal layer such as TiN, or at least some of the conductors may be Pt, Pd, Ru. , And Ir may be formed as a refractory conductor layer by laminating one or more layers composed of at least one element selected from Ir.
また第1導体100は配線部品50の第1外部接続端子(図示せず)に電気的に接続しており、第3導体300は配線部品50の第2外部接続端子(図示せず)に電気的に接続している。第1外部接続端子及び第2外部接続端子は、例えば第3導体300と同一層に形成されており、絶縁層610に設けられた開口を介して外部に露出している。
The
図2(a)は、単位セル40の2つ分に相当する、配線部品50が有する第3導体300のパターンを示す平面図である。図2(a)に示すように第3導体300はシート状の導体パターンであり、開口等を有していない。
FIG. 2A is a plan view showing a pattern of the
図2(b)は、単位セル40の2つ分に相当する、配線部品50が有する第1配線420のパターンを示す平面図である。第1配線420の一端には第1ビア512が接続しており、第1配線420の他端には第2ビア602が接続している。第1配線420は第1ビア512と第2ビア602を直線で結んでおらず、配線長が長くなるように、少なくとも1つの折れ曲がり部を有するように延伸している。本図に示す例では、第1配線420は、2つの折れ曲がり部を有するように略U字状に延伸している。
FIG. 2B is a plan view showing a pattern of the
図2(c)は配線部品50が有する第2導体200のパターンを示す平面図である。上記したように第2導体200は導体小片となっているが、その平面形状は例えば正方形又は長方形である。本図に示す例において第2導体200は、平面視において図2(b)に示した第1配線420を完全に内側に含んでいる。ただし平面視において第2導体200は、第1配線420の一部のみ(すなわち第1ビア512を設ける領域及びその周囲のみ)重なるようにレイアウトされていても良い。
FIG. 2C is a plan view showing a pattern of the
図3、図4、及び図5の各図は、図1及び図2に示した配線部品50の製造方法の一例を示す断面図である。まず図3(a)に示すように基板10を準備する。基板10としてシリコン基板を用いる場合、基板10は、例えば0.02Ω・cm以下の比抵抗を有する低抵抗基板が用いられる。基板10がシリコン基板である場合、基板10の表面に形成されている自然酸化膜を除去する。次いで基板10上に中間層20を形成する。中間層20は、例えば厚さが10nm以上100nm以下のTi層、厚さが10nm以上100nm以下のTiN層、厚さが100nm以上2μm以下のMo層、及び厚さが10nm以上100nm以下のTi層をこの順に積層した構成である。中間層20は、基板10への密着力強化とSi拡散のバリアメタル膜としての機能を有しており、スパッタリング法などの気相成膜法により形成される。中間層20のMo層は第1導体層の抵抗を下げることに効果があり、基板が絶縁体のときには設けることが望ましい。なお基板10が低抵抗基板のときには、中間層20のMo層を省略することもできる。
3, 4, and 5 are cross-sectional views illustrating an example of a method for manufacturing the
次いで基板10上に第1導体100を形成する。第1導体100は、例えばスパッタリング法により形成される。第1導体100は、例えば高融点導体であり、Pt,Pd、Ru、及びIrから選ばれた少なくとも一以上の元素から構成される層を一層以上積層することにより形成される。第1導体100は、例えばPt層により形成される。第1導体100の膜厚は例えば50nm以上500nm以下である。
Next, the
次いで、第1導体100上に誘電体層500を、例えばRFスパッタリング法などのスパッタリング法により形成する。誘電体層500をチタン酸ストロンチウムで形成する場合、基板10は例えば300℃以上600℃以下に加熱され、また雰囲気にはArとO2の混合ガス、例えば80%Ar+20%O2が用いられる。誘電体層500の厚さは、例えば10nm以上3μm以下である。なお誘電体層500の形成には、CVD法、ゾルゲル法、エアロゾルデポジッション法、又はスピン塗布法を用いることもできる。Next, the
次いで、誘電体層500上に導電膜を選択的に形成することにより、導体小片としての第2導体200を複数形成する。第2導体200は、例えば導電膜をスパッタリング法又はCVD法により形成し、この導電膜上にレジストパターン(図示せず)を形成し、レジストパターンをマスクとして導電膜をエッチングすることにより、形成される。第2導体200は、例えばバリアメタル膜としての膜厚が10nm以上100nm以下のTiN層の上に、膜厚が100nm以上10μm以下のCu層を積層した構成である。その後、レジストパターンを除去する。
Next, a plurality of
次いで図3(b)に示すように、誘電体層500上及び複数の第2導体200上に絶縁層510を例えばCVD法により形成する。絶縁層510は例えば酸化シリコン膜であるが、この場合プラズマCVD法により形成される。絶縁層510の厚さは、例えば100nm以上1μm以下である。次いで絶縁層510上にレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして絶縁層510をエッチングする。これにより、絶縁層510には第1ビア512を埋め込むための接続孔511が形成される。その後レジストパターンを除去する。
Next, as shown in FIG. 3B, an insulating
次いで図4(a)に示すように、絶縁層510上、並びに接続孔511の内壁及び底面に、バリアメタル層としてのTi層及びめっきシード層としてのCu層を、それぞれスパッタリング法により形成する。Ti層の厚さは例えば10nm以上100nm以下であり、めっきシード層の厚さは例えば50nm以上500nm以下である。次いでめっきシード層としてのCu層上にレジストパターンを形成し、このレジストパターンをマスクとしてめっきシード層上にCu層をめっき法により形成する。このめっき層の厚さは、例えば絶縁層510上に位置する部分で1μm以上20μm以下である。これにより、第1ビア512及び第1配線420が形成される。その後、レジストパターン、並びにめっきシード層及びバリアメタル層のうちめっき層に被覆されていない部分を除去する。
Next, as shown in FIG. 4A, a Ti layer as a barrier metal layer and a Cu layer as a plating seed layer are formed on the insulating
次いで図4(b)に示すように、第1配線420上及び絶縁層510上に絶縁層600を形成する。絶縁層600は例えば感光性のポリイミド層を塗布することにより形成される。次いで絶縁層600に第2ビア602を埋め込むための接続孔601を形成する。絶縁層600が感光性のポリイミド層により形成されている場合、接続孔601は絶縁層600を露光及び現像することにより形成される。最終的に形成される絶縁層600の厚さは、例えば5μm以上30μm以下である。
Next, as illustrated in FIG. 4B, the insulating
次いで図5に示すように、絶縁層600上、並びに接続孔601の内壁及び底面に、バリアメタル層としてのTi層及びめっきシード層としてのCu層を、それぞれスパッタリング法により形成する。Ti層の厚さは例えば10nm以上100nm以下であり、めっきシード層の厚さは例えば50nm以上500nm以下である。次いでめっきシード層上にCu層をめっき法により形成する。次いでめっきシード層としてのCu層上にレジストパターンを形成し、このレジストパターンをマスクとしてめっきシード層上にCu層をめっき法により形成する。このめっき層の厚さは、例えば絶縁層600上に位置する部分で1μm以上20μm以下である。これにより、第2ビア602、第3導体300、並びに第1外部接続端子(図示せず)及び第2外部接続端子(図示せず)が形成される。
Next, as shown in FIG. 5, a Ti layer as a barrier metal layer and a Cu layer as a plating seed layer are formed on the insulating
その後、絶縁層600、第3導体300、第1外部接続端子、及び第2外部接続端子それぞれの上に絶縁層610を形成する。絶縁層610は例えば感光性のポリイミド層を塗布してキュア(熱処理)することにより形成される。次いで絶縁層610に第1外部接続端子及び第2外部接続端子それぞれを露出するための開口を形成する。絶縁層610が感光性のポリイミド層により形成されている場合、これらの開口は絶縁層610を露光及び現像することにより形成される。最終的に形成される絶縁層610の厚さは、例えば5μm以上30μm以下である。
Thereafter, an insulating
次に、本実施形態の作用及び効果について説明する。図1に示すように配線部品50は単位セル40を複数繰り返し有しているため、メタマテリアルとしての特性を示す。例えばメタマテリアルをEBGとして使用する場合は、バンドギャップ周波数を一定にして小型化を行うためには、単位セル40におけるインダクタンスと容量の積を一定にして小型化しなければならない。単位セル40における容量は誘電体層500を薄くすることや高誘電率材料を誘電体層500に用いることで大きくすることができるが、単位セル40におけるインダクタンスは高透磁率材料を用いて必要な配線長を短縮するか、配線の微細加工により一定の配線長を維持して配線密度を増加させることが必要となる。
Next, the operation and effect of this embodiment will be described. As shown in FIG. 1, since the
バンドギャップ周波数が数GHzに発現するようなEBG構造について本発明者等が検討したところ、導体小片である第2導体200の大きさが、インダクタがターンできない程度に小さくなる場合、必要なインダクタンスを維持することが困難になることが明らかになった。単位セルが導体小片とほぼ同じ大きさであれば、インダクタの一方の端部が導体小片の中央にある直線状インダクタを採用すると、導体小片の中央から導体小片の角への対角線方向の距離(単位セルの長さの1/√2倍)以上にインダクタの長さを確保できなくなる。
When the present inventors examined the EBG structure in which the band gap frequency appears at several GHz, when the size of the
図6は、LC共振周波数、即ちバンドギャップの最も減衰が大きい周波数を2.4GHzとした場合のマッシュルーム形EBG構造の導体小片のサイズ(1辺の長さ)と必要なインダクタの長さの検討結果例(導体小片は正方形で、最小配線幅、間隔がともに20μmの場合)を示している。導体小片が小さくなりキャパシタンスが小さくなると、LC積を一定とするために、必要なインダクタンスは大きくなるのでより長いインダクタが必要となる。 FIG. 6 shows the size of a small piece (length of one side) of a mushroom-type EBG structure and the required inductor length when the LC resonance frequency, that is, the frequency with the largest attenuation of the band gap is 2.4 GHz. A result example (when the conductor piece is square and the minimum wiring width and interval are both 20 μm) is shown. As the conductor piece becomes smaller and the capacitance becomes smaller, the required inductance increases to make the LC product constant, so a longer inductor is required.
この検討結果例では、インダクタをターンさせるためには140μm□以上の領域が必要になる。一方、図6に示すように、導体小片のサイズが概ね100μm以下では必要なインダクタの長さは導体小片のサイズの1/√2倍よりも大きくなるため、第1ビア512が第2導体200の中心にある場合には必要なインダクタンスを確保できない。第2導体200の直上の領域以外の領域も利用して配線長を確保する場合、結果として単位セル40の実質的な面積が大きくなることとなり、同じ単位セル数でも占有面積が大きくなる。また高透磁率材料の導入によるインダクタの長さの短縮は、構造が複雑になることやプロセスコストの増加の為に困難である。
In this examination result example, an area of 140 μm □ or more is required to turn the inductor. On the other hand, as shown in FIG. 6, when the size of the conductor piece is approximately 100 μm or less, the required inductor length becomes larger than 1 / √2 times the size of the conductor piece, so that the first via 512 is formed by the
これに対して本実施形態では、平面視において第1配線420一端及びこれに接続する第1ビア512は、第2導体200の中心とは重なっていない。従って、第2導体200の直上の領域において第1配線420をターンさせて長く引き回すことが可能になり、単位セル40の面積を大きくせずにインダクタンスを大きくすることができる。この結果、単位セル40の繰り返し配列によりEBGを形成する場合、EBGを大型化せずにそのバンドギャップ周波数帯を低周波化(例えば数GHzの領域)することができる。
In contrast, in this embodiment, one end of the
また本実施形態では、誘電体層500を薄膜プロセスで形成しているため、誘電体層500として、比誘電率が大きく、絶縁性がよく薄膜化可能な材料を用いることができる。例えばチタン酸ストロンチウム薄膜は、比誘電率は200であり、また絶縁破壊耐圧が10V以上という良好な絶縁特性を有している。こうしたチタン酸ストロンチウム薄膜を用いることにより、厚さ50μmの樹脂フィルムを使う場合と比較して、単位面積あたりのキャパシタンスを10000倍以上に増加させることができる。そして、EBG構造に所望される周波数帯域にバンドギャップを生じさせるために 同じキャパシタンスを得る場合であれば、導体小片を1/10000以下に大幅に小型化することが可能となる。誘電体層の材料として、上述のとおり、チタン酸ストロンチウム以外の複合化物を用いても、このような効果を得ることができる。なおこれらの膜は、300℃以上の高温、酸素雰囲気での成膜や熱処理により良質な絶縁膜が得られるため、第1導体100は、上記した高融点導体層により形成されるのが好ましい。
In this embodiment, since the
(第2の実施形態)
図7は第2の実施形態に係る配線部品50の構成を示す断面図である。本実施形態は、第2ビア602、第3導体300、及び絶縁層610を備えない点、第1配線420と同一層に導体400を有している点、及び第1配線420のレイアウトを除いて第1の実施形態に係る配線部品50と同様の構成である。(Second Embodiment)
FIG. 7 is a cross-sectional view showing the configuration of the
図8は、導体400のパターンを示す平面図である。導体400はシート状の導体パターンであるが、複数の開口410を有している。開口410は複数の第2導体200それぞれに対向して設けられており、開口410内に第1配線420が設けられている。開口410は正方形又は長方形であり、中心が第2導体200の中心と重なっている。そして第1配線420の両端は、いずれも開口410の中心とは重なっていない。そして第1配線420は、一端が第1ビア512に接続しており、他端が導体400の本体に接続している。
FIG. 8 is a plan view showing a pattern of the
本実施形態において、等価回路上、導体400が第1の実施形態における第3導体300と同様の機能を持つ。すなわち第1導体100、第2導体200、第1ビア512、第1配線420、及び導体400により単位セル40が構成されている。単位セル40は、所謂マッシュルーム型のメタマテリアルの単位セルである。導体400がマッシュルームに接続する導体プレーンに相当しており、第1配線420及び第1ビア512がマッシュルームのインダクタンス部分に相当しており、導体小片となっている第2導体200がマッシュルームのヘッド部分に相当している。
In the present embodiment, the
本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また第1の実施形態と比較して層数を少なくすることができるため、配線部品50を薄くすることができる。
Also according to this embodiment, the same effect as that of the first embodiment can be obtained. Further, since the number of layers can be reduced as compared with the first embodiment, the
(第3の実施形態)
図9は、第3の実施形態に係る配線部品50の構成を示す断面図である。図10(a),(b),(c)は、それぞれ図9に示した配線部品50における第3導体300、第1配線420、及び第2導体200のレイアウトを示す平面図である。本実施形態は、以下の点を除いて第1の実施形態と同様である。(Third embodiment)
FIG. 9 is a cross-sectional view showing the configuration of the
まず、第3導体300には複数の開口310及び複数の第2配線320が設けられている。開口310は複数の第2導体200それぞれに対向して設けられており、開口310内に第2配線320が設けられている。第2配線320は、一端が第2ビア602に接続しており、他端が第3導体300の本体に接続している。開口310は正方形又は長方形であり、中心が第2導体200の中心と重なっている。そして第2配線320の他端は開口310の中心とは重なっていない。
First, the
本実施形態においても単位セル40は、所謂マッシュルーム型のメタマテリアルの単位セルである。そして第3導体300がマッシュルームに接続する導体プレーンに相当しており、第2配線320、第2ビア602、第1配線420、及び第1ビア512がマッシュルームのインダクタンス部分に相当している。また導体小片となっている第2導体200がマッシュルームのヘッド部分に相当しており、第1導体100がマッシュルームと対向した第2導体プレーンに相当している。
Also in this embodiment, the
本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また第3導体300に開口310及び第2配線320を設けたため、マッシュルームのインダクタンス部分を長くすることができる。このため、単位セル40の面積を大きくせずにインダクタンスを大きくすることができる。
Also according to this embodiment, the same effect as that of the first embodiment can be obtained. Further, since the
(第4の実施形態)
図11は、第4の実施形態に係る電子装置の構成を示す断面図である。この電子装置は、インターポーザとしての配線部品50に半導体チップ60を実装したものである。本図に示す例において、半導体チップ60は配線部品50にフリップチップ実装されているが、他の方式(例えばワイヤボンディング)により配線部品50に実装されても良い。(Fourth embodiment)
FIG. 11 is a cross-sectional view illustrating a configuration of an electronic device according to the fourth embodiment. In this electronic device, a semiconductor chip 60 is mounted on a
本図に示す例において配線部品50の単位セル40は、第3の実施形態と同様の構成を有している。ただし単位セル40は、第1の実施形態又は第2の実施形態と同様の構成であっても良い。
In the example shown in the figure, the
また配線部品50は、第1外部接続端子330及び第2外部接続端子340を有している。第1外部接続端子330は、第1導体100に電気的に接続しており、バンプ801を介して半導体チップ60の電源パッド61に接続している。第2外部接続端子340は、第3導体300に電気的に接続しており、バンプ802を介して半導体チップ60のグラウンドパッド62に接続している。
The
詳細には、中間層20及び第1導体100は、基板10の周辺部を除いて設けられている。基板10の周辺部では絶縁層510が基板10上に直接形成されている。基板10の周辺部における絶縁層510は、中間層20及び第1導体100が設けられていない分、他の領域における絶縁層510と比較して厚くなっている。そして基板10の周辺部には、貫通ビア31,32が設けられている。貫通ビア31,32は基板10及び絶縁層510を貫通している。貫通ビア31は、絶縁層510上に設けられた導体430及びビア603を介して第1外部接続端子330に接続しており、貫通ビア32は、絶縁層510上に設けられた導体440及びビア604を介して第2外部接続端子340に接続している。
Specifically, the
第1外部接続端子330及び第2外部接続端子340は、第3導体300と同一層に形成されており、絶縁層610に設けられた開口から露出している。また導体430,440は、第1配線420と同一層に設けられている。
The first external connection terminal 330 and the second external connection terminal 340 are formed in the same layer as the
また誘電体層500及び第2導体200は、第1導体100のうち貫通ビア31の隣に位置する領域には形成されていない。この領域において、第1導体100は導体430に対向しており、また絶縁層510に埋め込まれたビア101を介して互いに接続している。
Further, the
このような構成において、第1導体100は、ビア101及び導体430を介して電源電位を与える貫通ビア31に接続しているとともに、ビア101、導体430、及びビア603を介して第1外部接続端子330に接続している。また第3導体300は第2外部接続端子340に直接接続しているとともに、第2外部接続端子340、ビア604、及び導体440を介してグラウンド電位を与える貫通ビア32に接続している。ただし貫通ビア31がグラウンド電位を与え、第1外部接続端子330がグラウンド電位パッド62に接続し、貫通ビア32が電源電位を与え第2外部接続端子340が電源パッド61に接続するようにしても良い。
In such a configuration, the
本実施形態において、半導体チップ60の電源電位とグラウンド電位の間には、複数の単位セル40からなるメタマテリアルが電気的に位置している。このため、半導体チップ60がノイズ源となって電源電位及びグラウンド電位にノイズが混入することを抑制できる。また電源電位及びグラウンド電位を介して半導体チップ60にノイズが入ることを抑制できる。また上記したように単位セル40を大型化しなくてもバンドギャップ周波数帯を低周波化(例えば数GHzの領域)することができるため、電子装置が大型化することを抑制できる。
In the present embodiment, a metamaterial composed of a plurality of
(第5の実施形態)
図12は、第5の実施形態に係る配線部品50の構成を示す断面図である。本実施形態において配線部品50は、基板10として導体が用いられている点、及び中間層20が形成されていない点を除いて、第1〜第3の実施形態のいずれかに示した配線部品50と同様の構成である。すなわち本実施形態では、第1導体100は導体である基板10上に直接形成されている。本図は、第2の実施形態に示した配線部品50と同様の構成の場合を示している。(Fifth embodiment)
FIG. 12 is a cross-sectional view showing the configuration of the
図13は、図12に示した配線部品50を、ノイズフィルタ機能を有するディスクリート部品として使用した例を示している。本図に示す例において配線部品50は平面形状が矩形であり、配線基板70(例えばマザーボード)に外付けで取り付けられている。配線部品50は第1外部接続端子441、第2外部接続端子442、第3外部接続端子443、及び第4外部接続端子444を備えている。
FIG. 13 shows an example in which the
第1外部接続端子441は、ハンダボール811、並びに配線基板70内の導体パターン及びビアを介して、配線基板70内の電源プレーン701に電気的に接続している。第2外部接続端子442は、ハンダボール812、並びに配線基板70内の導体パターン及びビアを介して、配線基板70内の電源プレーン702に電気的に接続している。電源プレーン701,702は、配線基板70の中ではつながっておらず、配線部品50の第1導体100を介して電気的に繋がっている。
The first
また第3外部接続端子443は、ハンダボール813、並びに配線基板70内の導体パターン及びビアを介して、配線基板70内のグラウンドプレーン711に電気的に接続している。第4外部接続端子444は、ハンダボール814、並びに配線基板70内の導体パターン及びビアを介して、配線基板70内のグラウンドプレーン712に電気的に接続している。グラウンドプレーン711,712は、配線基板70の中ではつながっておらず、配線部品50の導体400を介して電気的につながっている。
The third
第1外部接続端子441、第2外部接続端子442、第3外部接続端子443、及び第4外部接続端子444は絶縁層600に設けられた開口から露出している。また第1導体100は、基板10の周辺部を除いて設けられている。基板10の周辺部では絶縁層510が基板10上に直接形成されている。基板10の周辺部における絶縁層510は、第1導体100が設けられていない分、他の領域における絶縁層510と比較して厚くなっている。
The first
また誘電体層500及び第2導体200は、第1導体100のうちビア111,112に対向する領域の少なくとも一部には形成されていない。この誘電体層500及び第2導体200が形成されていない領域において第1導体100は、絶縁層510に埋め込まれたビア111を介して第1外部接続端子441に接続しており、また絶縁層510に埋め込まれたビア112を介して第2外部接続端子442に接続している。なお外部接続端子443,444は、直接導体400に接続している。なお外部接続端子441,442と第1導体100の接続構造は、本図に示す例に限定されない。
The
そして平面視において、第1外部接続端子441と第2外部接続端子442の間には少なくとも一つの第2導体200すなわち単位セル40が位置しており、第3外部接続端子443と第4外部接続端子444の間には少なくとも一つの第2導体200すなわち単位セル40が位置している。本図に示す例では、第1外部接続端子441及び第3外部接続端子443は、配線部品50の一辺に設けられており、第2外部接続端子442及び第4外部接続端子444は配線部品50のうち、上記した一辺とは反対側の辺に設けられている。
In plan view, at least one
本実施形態によれば、配線基板70に外付けでノイズフィルタとしての配線部品50を取り付けている。そして配線基板70内の電源プレーン701,702は、配線部品50の第1導体100を介して電気的に繋がっており、グラウンドプレーン711,712は、配線部品50の導体400を介して電気的に繋がっている。このため、配線基板70の電源プレーン及びグラウンドプレーンを介してノイズが伝播することを抑制できる。またEBGとして機能するメタマテリアルを配線基板70内ではなく外付けの部品として設けたため、配線基板70の設計を変えなくても、配線部品50を取り替えるのみでEBGのバンドギャップ周波数帯を変更することができる。なお、第1外部接続端子441、第2外部接続端子442をグラウンドプレーン711および712に、第3外部接続端子443、及び第4外部接続端子444を電源プレーン701および702に、それぞれ接続した構造でもよい。
According to the present embodiment, the
また第1導体100は導電性の基板10上に直接形成されている。このため、基板10も第1導体100の一部として機能するため、第1導体100の抵抗を実質的に低くすることができる。
The
また、本実施形態ではディスクリート部品を表面実装した形態を例示しているが、配線基板70内に、配線基板70とは別に作成されたディスクリート部品を埋め込んだ形態でもよい。この場合、通常のプリント配線基板の配線のみでEBG構造を形成するよりも面積を小さくできることに加えて、配線基板表面部分に他の部品を実装するスペースができ、一層の高密度実装化に有利となる。
Further, in the present embodiment, a form in which discrete components are surface-mounted is illustrated, but a form in which discrete parts created separately from the
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。 As mentioned above, although embodiment of this invention was described with reference to drawings, these are the illustrations of this invention, Various structures other than the above are also employable.
この出願は、2009年12月24日に出願された日本特許出願特願2009−291817を基礎とする優先権を主張しその開示の全てをここに取り込む。 This application claims the priority on the basis of Japanese patent application No. 2009-291817 for which it applied on December 24, 2009, and takes in those the indications of all here.
Claims (13)
前記第1導体に対向する領域に繰り返し配置された複数の島状の第2導体と、
前記複数の第2導体を基準にしたときに前記第1導体とは反対側に位置し、前記複数の第2導体と対向する領域に延在するシート状の第3導体と、
前記複数の第2導体それぞれを前記第3導体に接続する複数の接続部材と、
を備え、
前記接続部材は、
前記第2導体とは異なる層に形成され、平面視において一端が前記第2導体の中心とは重なっていない第1配線と、
前記第1配線の前記一端と前記第2導体とを接続する第1ビアと、
を備える配線部品。A first conductor extending in a sheet shape;
A plurality of island-shaped second conductors repeatedly disposed in a region facing the first conductor;
A sheet-like third conductor located on the opposite side of the first conductor when the plurality of second conductors are used as a reference, and extending in a region facing the plurality of second conductors;
A plurality of connecting members connecting each of the plurality of second conductors to the third conductor;
With
The connecting member is
A first wiring that is formed in a layer different from the second conductor and has one end not overlapping the center of the second conductor in plan view;
A first via connecting the one end of the first wiring and the second conductor;
Wiring parts comprising.
前記第3導体に形成され、平面視において前記複数の第2導体それぞれと重なる領域に設けられた複数の開口を備え、
前記第1配線は、前記第3導体と同一層に位置し、前記複数の開口それぞれの中に設けられ、他端が前記第3導体に接続している配線部品。The wiring component according to claim 1,
A plurality of openings formed in the third conductor and provided in regions overlapping with each of the plurality of second conductors in plan view;
The first wiring is a wiring component that is located in the same layer as the third conductor, is provided in each of the plurality of openings, and has the other end connected to the third conductor.
前記第1配線は、前記複数の第2導体と前記第3導体の間に位置する導体層に形成されており、
さらに、前記第1配線の他端と前記第3導体とを接続する第2ビアを備える配線部品。The wiring component according to claim 1,
The first wiring is formed in a conductor layer located between the plurality of second conductors and the third conductor,
Furthermore, a wiring component comprising a second via for connecting the other end of the first wiring and the third conductor.
前記第1配線は、前記複数の第2導体と前記第3導体の間に位置する導体層に形成されており、
さらに、
前記第3導体に形成され、平面視において前記複数の第2導体それぞれと重なる領域に設けられた複数の開口と、
前記第3導体と同一層に位置し、前記複数の開口それぞれの中に設けられ、一端が前記第3導体に接続している第2配線と、
前記第1配線の他端と前記第2配線の他端とを接続する第2ビアと、
を備える配線部品。The wiring component according to claim 1,
The first wiring is formed in a conductor layer located between the plurality of second conductors and the third conductor,
further,
A plurality of openings formed in the third conductor and provided in regions overlapping with each of the plurality of second conductors in plan view;
A second wiring located in the same layer as the third conductor, provided in each of the plurality of openings, and having one end connected to the third conductor;
A second via connecting the other end of the first wiring and the other end of the second wiring;
Wiring parts comprising.
基板と、
前記基板の第1面に形成された多層配線層と、
を備え、
前記第1導体及び前記複数の第2導体は、前記多層配線層のうち互いに異なる配線層に形成されている配線部品。In the wiring component according to any one of claims 1 to 4,
A substrate,
A multilayer wiring layer formed on the first surface of the substrate;
With
The wiring component in which the first conductor and the plurality of second conductors are formed in different wiring layers of the multilayer wiring layer.
前記第1導体と前記第2導体の間に位置する誘電体層を備え、
前記誘電体層は、Mg、Al、Si、Ti、Ta、Hf、及びZrから選ばれた少なくとも1つの元素の酸化物を含有する配線部品。In the wiring component according to claim 5,
A dielectric layer positioned between the first conductor and the second conductor;
The dielectric layer is a wiring component containing an oxide of at least one element selected from Mg, Al, Si, Ti, Ta, Hf, and Zr.
前記第1導体と前記第2導体の間に位置する誘電体層を備え、
前記誘電体層は、金属元素の複合酸化物を含有する配線部品。In the wiring component according to claim 5,
A dielectric layer positioned between the first conductor and the second conductor;
The dielectric layer is a wiring component containing a complex oxide of a metal element.
前記第1導体が、Ti、Ta、Cr、又はTiの窒化物、Taの窒化物、並びにCrの窒化物から選ばれた少なくとも1つの材料から構成される層を1以上設けた中間層と、該中間層の上に形成され、Pt、Pd、Ru、及びIrから選ばれた少なくとも1以上の元素から構成される層を1以上設けた高融点導体層と、を含有する配線部品。In the wiring component according to any one of claims 1 to 7,
An intermediate layer in which the first conductor is provided with at least one layer composed of at least one material selected from Ti, Ta, Cr, or a nitride of Ta, a nitride of Ta, and a nitride of Cr; A wiring component comprising a refractory conductor layer formed on the intermediate layer and provided with one or more layers composed of at least one element selected from Pt, Pd, Ru, and Ir.
前記基板が導体又は半導体により形成されている配線部品。In the wiring component according to any one of claims 5 to 8,
A wiring component in which the substrate is formed of a conductor or a semiconductor.
前記導体又は半導体は、Si、GaAs、ステンレス、タングステン、モリブデン、及びチタンから選ばれた少なくとも1つである配線部品。In the wiring component according to claim 9,
The wiring component, wherein the conductor or semiconductor is at least one selected from Si, GaAs, stainless steel, tungsten, molybdenum, and titanium.
前記配線部品はインターポーザであり、
前記第1導体及び前記第3導体の一方に電気的に接続しており、半導体チップの電源パッドに接続する第1外部接続端子と、
前記第1導体及び前記第3導体の他方に電気的に接続しており、前記半導体チップのグラウンドパッドに接続する第2外部接続端子と、
を備える配線部品。In the wiring component according to any one of claims 1 to 11,
The wiring component is an interposer,
A first external connection terminal electrically connected to one of the first conductor and the third conductor and connected to a power supply pad of the semiconductor chip;
A second external connection terminal electrically connected to the other of the first conductor and the third conductor and connected to a ground pad of the semiconductor chip;
Wiring parts comprising.
前記配線部品は配線基板に外付けで取り付けられ、
前記第1導体及び前記第3導体の一方に電気的に接続しており、前記配線基板の電源プレーンに電気的に接続する第1外部接続端子と、
前記第1外部接続端子とは異なる位置で前記第1導体及び前記第3導体の前記一方に電気的に接続しており、前記配線基板の電源プレーンに電気的に接続する第2外部接続端子と、
前記第1導体及び前記第3導体の他方に電気的に接続しており、前記配線基板のグラウンドインに電気的に接続する第3外部接続端子と、
前記第3外部接続端子とは異なる位置で前記第1導体及び前記第3導体の前記他方に電気的に接続しており、前記配線基板のグラウンドプレーンに電気的に接続する第4外部接続端子と、
を備え、
平面視において、前記第1外部接続端子と前記第2外部接続端子の間には少なくとも一つの前記第2導体が位置しており、かつ前記第3外部接続端子と前記第4外部接続端子の間には少なくとも一つの前記第2導体が位置している配線部品。In the wiring component according to any one of claims 1 to 11,
The wiring component is externally attached to the wiring board,
A first external connection terminal electrically connected to one of the first conductor and the third conductor and electrically connected to a power plane of the wiring board;
A second external connection terminal electrically connected to the one of the first conductor and the third conductor at a position different from the first external connection terminal and electrically connected to a power plane of the wiring board; ,
A third external connection terminal electrically connected to the other of the first conductor and the third conductor and electrically connected to a ground-in of the wiring board;
A fourth external connection terminal electrically connected to the other of the first conductor and the third conductor at a position different from the third external connection terminal, and electrically connected to a ground plane of the wiring board; ,
With
In plan view, at least one second conductor is located between the first external connection terminal and the second external connection terminal, and between the third external connection terminal and the fourth external connection terminal. A wiring component in which at least one second conductor is located.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009291817 | 2009-12-24 | ||
JP2009291817 | 2009-12-24 | ||
PCT/JP2010/007314 WO2011077676A1 (en) | 2009-12-24 | 2010-12-16 | Wiring component |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2011077676A1 true JPWO2011077676A1 (en) | 2013-05-02 |
Family
ID=44195230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011547284A Pending JPWO2011077676A1 (en) | 2009-12-24 | 2010-12-16 | Wiring parts |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2011077676A1 (en) |
WO (1) | WO2011077676A1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015122203A1 (en) * | 2014-02-12 | 2015-08-20 | 株式会社村田製作所 | Printed circuit board |
TWI556386B (en) * | 2015-03-27 | 2016-11-01 | 南茂科技股份有限公司 | Semiconductor structure |
JP7076347B2 (en) * | 2018-09-18 | 2022-05-27 | 日本特殊陶業株式会社 | Waveguide |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100867150B1 (en) * | 2007-09-28 | 2008-11-06 | 삼성전기주식회사 | Printed circuit board with embedded chip capacitor and method for embedding chip capacitor |
US8354975B2 (en) * | 2007-12-26 | 2013-01-15 | Nec Corporation | Electromagnetic band gap element, and antenna and filter using the same |
US20110012697A1 (en) * | 2008-04-22 | 2011-01-20 | Koichi Takemura | Electro-magnetic band-gap structure, method for manufacturing the same, filter element and printed circuit board having embedded filter element |
-
2010
- 2010-12-16 JP JP2011547284A patent/JPWO2011077676A1/en active Pending
- 2010-12-16 WO PCT/JP2010/007314 patent/WO2011077676A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2011077676A1 (en) | 2011-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2009131140A1 (en) | Electromagnetic bandgap structure and method for manufacture thereof, filter element and filter element-incorporating printed circuit board | |
WO2010038478A1 (en) | Electromagnetic band gap structure, element comprising same, substrate, module, semiconductor device and production methods thereof | |
WO2009082003A1 (en) | Electromagnetic band gap element, and antenna and filter using the same | |
US7403370B2 (en) | Capacitor parts | |
US7795739B2 (en) | Semiconductor device, method of manufacturing the same | |
US7326989B2 (en) | Thin film capacitor and its manufacture method | |
US20090146770A1 (en) | Planar-like inductor coupling structure | |
US7436647B2 (en) | Thin-film capacitor including an opening therein | |
WO2003056654A1 (en) | Filter circuit apparatus and manufacturing method thereof | |
JP2007142109A (en) | Electronic part | |
JP2013232613A (en) | Wiring board and electronic apparatus | |
JP4518013B2 (en) | Electronic components | |
JP2008004734A (en) | Integrated passive element, and multi-layer wiring substrate incorporating the same | |
WO2011077676A1 (en) | Wiring component | |
JP2019083282A (en) | Through-electrode substrate and mounted substrate | |
JP5556162B2 (en) | Electronic device and noise suppression method | |
US20170215281A1 (en) | Dielectric vias in multi-layer structures | |
TWI677071B (en) | Electronic component mounting package | |
JP5589617B2 (en) | Thin film capacitor and manufacturing method thereof | |
JP4864313B2 (en) | Thin film capacitor substrate, manufacturing method thereof, and semiconductor device | |
JP2008078184A (en) | Multilayer wiring board for mounting high-frequency chip, and high-frequency circuit module | |
CN101026155A (en) | Thin-film device | |
JP2001177008A (en) | Circuit board provided with built-in capacitor and semiconductor device using the same | |
KR20200052359A (en) | Inductor stack structure | |
JP2005117176A (en) | Band rejection filter |