JPWO2010055544A1 - Ｍｒａスイッチを備えるサーバ装置 - Google Patents
Ｍｒａスイッチを備えるサーバ装置 Download PDFInfo
- Publication number
- JPWO2010055544A1 JPWO2010055544A1 JP2010537614A JP2010537614A JPWO2010055544A1 JP WO2010055544 A1 JPWO2010055544 A1 JP WO2010055544A1 JP 2010537614 A JP2010537614 A JP 2010537614A JP 2010537614 A JP2010537614 A JP 2010537614A JP WO2010055544 A1 JPWO2010055544 A1 JP WO2010055544A1
- Authority
- JP
- Japan
- Prior art keywords
- upstream
- bridge
- switch
- mra
- authorization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Multi Processors (AREA)
Abstract
ＭＲＡスイッチを介してＩＯデバイスを搭載するシステムにおいて、ＭＲ−ＰＣＩＭが稼働していないホストからアクセスされるＵｐｓｔｒｅａｍＰ２Ｐ Ｂｒｉｄｇｅへのメモリ空間領域の割当を抑止する。複数のＰＣＩＭ ＣａｐａｂｌｅＳｗｉｔｃｈ Ｐｏｒｔｓを持つＭＲＡスイッチにおいて、Ｓｗｉｔｃｈ ＶＳ Ａｕｔｈｏｒｉｚａｔｉｏｎビットマップ２７０の対応するビット設定に従い、ＵｐｓｔｒｅａｍＰ２Ｐ Ｂｒｉｄｇｅ内のベースアドレスレジスタの属性を決定する。対応するＳｗｉｔｃｈ ＶＳ Ａｕｔｈｏｒｉｚａｔｉｏｎビットが０であればベースアドレスレジスタをＲｅａｄＯｎｌｙ属性とすることによって、ＭＲ−ＰＣＩＭが稼働していないホストからのメモリ空間領域の割当を抑止する。
Description
本発明は、Ｍｕｌｔｉ−Ｒｏｏｔ
Ｉ/Ｏ Ｖｉｒｔｕａｌｉｚａｔｉｏｎ対応のＰＣＩｅスイッチ（ＭＲＡスイッチ）に関し、特にＭＲＡ（Ｍｕｌｔｉ−Ｒｏｏｔ
Ａｗａｒｅ）スイッチおよびＭＲＡスイッチを備えるサーバ装置に関するものである。
Ｉ/Ｏ Ｖｉｒｔｕａｌｉｚａｔｉｏｎ対応のＰＣＩｅスイッチ（ＭＲＡスイッチ）に関し、特にＭＲＡ（Ｍｕｌｔｉ−Ｒｏｏｔ
Ａｗａｒｅ）スイッチおよびＭＲＡスイッチを備えるサーバ装置に関するものである。
図７は、従来のＭＲＡスイッチ１００を備えたサーバ装置の構成例を示す図である。ＭＲＡスイッチ１００は、Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ（ＰＣＩ−ｔｏ−ＰＣＩ） Ｂｒｉｄｇｅ１１０、１１１、１１２、Ｄｏｗｎｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ１２０、１２１、１２２、およびＭＲＡスイッチ制御部１３０を含む。Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ１１０、１１１、１１２は、ホストコンピュータ１４０、１４１、１４２にそれぞれ接続されている。ホストコンピュータを以下ホストと略称する。ホストおよびＢｒｉｄｇｅに付随するブランクのボックスは、接続ポートを示す。ホスト１４０には、ソフトウェアであるＭｕｌｔｉ−Ｒｏｏｔ
ＰＣＩ Ｍａｎａｇｅｒ（ＭＲ−ＰＣＩＭ）が搭載される。
Ｐ２Ｐ（ＰＣＩ−ｔｏ−ＰＣＩ） Ｂｒｉｄｇｅ１１０、１１１、１１２、Ｄｏｗｎｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ１２０、１２１、１２２、およびＭＲＡスイッチ制御部１３０を含む。Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ１１０、１１１、１１２は、ホストコンピュータ１４０、１４１、１４２にそれぞれ接続されている。ホストコンピュータを以下ホストと略称する。ホストおよびＢｒｉｄｇｅに付随するブランクのボックスは、接続ポートを示す。ホスト１４０には、ソフトウェアであるＭｕｌｔｉ−Ｒｏｏｔ
ＰＣＩ Ｍａｎａｇｅｒ（ＭＲ−ＰＣＩＭ）が搭載される。
Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ１１０、１１１、１１２とＤｏｗｎｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ１２０、１２１、１２２との接続構成は、Ｍｕｌｔｉ−Ｒｏｏｔ Ｔｏｐｏｌｏｇｙ構成と呼ばれ、ＭＲＡスイッチ１００内のスイッチによって実現されるが、ホストからスイッチはＶＳ（Ｖｉｒｔｕａｌ
Ｓｗｉｔｃｈ）として認識される。ＭＲＡスイッチ制御部１３０は、Ｍｕｌｔｉ−Ｒｏｏｔ Ｔｏｐｏｌｏｇｙ構成情報を設定するためのメモリ領域の他に、Ｓｗｉｔｃｈ ＭＲ−ＩＯＶ（ＩＯ
Ｖｉｒｔｕａｌｉｚａｔｉｏｎ） Ｅｘｔｅｎｄｅｄ ＣａｐａｂｉｌｉｔｙおよびＳｗｉｔｃｈ Ｍａｐｐｉｎｇ Ｔａｂｌｅｓのレジスタ実体を有する。このレジスタ実体および上記メモリ領域は、ＭＲＡスイッチ１００内に１つだけ存在し、複数のＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅからこれらの実体にアクセスすることが可能である。Ｓｗｉｔｃｈ Ｍａｐｐｉｎｇ Ｔａｂｌｅｓは、ＶＳを物理的なスイッチにマッピングするための情報を格納する。Ｓｗｉｔｃｈ
ＭＲ−ＩＯＶ Ｅｘｔｅｎｄｅｄ Ｃａｐａｂｉｌｉｔｙは、Ｓｗｉｔｃｈ ＶＳ Ａｕｔｈｏｒｉｚａｔｉｏｎ ビットマップを含む。このビットマップは、ＭＲＡスイッチ１００内に存在するＶＳと１対１に対応するビットを備えており、対応するビットに１が設定されているＶＳに属するＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅのみ上記レジスタ実体へのアクセスが許可される。
Ｐ２Ｐ Ｂｒｉｄｇｅ１１０、１１１、１１２とＤｏｗｎｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ１２０、１２１、１２２との接続構成は、Ｍｕｌｔｉ−Ｒｏｏｔ Ｔｏｐｏｌｏｇｙ構成と呼ばれ、ＭＲＡスイッチ１００内のスイッチによって実現されるが、ホストからスイッチはＶＳ（Ｖｉｒｔｕａｌ
Ｓｗｉｔｃｈ）として認識される。ＭＲＡスイッチ制御部１３０は、Ｍｕｌｔｉ−Ｒｏｏｔ Ｔｏｐｏｌｏｇｙ構成情報を設定するためのメモリ領域の他に、Ｓｗｉｔｃｈ ＭＲ−ＩＯＶ（ＩＯ
Ｖｉｒｔｕａｌｉｚａｔｉｏｎ） Ｅｘｔｅｎｄｅｄ ＣａｐａｂｉｌｉｔｙおよびＳｗｉｔｃｈ Ｍａｐｐｉｎｇ Ｔａｂｌｅｓのレジスタ実体を有する。このレジスタ実体および上記メモリ領域は、ＭＲＡスイッチ１００内に１つだけ存在し、複数のＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅからこれらの実体にアクセスすることが可能である。Ｓｗｉｔｃｈ Ｍａｐｐｉｎｇ Ｔａｂｌｅｓは、ＶＳを物理的なスイッチにマッピングするための情報を格納する。Ｓｗｉｔｃｈ
ＭＲ−ＩＯＶ Ｅｘｔｅｎｄｅｄ Ｃａｐａｂｉｌｉｔｙは、Ｓｗｉｔｃｈ ＶＳ Ａｕｔｈｏｒｉｚａｔｉｏｎ ビットマップを含む。このビットマップは、ＭＲＡスイッチ１００内に存在するＶＳと１対１に対応するビットを備えており、対応するビットに１が設定されているＶＳに属するＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅのみ上記レジスタ実体へのアクセスが許可される。
ホスト１４０、１４１、１４２は、各々接続可能なＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ１１０、１１１、１１２のためにメモリ空間上の領域を割り当てることにより、ＭＲ−ＰＣＩＭは、ＭＲＡスイッチ制御部１３０が保有するレジスタ実体およびメモリ領域にアクセスする。Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ１１０、１１１、１１２は、各々ベースアドレスレジスタ（ＢＡＲ）を備えており、各々ＢＡＲを用いて上記レジスタ実体およびメモリ領域にアクセスする。ホスト１４０、１４１、１４２のいずれかでＭＲ−ＰＣＩＭが稼働する場合であっても、Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ１１０、１１１、１１２のマップされるＭＲＡスイッチポートは全てＰＣＩＭ Ｃａｐａｂｌｅ Ｓｗｉｔｃｈ Ｐｏｒｔｓであるため、Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ１１０、１１１、１１２の各ＢＡＲはＲｅａｄ−Ｗｒｉｔｅ属性となっており、それぞれホスト１４０、１４１、１４２に対してメモリ空間上の領域を要求する。
Ｐ２Ｐ Ｂｒｉｄｇｅ１１０、１１１、１１２のためにメモリ空間上の領域を割り当てることにより、ＭＲ−ＰＣＩＭは、ＭＲＡスイッチ制御部１３０が保有するレジスタ実体およびメモリ領域にアクセスする。Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ１１０、１１１、１１２は、各々ベースアドレスレジスタ（ＢＡＲ）を備えており、各々ＢＡＲを用いて上記レジスタ実体およびメモリ領域にアクセスする。ホスト１４０、１４１、１４２のいずれかでＭＲ−ＰＣＩＭが稼働する場合であっても、Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ１１０、１１１、１１２のマップされるＭＲＡスイッチポートは全てＰＣＩＭ Ｃａｐａｂｌｅ Ｓｗｉｔｃｈ Ｐｏｒｔｓであるため、Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ１１０、１１１、１１２の各ＢＡＲはＲｅａｄ−Ｗｒｉｔｅ属性となっており、それぞれホスト１４０、１４１、１４２に対してメモリ空間上の領域を要求する。
図８は、ホスト１４０、１４１のメモリ空間割り当て例であり、２００、２１０はホスト１４０、１４１の全メモリ空間、２０１、２１１はメモリ空間のうちＩＯデバイスに割り当て可能な空間領域、２０２、２１２はＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ１１０、１１１に割り当てられた空間領域を示す。
Ｐ２Ｐ Ｂｒｉｄｇｅ１１０、１１１に割り当てられた空間領域を示す。
ＭＲ−ＰＣＩＭの稼働ホストが例えばホスト１４０の場合、ホスト１４０上のＭＲ−ＰＣＩＭはＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ１１０に割り当てられたメモリ空間領域２０２を介して上記Ｓｗｉｔｃｈ Ｍａｐｐｉｎｇ Ｔａｂｌｅｓへのアクセスを行う。Ｍｕｌｔｉ−Ｒｏｏｔ Ｔｏｐｏｌｏｇｙ内にＭＲ−ＰＣＩＭは１つしか存在できないため、ＭＲ−ＰＣＩＭの稼動しないホスト１４１からＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ１１１に割り当てられたメモリ空間領域２１２はＭＲ−ＰＣＩＭからアクセスされることはない。上記Ｓｗｉｔｃｈ ＶＳ Ａｕｔｈｏｒｉｚａｔｉｏｎ
ビットマップのＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ１１１に対応するビットを０に設定することによって、ＭＲ−ＰＣＩＭが稼働していないホスト１４１から制御部１３０内の上記レジスタ実体へのアクセスを禁止できるが、ホスト１４１からＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ１１１へ割り当てられたメモリ空間領域２１２は存在する。なお、Ｄｏｗｎｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ１２０、１２１、１２２を介して上記Ｓｗｉｔｃｈ
Ｍａｐｐｉｎｇ Ｔａｂｌｅｓへアクセスされることはなく、それぞれのベースアドレスレジスタ（ＢＡＲ）はＲｅａｄ Ｏｎｌｙ属性となる。
Ｐ２Ｐ Ｂｒｉｄｇｅ１１０に割り当てられたメモリ空間領域２０２を介して上記Ｓｗｉｔｃｈ Ｍａｐｐｉｎｇ Ｔａｂｌｅｓへのアクセスを行う。Ｍｕｌｔｉ−Ｒｏｏｔ Ｔｏｐｏｌｏｇｙ内にＭＲ−ＰＣＩＭは１つしか存在できないため、ＭＲ−ＰＣＩＭの稼動しないホスト１４１からＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ１１１に割り当てられたメモリ空間領域２１２はＭＲ−ＰＣＩＭからアクセスされることはない。上記Ｓｗｉｔｃｈ ＶＳ Ａｕｔｈｏｒｉｚａｔｉｏｎ
ビットマップのＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ１１１に対応するビットを０に設定することによって、ＭＲ−ＰＣＩＭが稼働していないホスト１４１から制御部１３０内の上記レジスタ実体へのアクセスを禁止できるが、ホスト１４１からＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ１１１へ割り当てられたメモリ空間領域２１２は存在する。なお、Ｄｏｗｎｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ１２０、１２１、１２２を介して上記Ｓｗｉｔｃｈ
Ｍａｐｐｉｎｇ Ｔａｂｌｅｓへアクセスされることはなく、それぞれのベースアドレスレジスタ（ＢＡＲ）はＲｅａｄ Ｏｎｌｙ属性となる。
Ｓｗｉｔｃｈ Ｍａｐｐｉｎｇ
Ｔａｂｌｅｓは、スペック上最大で約１００ＭＢの領域を持つことが許されているが、実際の領域はＭＲＡスイッチに実装されるポート数、ＶＳ数などにより決定され、数ＫＢ〜数百ＫＢ程度のメモリ空間を使用すると考えられる。ただし、ホスト上のメモリ空間は最小１ＭＢ単位で割り当てられるため、数ＫＢ程度しか使用しない場合でも1ＭＢのメモリ空間が割り当てられることになる。Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅのメモリ空間はＭＲＡスイッチ毎に割り振られるため、ＭＲＡスイッチを多段構成で使用する場合など、各ホストのメモリ空間には最低でもアクセスできる全ＭＲＡスイッチ個数
ｘ １ＭＢのメモリ領域が割り当てられることとなる。上記Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅを含めＩＯデバイスに割り当て可能なメモリ空間には限りがあり、現状の一般的なシステムではメモリアドレス４ＧＢ以下の上位１ＧＢ弱程度が割り当てられている。このため、複数のＭＲＡスイッチを介して多数のＩＯデバイスを搭載可能とするシステムにおいては、個々のＩＯデバイスの多機能化による使用メモリ空間の増加に加えて、上記ＭＲＡスイッチへのメモリ空間領域割り当てにより、ＩＯデバイスに割り当て可能なメモリ空間領域が枯渇する事態が発生するおそれがある。
Ｔａｂｌｅｓは、スペック上最大で約１００ＭＢの領域を持つことが許されているが、実際の領域はＭＲＡスイッチに実装されるポート数、ＶＳ数などにより決定され、数ＫＢ〜数百ＫＢ程度のメモリ空間を使用すると考えられる。ただし、ホスト上のメモリ空間は最小１ＭＢ単位で割り当てられるため、数ＫＢ程度しか使用しない場合でも1ＭＢのメモリ空間が割り当てられることになる。Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅのメモリ空間はＭＲＡスイッチ毎に割り振られるため、ＭＲＡスイッチを多段構成で使用する場合など、各ホストのメモリ空間には最低でもアクセスできる全ＭＲＡスイッチ個数
ｘ １ＭＢのメモリ領域が割り当てられることとなる。上記Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅを含めＩＯデバイスに割り当て可能なメモリ空間には限りがあり、現状の一般的なシステムではメモリアドレス４ＧＢ以下の上位１ＧＢ弱程度が割り当てられている。このため、複数のＭＲＡスイッチを介して多数のＩＯデバイスを搭載可能とするシステムにおいては、個々のＩＯデバイスの多機能化による使用メモリ空間の増加に加えて、上記ＭＲＡスイッチへのメモリ空間領域割り当てにより、ＩＯデバイスに割り当て可能なメモリ空間領域が枯渇する事態が発生するおそれがある。
なお、Ｓｗｉｔｃｈ
ＶＳ Ａｕｔｈｏｒｉｚａｔｉｏｎ ビットマップおよびＰＣＩＭ Ｃａｐａｂｌｅ Ｓｗｉｔｃｈ Ｐｏｒｔｓの詳細は、非特許文献１に記載されている。またベースアドレスレジスタの詳細は、非特許文献２に記載されている。
ＶＳ Ａｕｔｈｏｒｉｚａｔｉｏｎ ビットマップおよびＰＣＩＭ Ｃａｐａｂｌｅ Ｓｗｉｔｃｈ Ｐｏｒｔｓの詳細は、非特許文献１に記載されている。またベースアドレスレジスタの詳細は、非特許文献２に記載されている。
ＰＣＩ−ＳＩＧ，Ｍｕｌｔｉ−ＲｏｏｔＩ/Ｏ Ｖｉｒｔｕａｌｉｚａｔｉｏｎ ａｎｄ Ｓｈａｒｉｎｇ Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｒｅｖｉｓｉｏｎ１．０，２００８ (３．１．１．１節) (４．３．２節)
ＰＣＩ−ＳＩＧ，ＰＣＩ−ｔｏ−ＰＣＩＢｒｉｄｇｅ Ａｒｃｈｉｔｅｃｔｕｒｅ Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｒｅｖｉｓｉｏｎ１．２，２００３ (３．２．５．１節)
解決しようとする課題は、複数のＭＲＡスイッチを介して多数のＩＯデバイスを搭載可能なシステムにおいて、上流にＭＲ−ＰＣＩＭが存在しないＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅへのメモリ空間割り当てを抑止することで、ＭＲ−ＰＣＩＭが稼働していないホストにおけるＩＯデバイスに割り当て可能なメモリ空間領域が減少、枯渇するのを防ぐことである。
Ｐ２Ｐ Ｂｒｉｄｇｅへのメモリ空間割り当てを抑止することで、ＭＲ−ＰＣＩＭが稼働していないホストにおけるＩＯデバイスに割り当て可能なメモリ空間領域が減少、枯渇するのを防ぐことである。
本発明は、Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅの上流にＭＲ−ＰＣＩＭが存在するか否かをＳｗｉｔｃｈ ＶＳ Ａｕｔｈｏｒｉｚａｔｉｏｎビットマップで判定し、Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅに対応するビット設定が０の場合にはＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ上のベースアドレスレジスタをＲｅａｄ Ｏｎｌｙ属性に設定し、ＭＲ−ＰＣＩＭの稼働していないホストからのメモリ空間領域の割当を抑止することを特徴とする。
Ｐ２Ｐ Ｂｒｉｄｇｅの上流にＭＲ−ＰＣＩＭが存在するか否かをＳｗｉｔｃｈ ＶＳ Ａｕｔｈｏｒｉｚａｔｉｏｎビットマップで判定し、Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅに対応するビット設定が０の場合にはＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ上のベースアドレスレジスタをＲｅａｄ Ｏｎｌｙ属性に設定し、ＭＲ−ＰＣＩＭの稼働していないホストからのメモリ空間領域の割当を抑止することを特徴とする。
本発明のＭＲＡスイッチは、ＰＣＩＭ
Ｃａｐａｂｌｅ Ｓｗｉｔｃｈ Ｐｏｒｔｓであっても、上流にＭＲ−ＰＣＩＭが存在しないＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅへの接続ホストからのメモリ空間割り当てを抑止できる。このためＭＲ−ＰＣＩＭの稼働していないホストにおいて、ＩＯデバイスに割り当て可能なメモリ空間を上記Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅのために割くことなく、本来のＩＯデバイスに対して割り当てることが出来る。
Ｃａｐａｂｌｅ Ｓｗｉｔｃｈ Ｐｏｒｔｓであっても、上流にＭＲ−ＰＣＩＭが存在しないＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅへの接続ホストからのメモリ空間割り当てを抑止できる。このためＭＲ−ＰＣＩＭの稼働していないホストにおいて、ＩＯデバイスに割り当て可能なメモリ空間を上記Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅのために割くことなく、本来のＩＯデバイスに対して割り当てることが出来る。
以下の実施形態は、メモリ領域の割り当てが必要か否かの判定をＭＲＡスイッチ内の既存のレジスタ（ＶＳ
Ａｕｔｈｏｒｉｚａｔｉｏｎビットマップ）を用いて行うことによって、特別なレジスタ、およびＭＲ−ＰＣＩＭの処理を必要とせずに実現している。
Ａｕｔｈｏｒｉｚａｔｉｏｎビットマップ）を用いて行うことによって、特別なレジスタ、およびＭＲ−ＰＣＩＭの処理を必要とせずに実現している。
図１は、実施例のＭＲＡスイッチを２段構成で用いたサーバ装置を含むシステムの構成図である。デバイス３６０〜３６２、３７０〜３７２は、サーバ装置に含まれない。ホスト３４０、３４１、３４２は、ＭＲＡスイッチ３００の上流に接続され、ホスト３５０、３５１、３５２は、ＭＲＡスイッチ３０２の上流に接続される。デバイス３６０、３６１、３６２は、ＭＲＡスイッチ３０１の下流に接続され、デバイス３７０、３７１、３７２は、ＭＲＡスイッチ３０３の下流に接続される。ＭＲＡスイッチ３００、３０２は、どちらもＭＲＡスイッチ３０１、３０３の上流に接続される。ホスト３４０、３４１、３４２は、ＭＲＡスイッチ３００、３０１を介してデバイス３６０、３６１、３６２に、ＭＲＡスイッチ３００、３０３を介してデバイス３７０、３７１、３７２にアクセスできる。またホスト３５０、３５１、３５２は、ＭＲＡスイッチ３０２、３０１を介してデバイス３６０、３６１、３６２に、ＭＲＡスイッチ３０２、３０３を介してデバイス３７０、３７１、３７２にアクセスできる。このため、いずれのホストもＭＲＡスイッチ内のバーチャルスイッチ（ＶＳ）構成を設定することにより、全てのデバイスにアクセスすることが可能である。
図２は、実施例のＭＲＡスイッチ３００単体の内部構成例である。ホスト３４０、３４１、３４２はＭＲＡスイッチ３００のＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ３１０、３１１、３１２にそれぞれ接続されている。その他にＭＲＡスイッチ３００内にはＤｏｗｎｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３２０、３２１、３２２と、Ｓｗｉｔｃｈ
ＭＲ−ＩＯＶ Ｅｘｔｅｎｄｅｄ ＣａｐａｂｉｌｉｔｙおよびＳｗｉｔｃｈ Ｍａｐｐｉｎｇ Ｔａｂｌｅｓのレジスタ実体が存在するＭＲＡスイッチ制御部３３０とが含まれる。ＭＲＡスイッチ制御部３３０とＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ３１０、３１１、３１２の間にはＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３１０、３１１、３１２にそれぞれ対応するＶＳ Ａｕｔｈｏｒｉｚａｔｉｏｎビットマップのビット情報を通知するための信号線３３００、３３０１、３３０２が張られている。Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅは、通知されたビット情報に従いＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ内のベースアドレスレジスタの属性をＲｅａｄ−ＷｒｉｔｅかＲｅａｄ Ｏｎｌｙに決定する。３つのホスト３４０、３４１、３４２のいずれかでＭＲ−ＰＣＩＭが稼働する場合、Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ３１０、３１１、３１２のマップされているＭＲＡスイッチポートは全てＰＣＩＭ Ｃａｐａｂｌｅ Ｐｏｒｔｓである必要があるため、ＶＳ ＡｕｔｈｏｒｉｚａｔｉｏｎビットマップのＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ３１０、３１１、３１２に対応するビットは１に設定されている。ＭＲＡスイッチ制御部３３０は、信号線３３００、３３０１、３３０２を介してＵｐｓｔｒｅａｍＰ２Ｐ
Ｂｒｉｄｇｅ３１０、３１１、３１２に対して、それぞれに対応するＶＳ Ａｕｔｈｏｒｉｚａｔｉｏｎビットマップのビット情報“１”を通知する。Ｕｐｓｔｒｅａｍ Ｐ２Ｐ
Ｂｒｉｄｇｅ３１０、３１１、３１２は、ＭＲＡスイッチ制御部３３０からの信号線３３００、３３０１、３３０２上の信号が“１”であるため、ベースアドレスレジスタをＲｅａｄ−Ｗｒｉｔｅ属性とする。ＭＲ−ＰＣＩＭ稼働ホストが例えばホスト３４０に決定された場合、ホスト３４０が起動する際にＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ３１０にはメモリ空間上の領域を割り当てるため、ＭＲ−ＰＣＩＭは、割り当てられたメモリ領域を介してＭＲＡスイッチ制御部３３０内のＭｕｌｔｉ−Ｒｏｏｔ
Ｔｏｐｏｌｏｇｙ設定、およびＶＳ Ａｕｔｈｏｒｉｚａｔｉｏｎビットマップの書き換えを行うことが出来る。
Ｐ２Ｐ Ｂｒｉｄｇｅ３１０、３１１、３１２にそれぞれ接続されている。その他にＭＲＡスイッチ３００内にはＤｏｗｎｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３２０、３２１、３２２と、Ｓｗｉｔｃｈ
ＭＲ−ＩＯＶ Ｅｘｔｅｎｄｅｄ ＣａｐａｂｉｌｉｔｙおよびＳｗｉｔｃｈ Ｍａｐｐｉｎｇ Ｔａｂｌｅｓのレジスタ実体が存在するＭＲＡスイッチ制御部３３０とが含まれる。ＭＲＡスイッチ制御部３３０とＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ３１０、３１１、３１２の間にはＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３１０、３１１、３１２にそれぞれ対応するＶＳ Ａｕｔｈｏｒｉｚａｔｉｏｎビットマップのビット情報を通知するための信号線３３００、３３０１、３３０２が張られている。Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅは、通知されたビット情報に従いＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ内のベースアドレスレジスタの属性をＲｅａｄ−ＷｒｉｔｅかＲｅａｄ Ｏｎｌｙに決定する。３つのホスト３４０、３４１、３４２のいずれかでＭＲ−ＰＣＩＭが稼働する場合、Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ３１０、３１１、３１２のマップされているＭＲＡスイッチポートは全てＰＣＩＭ Ｃａｐａｂｌｅ Ｐｏｒｔｓである必要があるため、ＶＳ ＡｕｔｈｏｒｉｚａｔｉｏｎビットマップのＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ３１０、３１１、３１２に対応するビットは１に設定されている。ＭＲＡスイッチ制御部３３０は、信号線３３００、３３０１、３３０２を介してＵｐｓｔｒｅａｍＰ２Ｐ
Ｂｒｉｄｇｅ３１０、３１１、３１２に対して、それぞれに対応するＶＳ Ａｕｔｈｏｒｉｚａｔｉｏｎビットマップのビット情報“１”を通知する。Ｕｐｓｔｒｅａｍ Ｐ２Ｐ
Ｂｒｉｄｇｅ３１０、３１１、３１２は、ＭＲＡスイッチ制御部３３０からの信号線３３００、３３０１、３３０２上の信号が“１”であるため、ベースアドレスレジスタをＲｅａｄ−Ｗｒｉｔｅ属性とする。ＭＲ−ＰＣＩＭ稼働ホストが例えばホスト３４０に決定された場合、ホスト３４０が起動する際にＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ３１０にはメモリ空間上の領域を割り当てるため、ＭＲ−ＰＣＩＭは、割り当てられたメモリ領域を介してＭＲＡスイッチ制御部３３０内のＭｕｌｔｉ−Ｒｏｏｔ
Ｔｏｐｏｌｏｇｙ設定、およびＶＳ Ａｕｔｈｏｒｉｚａｔｉｏｎビットマップの書き換えを行うことが出来る。
図３は、図２と同じく実施例のＭＲＡスイッチ３００を用いた構成例であり、ＶＳ
Ａｕｔｈｏｒｉｚａｔｉｏｎビットマップがホスト３４０上のＭＲ−ＰＣＩＭにより書き換えられた状態を示す。Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３１１、３１２の対応するビットが０に設定されると、ＭＲＡスイッチ制御部３３０は、信号線３３０１、３３０２を介してＵｐｓｔｒｅａｍＰ２Ｐ
Ｂｒｉｄｇｅ３１１、３１２に対して、それぞれに対応するＶＳ Ａｕｔｈｏｒｉｚａｔｉｏｎビットマップのビット情報“０”を通知する。Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３１１、３１２は、ＭＲＡスイッチ制御部３３０から送られる信号が各々“０”であるため、ベースアドレスレジスタをＲｅａｄ
Ｏｎｌｙ属性に変更する。この状態でホスト３４１が起動すると、Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３１１はメモリ領域を要求しないため、ホスト３４１は、Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ３１１に対してメモリ空間上の領域を割り当てない。ホスト３４２も同様にＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３１２に対してメモリ空間を割り当てない。
Ａｕｔｈｏｒｉｚａｔｉｏｎビットマップがホスト３４０上のＭＲ−ＰＣＩＭにより書き換えられた状態を示す。Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３１１、３１２の対応するビットが０に設定されると、ＭＲＡスイッチ制御部３３０は、信号線３３０１、３３０２を介してＵｐｓｔｒｅａｍＰ２Ｐ
Ｂｒｉｄｇｅ３１１、３１２に対して、それぞれに対応するＶＳ Ａｕｔｈｏｒｉｚａｔｉｏｎビットマップのビット情報“０”を通知する。Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３１１、３１２は、ＭＲＡスイッチ制御部３３０から送られる信号が各々“０”であるため、ベースアドレスレジスタをＲｅａｄ
Ｏｎｌｙ属性に変更する。この状態でホスト３４１が起動すると、Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３１１はメモリ領域を要求しないため、ホスト３４１は、Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ３１１に対してメモリ空間上の領域を割り当てない。ホスト３４２も同様にＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３１２に対してメモリ空間を割り当てない。
図４は、本実施例におけるホスト３４０、３４１のメモリ空間割り当て例である。４００、４１０はホスト３４０、３４１の全メモリ空間、４０１、４１１はメモリ空間のうちＩＯデバイスに割り当て可能な領域、４０２はＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ３１０に割り当てられた領域を示す。ＭＲ−ＰＣＩＭ稼動ホスト３４０には従来技術と同じくＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３１０へのメモリ領域４０２が割り当てられるが、ＭＲ−ＰＣＩＭの稼動しないホスト３４１にはＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ３１１へのメモリ領域割り当ては行われない。このためホスト３４１はＩＯデバイスに割り当て可能なメモリ領域４１１の全てをデバイスのみに対して割り当てできる。
Ｐ２Ｐ Ｂｒｉｄｇｅ３１０に割り当てられた領域を示す。ＭＲ−ＰＣＩＭ稼動ホスト３４０には従来技術と同じくＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３１０へのメモリ領域４０２が割り当てられるが、ＭＲ−ＰＣＩＭの稼動しないホスト３４１にはＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ３１１へのメモリ領域割り当ては行われない。このためホスト３４１はＩＯデバイスに割り当て可能なメモリ領域４１１の全てをデバイスのみに対して割り当てできる。
図５は、上記ホスト、ＭＲ−ＰＣＩＭ処理およびＭＲＡスイッチ３００の動作概略を示す流れ図である。ユーザがサーバ装置の電源を投入するとＭＲＡスイッチの電源オンとともに、ＭＲ−ＰＣＩＭ稼働ホスト（本実施例ではホスト３４０）が起動する（ステップ５１０）。ＭＲ−ＰＣＩＭ稼働ホスト以外（ホスト３４１、３４２）は、ＭＲ−ＰＣＩＭによるＭＲ
Ｔｏｐｏｌｏｇｙ情報設定が完了後にユーザから個別に電源投入されるまで起動されない。このとき、Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３１０内のベースアドレスレジスタがＲｅａｄ−Ｗｒｉｔｅ属性に設定されているため、Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ３１０は、ＭＲ−ＰＣＩＭ稼動ホスト３４０にメモリ空間領域の割当を要求し、ホスト３４０は、Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３１０のためにメモリ空間領域を割り当てる。次に、ホスト３４０上のＭＲ−ＰＣＩＭは、Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ３１０を介してＭＲＡスイッチ制御部３３０内のＭｕｌｔｉ−Ｒｏｏｔ Ｔｏｐｏｌｏｇｙ情報設定を行う（ステップ５２０）。設定は、Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ３１０のコンフィグレーションレジスタ、およびメモリ空間領域が割り当てられたメモリ領域を用いて行われる。
次に、ホスト３４０上のＭＲ−ＰＣＩＭは、ＭＲＡスイッチ制御部３３０内のＶＳ
Ａｕｔｈｏｒｉｚａｔｉｏｎビットマップの設定を行い、Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３１０以外の対応するビットを“０”に設定する（ステップ５３０）。次に、スイッチ制御部３３０は、Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ３１１、３１２にこのビット設定を通知し、Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３１１、３１２はベースアドレスレジスタをＲｅａｄ Ｏｎｌｙ属性に変更する（ステップ５４０）。最後にユーザによる個別の電源投入によりホスト３４１、３４２が起動する(ステップ５５０)。ステップ５４０の処理によってＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３１１、３１２のベースアドレスレジスタはＲｅａｄ
Ｏｎｌｙ属性となっているため、ホスト３４１、３４２起動時にＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３１１、３１２に各々メモリ空間上の領域が割り当てられることはない。
Ｔｏｐｏｌｏｇｙ情報設定が完了後にユーザから個別に電源投入されるまで起動されない。このとき、Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３１０内のベースアドレスレジスタがＲｅａｄ−Ｗｒｉｔｅ属性に設定されているため、Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ３１０は、ＭＲ−ＰＣＩＭ稼動ホスト３４０にメモリ空間領域の割当を要求し、ホスト３４０は、Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３１０のためにメモリ空間領域を割り当てる。次に、ホスト３４０上のＭＲ−ＰＣＩＭは、Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ３１０を介してＭＲＡスイッチ制御部３３０内のＭｕｌｔｉ−Ｒｏｏｔ Ｔｏｐｏｌｏｇｙ情報設定を行う（ステップ５２０）。設定は、Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ３１０のコンフィグレーションレジスタ、およびメモリ空間領域が割り当てられたメモリ領域を用いて行われる。
次に、ホスト３４０上のＭＲ−ＰＣＩＭは、ＭＲＡスイッチ制御部３３０内のＶＳ
Ａｕｔｈｏｒｉｚａｔｉｏｎビットマップの設定を行い、Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３１０以外の対応するビットを“０”に設定する（ステップ５３０）。次に、スイッチ制御部３３０は、Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ３１１、３１２にこのビット設定を通知し、Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３１１、３１２はベースアドレスレジスタをＲｅａｄ Ｏｎｌｙ属性に変更する（ステップ５４０）。最後にユーザによる個別の電源投入によりホスト３４１、３４２が起動する(ステップ５５０)。ステップ５４０の処理によってＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３１１、３１２のベースアドレスレジスタはＲｅａｄ
Ｏｎｌｙ属性となっているため、ホスト３４１、３４２起動時にＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ３１１、３１２に各々メモリ空間上の領域が割り当てられることはない。
ＭＲＡスイッチ３０１に関する動作も同様である。ホスト３４０のＭＲ−ＰＣＩＭは、ＭＲＡスイッチ３０１の接続されるＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅに対してステップ５２０、５３０を実行し、ＭＲＡスイッチ３０１は、そのＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅについてステップ５４０を実行する。この結果、ホスト３４０に接続されるＭＲＡスイッチ３０１のＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅはそのメモリ空間上の領域を必要とするが、ＭＲＡスイッチ３０１の他のＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅは、ホスト３４１、３４２の各メモリ空間上の領域を必要としない。
Ｐ２Ｐ Ｂｒｉｄｇｅに対してステップ５２０、５３０を実行し、ＭＲＡスイッチ３０１は、そのＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅについてステップ５４０を実行する。この結果、ホスト３４０に接続されるＭＲＡスイッチ３０１のＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅはそのメモリ空間上の領域を必要とするが、ＭＲＡスイッチ３０１の他のＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅは、ホスト３４１、３４２の各メモリ空間上の領域を必要としない。
図６は、本実施例のホスト３４０の構成例である。ホスト３４０は、ＣＰＵ３４０１、チップセット３４０２、メモリ３４０３、内蔵ＨＤＤ３４０４で構成され、ＰＣＩｅＩ／Ｆ（インタフェース）３４０５を介してＭＲＡスイッチ３００に接続される。図４に示すホスト３４０のメモリ空間４００とは、ＣＰＵ３４０１が認識する全メモリ空間を示している。
本発明の活用例として、広大なメモリ領域を必要とする複数のＩＯデバイスをホスト間で共有して使用するようなシステムにおいても、ＭＲＡスイッチを介してホストとＩＯデバイスを接続することによって、ＩＯデバイスに割り当て可能なメモリ空間上の領域を効率よく割り当てることが可能である。
３００：ＭＲＡスイッチ、３１０：Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ、３１１：Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ、３１２：Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ、３４０：ホスト（ＭＲ−ＰＣＩＭ稼働）、３４１：ホスト、３４２：ホスト、３３０：ＭＲＡスイッチ制御部。
Ｐ２Ｐ Ｂｒｉｄｇｅ、３１１：Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ、３１２：Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ、３４０：ホスト（ＭＲ−ＰＣＩＭ稼働）、３４１：ホスト、３４２：ホスト、３３０：ＭＲＡスイッチ制御部。
Claims (8)
- 複数のＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅが収容されるＭＲＡスイッチにおいて、
外部からの設定指示に応じて、前記ＭＲＡスイッチ内のメモリ上に設定され前記Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅの各々に対応するＶＳ（Ｖｉｒｔｕａｌ Ｓｗｉｔｃｈ） Ａｕｔｈｏｒｉｚａｔｉｏｎ ビットのうち設定値が１である１ビットを除いて他ビットを各々設定値０に設定する手段と、
前記設定値が１であるＶＳ
Ａｕｔｈｏｒｉｚａｔｉｏｎ ビットに対応するＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ内のベースアドレスレジスタをＲｅａｄ−Ｗｒｉｔｅ属性に設定し、前記設定値が０であるＶＳ
Ａｕｔｈｏｒｉｚａｔｉｏｎ ビットに対応するＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ内のベースアドレスレジスタをＲｅａｄ Ｏｎｌｙ属性に設定する手段と、
外部に対して、前記Ｒｅａｄ
Ｏｎｌｙ属性のベースアドレスレジスタをもつＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅに対応するメモリ空間領域の要求を抑止する手段とを有することを特徴とするＭＲＡスイッチ。 - 前記設定指示は、前記設定値が１であるＶＳ
Ａｕｔｈｏｒｉｚａｔｉｏｎ ビットに対応するＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅに対して発行されることを特徴とする請求項１に記載のＭＲＡスイッチ。 - 複数のホストコンピュータと、
前記複数のホストコンピュータの各々に対応するＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅが収容されるＭＲＡスイッチとを有するサーバ装置において、
前記ホストコンピュータの１つは、接続されるＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅを介して、前記ＭＲＡスイッチ内のメモリ上に設定され前記Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅの各々に対応するＶＳ（Ｖｉｒｔｕａｌ Ｓｗｉｔｃｈ）
Ａｕｔｈｏｒｉｚａｔｉｏｎ ビットのうち当該接続されるＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅに対応するＶＳ Ａｕｔｈｏｒｉｚａｔｉｏｎ ビットの設定値が１の状態で他ビットを各々設定値０に設定するＭＲ−ＰＣＩＭを有し、
前記ＭＲＡスイッチは、前記設定値が１であるＶＳ
Ａｕｔｈｏｒｉｚａｔｉｏｎ ビットに対応するＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ内のベースアドレスレジスタをＲｅａｄ−Ｗｒｉｔｅ属性に設定し、前記設定値が０であるＶＳ
Ａｕｔｈｏｒｉｚａｔｉｏｎ ビットに対応するＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ内のベースアドレスレジスタをＲｅａｄ Ｏｎｌｙ属性に設定する手段を有し、
前記複数のホストコンピュータの各々が有するメモリ空間のうち、前記ＭＲ−ＰＣＩＭが稼働するホストコンピュータのメモリ空間を除き、他ホストコンピュータの各々に対応するＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅに対するメモリ空間領域の割当を抑止することを特徴とするサーバ装置。 - 前記ＭＲ−ＰＣＩＭは、前記ＶＳ
Ａｕｔｈｏｒｉｚａｔｉｏｎ ビットを設定する前に、前記ＭＲＡスイッチのＭＲ Ｔｏｐｏｌｏｇｙ情報を設定することを特徴とする請求項３に記載のサーバ装置。 - 前記他ホストコンピュータの各々は、対応するＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ内のベースアドレスレジスタがＲｅａｄ Ｏｎｌｙ属性に設定された後、起動して前記ＭＲＡスイッチに接続されるＩ／Ｏデバイスに対する前記メモリ空間の割当を行うことを特徴とする請求項３に記載のサーバ装置。 - 複数のホストコンピュータと、
前記複数のホストコンピュータの各々に対応するＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅが収容されるＭＲＡスイッチとを有するサーバ装置において、
前記ＭＲＡスイッチは、前記ＭＲＡスイッチ内のメモリ上に設定され前記Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅの各々に対応するＶＳ（Ｖｉｒｔｕａｌ Ｓｗｉｔｃｈ） Ａｕｔｈｏｒｉｚａｔｉｏｎ ビットのうち、設定値が１であるＶＳ Ａｕｔｈｏｒｉｚａｔｉｏｎ
ビットに対応するＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ内のベースアドレスレジスタをＲｅａｄ−Ｗｒｉｔｅ属性に設定し、前記設定値が０であるＶＳ Ａｕｔｈｏｒｉｚａｔｉｏｎ
ビットに対応するＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅ内のベースアドレスレジスタをＲｅａｄ Ｏｎｌｙ属性に設定する手段を有し、
第１のホストコンピュータは、接続されるＵｐｓｔｒｅａｍ
Ｐ２Ｐ ＢｒｉｄｇｅであってベースアドレスレジスタがＲｅａｄ−Ｗｒｉｔｅ属性に設定されたＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅからの要求に応じて、当該Ｕｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅに対してメモリ空間領域を割り当てる手段と、当該Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅを介して、当該Ｕｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅに対応するＶＳ
Ａｕｔｈｏｒｉｚａｔｉｏｎ ビットを除き他のＵｐｓｔｒｅａｍ Ｐ２Ｐ Ｂｒｉｄｇｅに対応するＶＳ Ａｕｔｈｏｒｉｚａｔｉｏｎ ビットを各々設定値０に設定する手段とを有し、
前記第１のホストコンピュータを除く他ホストコンピュータの各々は、対応するＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅに対するメモリ空間領域の割当を抑止することを特徴とするサーバ装置。 - 前記第１のホストコンピュータは、前記ＶＳ
Ａｕｔｈｏｒｉｚａｔｉｏｎ ビットを設定する前に、前記ＭＲＡスイッチのＭＲ Ｔｏｐｏｌｏｇｙ情報を設定することを特徴とする請求項６に記載のサーバ装置。 - 前記他ホストコンピュータの各々は、対応するＵｐｓｔｒｅａｍ
Ｐ２Ｐ Ｂｒｉｄｇｅ内のベースアドレスレジスタがＲｅａｄ Ｏｎｌｙ属性に設定された後、起動して前記ＭＲＡスイッチに接続されるＩ／Ｏデバイスに対する前記メモリ空間の割当を行うことを特徴とする請求項６に記載のサーバ装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2008/003289 WO2010055544A1 (ja) | 2008-11-12 | 2008-11-12 | Ｍｒａスイッチを備えるサーバ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2010055544A1 true JPWO2010055544A1 (ja) | 2012-04-05 |
| JP5469085B2 JP5469085B2 (ja) | 2014-04-09 |
Family
ID=42169694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010537614A Expired - Fee Related JP5469085B2 (ja) | 2008-11-12 | 2008-11-12 | Ｍｒａスイッチを備えるサーバ装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5469085B2 (ja) |
| WO (1) | WO2010055544A1 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021252A (ja) * | 2006-07-14 | 2008-01-31 | Hitachi Ltd | 計算機システム及びアドレス割当方法 |
| US7984454B2 (en) * | 2006-12-19 | 2011-07-19 | International Business Machines Corporation | Migration of single root stateless virtual functions |
-
2008
- 2008-11-12 JP JP2010537614A patent/JP5469085B2/ja not_active Expired - Fee Related
- 2008-11-12 WO PCT/JP2008/003289 patent/WO2010055544A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| JP5469085B2 (ja) | 2014-04-09 |
| WO2010055544A1 (ja) | 2010-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6329318B2 (ja) | 情報処理装置 | |
| US9824050B2 (en) | Shared PCIe end point system including a PCIe switch and method for initializing the switch | |
| US10002085B2 (en) | Peripheral component interconnect (PCI) device and system including the PCI | |
| TWI454926B (zh) | ＵＳＢ攜帶型（Ｏｎ-Ｔｈｅ-Ｇｏ）控制器 | |
| US9223734B2 (en) | Switch with synthetic device capability | |
| US20110167189A1 (en) | Storage apparatus and its data transfer method | |
| TWI718969B (zh) | 記憶體裝置、記憶體定址方法與包括非暫時性儲存媒體的物品 | |
| KR102209525B1 (ko) | 마이크로 서버, mac 주소 할당 방법 및 컴퓨터 판독가능 기록매체 | |
| US20140006659A1 (en) | Driver-assisted base address register mapping | |
| US10474606B2 (en) | Management controller including virtual USB host controller | |
| US11995019B2 (en) | PCIe device with changeable function types and operating method thereof | |
| US11928070B2 (en) | PCIe device | |
| US20170075816A1 (en) | Storage system | |
| EP3716084A1 (en) | Apparatus and method for sharing a flash device among multiple masters of a computing platform | |
| TW202240415A (zh) | PCIe裝置及其操作方法 | |
| KR20100067066A (ko) | 이종 프로세싱 유닛들 사이에서 하드웨어 디바이스들을 바인딩 및 마이그레이팅하기 위한 칩셋 지원 | |
| TW202240414A (zh) | PCIe功能及其操作方法 | |
| US9146693B2 (en) | Storage control device, storage system, and storage control method | |
| US20150326684A1 (en) | System and method of accessing and controlling a co-processor and/or input/output device via remote direct memory access | |
| JP5469085B2 (ja) | Ｍｒａスイッチを備えるサーバ装置 | |
| JP7028902B2 (ja) | ストレージシステム及び入出力制御方法 | |
| JP2018113075A (ja) | 情報処理装置 | |
| JP2020173603A (ja) | デバイス通信制御モジュールおよびデバイス通信制御方法 | |
| JP7242928B2 (ja) | ストレージシステム及び入出力制御方法 | |
| JP6948039B2 (ja) | コンピュータシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140130 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5469085 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |