JPWO2010047174A1 - ソース・コード処理方法、システム、及びプログラム - Google Patents
ソース・コード処理方法、システム、及びプログラム Download PDFInfo
- Publication number
- JPWO2010047174A1 JPWO2010047174A1 JP2010534746A JP2010534746A JPWO2010047174A1 JP WO2010047174 A1 JPWO2010047174 A1 JP WO2010047174A1 JP 2010534746 A JP2010534746 A JP 2010534746A JP 2010534746 A JP2010534746 A JP 2010534746A JP WO2010047174 A1 JPWO2010047174 A1 JP WO2010047174A1
- Authority
- JP
- Japan
- Prior art keywords
- source code
- processing time
- processing
- processors
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/70—Software maintenance or management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/45—Exploiting coarse grain parallelism in compilation, i.e. parallelism between groups of instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/45—Exploiting coarse grain parallelism in compilation, i.e. parallelism between groups of instructions
- G06F8/456—Parallelism detection
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Devices For Executing Special Programs (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
Description
MSCxy : ブロックXとブロックYがカットされているときの、ブロックXからブロックYについてのメッセージ送信コスト。
MRCxy : ブロックXとブロックYがカットされているときの、ブロックXからブロックYについてのメッセージ受信コスト。
SCxy : ブロックXからブロックYについての投機コスト。
SCCxy : ブロックXからブロックYについての投機チェックコスト。
RBCxy : ブロックXからブロックYについての投機が失敗した場合のロールバック・コスト。
Tcs = |D|+|E|+|F|+SCcd+MRCif+MRCcd+SCCcd
ここで、例えば|D|は、ブロックDの実行時間をあらわす。
Tcf = |B|+|C|+|D|+|E|+|F|+MRCac+MSCcd+MRCcd+RBCcd+MRCif
Tc = pcTcs + (1-pc)Tcfと計算される。
例えば、http://www.kogures.com/hitoshi/webtext/pt-pert/index.htmlに記述されているPERTの方法などを使用することができる。
cmin = null、C = クリティカル・パスの可能なカットの集合とセットされる。
Tmin = Ts1s2、b1 = s1、b2 = s2、uminには、s2がs1の下に結合されたときの期待されるコストが代入される。ステップ1222からは、ステップ1210の判断に戻る。
tbc2 bc3 = |B|+|C|+|D|+|E|+|F|+MRCac+MRCif
ubc2 bc3 = |A|+|B|+|C|+|D|+|E|+|F|+|G|+|H|+|I|
+MRCac+MRCif+MSCac+MSCif
tbc1 bc4 = p1p2(|D|+|E|+|F|+ SCcd + SCif + MRcd + SCCcd + MRCif + SCCif)+ p1(1-p2)(|A|+|G|+|H|+|I|+|F|+MSAac+MSCif+MRCif+SCCif+RBCif)+
(1-p1)(|B|+|C|+|D|+|E|+|F| + MRCac +
MSCcd + MRCcd + SCCcd + RBCcd + MRCif)
ubc1 bc4 = |A|+|B|+|C|+|D|+|E|+|F|+|G|+|H|+|I|+
p1p2(SCcd + SCif + MRcd + SCCcd + MRCif + SCCif)+
p1(1-p2)(MSAac+MSCif+MRCif+SCCif+RBCif)+
(1-p1)(MRCac + MSCcd + MRCcd + SCCcd + RBCcd + MRCif)
ここで、p1及びp2は、図示されている経路での投機の成功確率である。
1st output of Code 1 -> 1st argument of Code 3
1st output of Code 2 -> 2nd argument of Code 3
1st output of Code 3 -> 3rd argument of Code 3
406、422・・・コンパイラ
412・・・「クリティカル・パスのカット」モジュール
416・・・「CPU割当て用コード生成」モジュール
418・・・CPU用コード
420・・・依存関係情報
Claims (27)
- コンピュータの処理によって、マルチプロセッサ・システムで並列実行可能とするためのソース・コードを生成する方法であって、
プログラムのソース・コードを入力するステップと、
前記コンピュータの処理によって、前記プログラムのソース・コードの処理のクリティカル・パスを見つけるステップと、
前記クリティカル・パスをカットして、前記マルチプロセッサ・システムの個々のプロセッサ毎に対応して前記ソース・コードを分割するステップを有する、
ソース・コード処理方法。 - 前記ソース・コードをコンパイルして実行し、前記ソース・コードの処理ブロック単位の処理時間を計測して記録するステップをさらに有し、
前記ソース・コードを分割するステップは、前記記録された処理時間を用いて、分割されたソース・コードのうちの期待される処理時間が最大のものの期待される処理時間が、少なくとも元のソース・コードの処理時間より短くなるように分割を行う、請求項1の方法。 - 処理が異なるプロセッサにまたがった際のメッセージングのコスト、投機実行のために必要な処理、、投機が失敗した際のロールバックのコスト、及び各ブロックへの入力の予測がどの程度当たるのかという投機成功確率のデータを更に計測して記録するステップを有する、請求項2の方法。
- 前記ソース・コードを分割するステップは、前記記録された処理時間を用いて、分割されたソース・コードのうちの期待される処理時間が最大のものの期待される処理時間が最小になるように分割を行う、請求項2の方法。
- 前記分割されたソース・コードの間の変数及び引数の依存関係の情報を含む情報を出力するステップをさらに有する、請求項1の方法。
- 前記マルチプロセッサ・システムのプロセッサの個数と、前記分割されたソース・コードの個数を比較し、前記分割されたソース・コードの個数がプロセッサの個数よりも多いことに応答して、前記分割されたソース・コードの個数がプロセッサの個数と等しいかそれ以下になるように、前記分割されたソース・コードを結合するステップをさらに有する、請求項2の方法。
- 前記分割されたソース・コードを結合するステップは、前記記録された処理時間を用いて、結合されたソース・コードのうちの期待される処理時間が最大のものの期待される処理時間が最小になるように結合を行う、請求項6の方法。
- 前記ソース・コードは、シミュレーション・モデリング・ツールの機能により生成されたものであり、前記ソース・コードの処理ブロック単位は、シミュレーション・モデリング・ツール上のブロック線図のブロックに対応する、請求項1の方法。
- コンピュータの処理によって、マルチプロセッサ・システムで並列実行可能とするための複数のソース・コードを生成するシステムであって、
プログラムのソース・コードを保存する記録手段と、
前記コンピュータの処理によって、前記プログラムのソース・コードを読み取って、該ソース・コードの処理のクリティカル・パスを見つける手段と、
前記クリティカル・パスをカットして、前記マルチプロセッサ・システムの個々のプロセッサ毎に対応して前記ソース・コードを分割する手段を有する、
ソース・コード処理システム。 - 前記ソース・コードをコンパイルして実行し、前記ソース・コードの処理ブロック単位の処理時間を計測して記録する手段をさらに有し、
前記ソース・コードを分割する手段は、前記記録された処理時間を用いて、分割されたソース・コードのうちの期待される処理時間が最大のものの期待される処理時間が、少なくとも元のソース・コードの処理時間より短くなるように分割を行う、請求項9のシステム。 - 前記処理時間を計測して記録する手段は、処理が異なるプロセッサにまたがった際のメッセージングのコスト、投機実行のために必要な処理、投機が失敗した際のロールバックのコスト、及び各ブロックへの入力の予測がどの程度当たるのかという投機成功確率のデータを更に計測して記録する、請求項10のシステム。
- 前記ソース・コードを分割するシステムは、前記記録された処理時間を用いて、分割されたソース・コードのうちの期待される処理時間が最大のものの期待される処理時間が最小になるように分割を行う、請求項10のシステム。
- 前記分割されたソース・コードの間の変数及び引数の依存関係の情報を含む情報を出力する手段をさらに有する、請求項9のシステム。
- 前記マルチプロセッサ・システムのプロセッサの個数と、前記分割されたソース・コードの個数を比較し、前記分割されたソース・コードの個数がプロセッサの個数よりも多いことに応答して、前記分割されたソース・コードの個数がプロセッサの個数と等しいかそれ以下になるように、前記分割されたソース・コードを結合する手段をさらに有する、請求項10のシステム。
- 前記分割されたソース・コードを結合する手段は、前記記録された処理時間を用いて、結合されたソース・コードのうちの期待される処理時間が最大のものの期待される処理時間が最小になるように結合を行う、請求項14のシステム。
- 前記ソース・コードは、シミュレーション・モデリング・ツールの機能により生成されたものであり、前記ソース・コードの処理ブロック単位は、シミュレーション・モデリング・ツール上のブロック線図のブロックに対応する、請求項9のシステム。
- マルチプロセッサ・システムにより並列実行可能な複数のプログラムを実行するコンピュータ・システムであって、
プログラムのソース・コードを保存する記録手段と、
前記コンピュータの処理によって、前記プログラムのソース・コードを読み取って、該ソース・コードの処理のクリティカル・パスを見つける手段と、
前記クリティカル・パスをカットして、前記マルチプロセッサ・システムの個々のプロセッサ毎に対応して前記ソース・コードを分割する手段と、
前記分割されたソース・コードをコンパイルする手段と、
前記コンパイルされた実行可能プログラムを、前記マルチプロセッサ・システムの個別のプロセッサに割り当てる手段を有する、
コンピュータ・システム。 - 前記ソース・コードをコンパイルして実行し、前記ソース・コードの処理ブロック単位の処理時間を計測して記録する手段をさらに有し、
前記ソース・コードを分割する手段は、前記記録された処理時間を用いて、分割されたソース・コードのうちの期待される処理時間が最大のものの期待される処理時間が、少なくとも元のソース・コードの処理時間より短くなるように分割を行う、請求項17のコンピュータ・システム。 - 前記処理時間を計測して記録する手段は、処理が異なるプロセッサにまたがった際のメッセージングのコスト、投機実行のために必要な処理、投機が失敗した際のロールバックのコスト、及び各ブロックへの入力の予測がどの程度当たるのかという投機成功確率のデータを更に計測して記録する、請求項18のコンピュータ・システム。
- 前記ソース・コードを分割するシステムは、前記記録された処理時間を用いて、分割されたソース・コードのうちの期待される処理時間が最大のものの期待される処理時間が最小になるように分割を行う、請求項18のコンピュータ・システム。
- 前記分割されたソース・コードの間の変数及び引数の依存関係の情報を含む情報を出力する手段と、
該依存関係の情報を、前記マルチプロセッサ・システムの個別のプロセッサが参照可能となるようにロードする手段、
をさらに有する、請求項17のコンピュータ・システム。 - 前記マルチプロセッサ・システムのプロセッサの個数と、前記分割されたソース・コードの個数を比較し、前記分割されたソース・コードの個数がプロセッサの個数よりも多いことに応答して、前記分割されたソース・コードの個数がプロセッサの個数と等しいかそれ以下になるように、前記分割されたソース・コードを結合する手段をさらに有する、請求項17のコンピュータ・システム。
- コンピュータの処理によって、マルチプロセッサ・システムで並列実行可能とするためのソース・コードを生成するプログラムであって、
前記コンピュータに、
プログラムのソース・コードを入力するステップと、
前記コンピュータの処理によって、前記プログラムのソース・コードの処理のクリティカル・パスを見つけるステップと、
前記クリティカル・パスをカットして、前記マルチプロセッサ・システムの個々のプロセッサ毎に対応して前記ソース・コードを分割するステップを実行させる、
プログラム。 - 前記ソース・コードをコンパイルして実行し、前記ソース・コードの処理ブロック単位の処理時間を計測して記録するステップをさらに有し、
前記ソース・コードを分割するステップは、前記記録された処理時間を用いて、分割されたソース・コードのうちの期待される処理時間が最大のものの期待される処理時間が、少なくとも元のソース・コードの処理時間より短くなるように分割を行う、請求項23のプログラム。 - 処理が異なるプロセッサにまたがった際のメッセージングのコスト、投機実行のために必要な処理、、投機が失敗した際のロールバックのコスト、及び各ブロックへの入力の予測がどの程度当たるのかという投機成功確率のデータを更に計測して記録するステップを有する、請求項24のプログラム。
- 前記ソース・コードを分割するステップは、前記記録された処理時間を用いて、分割されたソース・コードのうちの期待される処理時間が最大のものの期待される処理時間が最小になるように分割を行う、請求項24のプログラム。
- 前記マルチプロセッサ・システムのプロセッサの個数と、前記分割されたソース・コードの個数を比較し、前記分割されたソース・コードの個数がプロセッサの個数よりも多いことに応答して、前記分割されたソース・コードの個数がプロセッサの個数と等しいかそれ以下になるように、前記分割されたソース・コードを結合するステップをさらに有する、請求項24のプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010534746A JP5209059B2 (ja) | 2008-10-24 | 2009-08-24 | ソース・コード処理方法、システム、及びプログラム |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008274686 | 2008-10-24 | ||
JP2008274686 | 2008-10-24 | ||
JP2010534746A JP5209059B2 (ja) | 2008-10-24 | 2009-08-24 | ソース・コード処理方法、システム、及びプログラム |
PCT/JP2009/064698 WO2010047174A1 (ja) | 2008-10-24 | 2009-08-24 | ソース・コード処理方法、システム、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010047174A1 true JPWO2010047174A1 (ja) | 2012-03-22 |
JP5209059B2 JP5209059B2 (ja) | 2013-06-12 |
Family
ID=42118628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010534746A Active JP5209059B2 (ja) | 2008-10-24 | 2009-08-24 | ソース・コード処理方法、システム、及びプログラム |
Country Status (6)
Country | Link |
---|---|
US (2) | US8407679B2 (ja) |
EP (1) | EP2352087A4 (ja) |
JP (1) | JP5209059B2 (ja) |
KR (1) | KR101522444B1 (ja) |
CN (1) | CN102197376B (ja) |
WO (1) | WO2010047174A1 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9053239B2 (en) * | 2003-08-07 | 2015-06-09 | International Business Machines Corporation | Systems and methods for synchronizing software execution across data processing systems and platforms |
JP4988789B2 (ja) * | 2009-05-19 | 2012-08-01 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シミュレーション・システム、方法及びプログラム |
US8863128B2 (en) * | 2010-09-30 | 2014-10-14 | Autodesk, Inc | System and method for optimizing the evaluation of task dependency graphs |
US9256401B2 (en) | 2011-05-31 | 2016-02-09 | Microsoft Technology Licensing, Llc | Editor visualization of symbolic relationships |
US8789018B2 (en) | 2011-05-31 | 2014-07-22 | Microsoft Corporation | Statically derived symbolic references for dynamic languages |
US8752035B2 (en) * | 2011-05-31 | 2014-06-10 | Microsoft Corporation | Transforming dynamic source code based on semantic analysis |
JP5775386B2 (ja) * | 2011-07-14 | 2015-09-09 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 並列化方法、システム、及びプログラム |
JP6021342B2 (ja) * | 2012-02-09 | 2016-11-09 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 並列化方法、システム、及びプログラム |
US9477585B2 (en) | 2012-11-09 | 2016-10-25 | Coherent Logix, Incorporated | Real time analysis and control for a multiprocessor system |
US8954939B2 (en) | 2012-12-31 | 2015-02-10 | Microsoft Corporation | Extending a development environment |
US20150363230A1 (en) * | 2013-01-23 | 2015-12-17 | Waseda University | Parallelism extraction method and method for making program |
KR101883475B1 (ko) | 2013-02-28 | 2018-07-31 | 한화지상방산 주식회사 | 소형통합제어장치 |
US9552195B2 (en) * | 2013-03-08 | 2017-01-24 | Facebook, Inc. | Enlarging control regions to optimize script code compilation |
US10592278B2 (en) * | 2013-03-15 | 2020-03-17 | Facebook, Inc. | Defer heavy operations while scrolling |
US10326448B2 (en) | 2013-11-15 | 2019-06-18 | Scientific Concepts International Corporation | Code partitioning for the array of devices |
US9294097B1 (en) | 2013-11-15 | 2016-03-22 | Scientific Concepts International Corporation | Device array topology configuration and source code partitioning for device arrays |
US9698791B2 (en) | 2013-11-15 | 2017-07-04 | Scientific Concepts International Corporation | Programmable forwarding plane |
CN104678775A (zh) * | 2013-11-27 | 2015-06-03 | 联创汽车电子有限公司 | Hils系统及其同步纠偏方法 |
JP6427054B2 (ja) * | 2015-03-31 | 2018-11-21 | 株式会社デンソー | 並列化コンパイル方法、及び並列化コンパイラ |
JP6803173B2 (ja) * | 2015-08-24 | 2020-12-23 | エスエーエス アイピー,インコーポレーテッドSAS IP, Inc. | 時間ドメイン分解過渡シミュレーションのためのプロセッサ実行システム及び方法 |
US10289469B2 (en) * | 2016-10-28 | 2019-05-14 | Nvidia Corporation | Reliability enhancement utilizing speculative execution systems and methods |
JP2018124605A (ja) * | 2017-01-30 | 2018-08-09 | オムロン株式会社 | 画像処理システム、情報処理装置、情報処理方法、および、情報処理プログラム |
US20210248288A1 (en) * | 2018-07-19 | 2021-08-12 | Hitachi Automotive Systems, Ltd. | Simulation device, simulation method, and ecu device |
KR20200053318A (ko) | 2018-11-08 | 2020-05-18 | 삼성전자주식회사 | 인공 신경망의 연산 처리 그래프를 관리하는 시스템 및 이를 이용한 연산 처리 그래프를 관리하는 방법 |
CN113439256A (zh) * | 2019-02-26 | 2021-09-24 | 三菱电机株式会社 | 信息处理装置、信息处理方法和信息处理程序 |
US11645219B2 (en) * | 2021-02-02 | 2023-05-09 | American Megatrends International, Llc | Method for generating a hybrid BMC system and hybrid BMC system |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3039953B2 (ja) * | 1989-04-28 | 2000-05-08 | 株式会社日立製作所 | 並列化装置 |
US5325525A (en) * | 1991-04-04 | 1994-06-28 | Hewlett-Packard Company | Method of automatically controlling the allocation of resources of a parallel processor computer system by calculating a minimum execution time of a task and scheduling subtasks against resources to execute the task in the minimum time |
JP3224426B2 (ja) | 1992-09-04 | 2001-10-29 | 富士通株式会社 | プログラム解析支援装置 |
JP2576360B2 (ja) | 1993-06-23 | 1997-01-29 | 日本電気株式会社 | タイミング考慮配置装置 |
JPH08180100A (ja) | 1994-12-27 | 1996-07-12 | Fujitsu Ltd | スケジューリング方法および装置 |
US5774728A (en) * | 1995-12-27 | 1998-06-30 | International Business Machines Corporation | Method and system for compiling sections of a computer program for multiple execution environments |
JP2000207223A (ja) * | 1999-01-12 | 2000-07-28 | Matsushita Electric Ind Co Ltd | 並列処理向けのプログラム処理方法および装置、並びに並列処理向けのプログラム処理を実行するプログラムを記録した記録媒体および並列処理向けの命令列を記録した記録媒体 |
JP3707727B2 (ja) * | 2000-10-30 | 2005-10-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プログラムの最適化方法及びこれを用いたコンパイラ |
JP3870112B2 (ja) * | 2002-03-13 | 2007-01-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンパイル方法、コンパイル装置、及びコンパイル用プログラム |
US20050144602A1 (en) * | 2003-12-12 | 2005-06-30 | Tin-Fook Ngai | Methods and apparatus to compile programs to use speculative parallel threads |
US7603546B2 (en) * | 2004-09-28 | 2009-10-13 | Intel Corporation | System, method and apparatus for dependency chain processing |
US20060123401A1 (en) * | 2004-12-02 | 2006-06-08 | International Business Machines Corporation | Method and system for exploiting parallelism on a heterogeneous multiprocessor computer system |
US7627864B2 (en) * | 2005-06-27 | 2009-12-01 | Intel Corporation | Mechanism to optimize speculative parallel threading |
JP3938387B2 (ja) * | 2005-08-10 | 2007-06-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンパイラ、制御方法、およびコンパイラ・プログラム |
JP2008059304A (ja) * | 2006-08-31 | 2008-03-13 | Sony Corp | 通信装置および方法、並びにプログラム |
JPWO2008072334A1 (ja) * | 2006-12-14 | 2010-03-25 | 富士通株式会社 | コンパイル方法及びコンパイラ |
WO2008092883A2 (en) * | 2007-01-30 | 2008-08-07 | Nema Labs Ab | Speculative throughput computing |
JP2009129179A (ja) * | 2007-11-22 | 2009-06-11 | Toshiba Corp | プログラム並列化支援装置およびプログラム並列化支援方法 |
JP5148674B2 (ja) * | 2010-09-27 | 2013-02-20 | 株式会社東芝 | プログラム並列化装置およびプログラム |
-
2009
- 2009-08-24 WO PCT/JP2009/064698 patent/WO2010047174A1/ja active Application Filing
- 2009-08-24 KR KR1020117009462A patent/KR101522444B1/ko active IP Right Grant
- 2009-08-24 EP EP09821874A patent/EP2352087A4/en not_active Withdrawn
- 2009-08-24 JP JP2010534746A patent/JP5209059B2/ja active Active
- 2009-08-24 CN CN200980142515.2A patent/CN102197376B/zh active Active
- 2009-10-22 US US12/603,598 patent/US8407679B2/en active Active
-
2013
- 2013-01-25 US US13/750,112 patent/US8595712B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2352087A4 (en) | 2012-08-08 |
WO2010047174A1 (ja) | 2010-04-29 |
US8595712B2 (en) | 2013-11-26 |
KR20110071097A (ko) | 2011-06-28 |
US20130139131A1 (en) | 2013-05-30 |
JP5209059B2 (ja) | 2013-06-12 |
KR101522444B1 (ko) | 2015-05-21 |
EP2352087A1 (en) | 2011-08-03 |
CN102197376B (zh) | 2014-01-15 |
US20100106949A1 (en) | 2010-04-29 |
CN102197376A (zh) | 2011-09-21 |
US8407679B2 (en) | 2013-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5209059B2 (ja) | ソース・コード処理方法、システム、及びプログラム | |
JP4629768B2 (ja) | 並列化処理方法、システム、及びプログラム | |
JP4931978B2 (ja) | 並列化処理方法、システム、及びプログラム | |
Burtscher et al. | Perfexpert: An easy-to-use performance diagnosis tool for hpc applications | |
US8677334B2 (en) | Parallelization method, system and program | |
JP4042604B2 (ja) | プログラム並列化装置,プログラム並列化方法およびプログラム並列化プログラム | |
JP4988789B2 (ja) | シミュレーション・システム、方法及びプログラム | |
JP5651251B2 (ja) | シミュレーション実行方法、プログラム及びシステム | |
US20030196196A1 (en) | Program interpreter | |
JP6021342B2 (ja) | 並列化方法、システム、及びプログラム | |
US8868381B2 (en) | Control system design simulation using switched linearization | |
WO2006022204A1 (ja) | ソースプログラムの分析装置および方法 | |
JP5479942B2 (ja) | 並列化方法、システム、及びプログラム | |
US9396095B2 (en) | Software verification | |
US9218317B2 (en) | Parallelization method, system, and program | |
Ferdinand et al. | Static memory and timing analysis of embedded systems code | |
JP4997144B2 (ja) | マルチタスク処理装置およびその方法 | |
KR102512704B1 (ko) | 매트릭스 연산 방법 및 그 장치 | |
Agarwal et al. | Spartan: A software tool for parallelization bottleneck analysis | |
Fleury et al. | Methodology and tools for system analysis of parallel pipelines | |
CN117313595A (zh) | 用于功能验证的随机指令生成方法、设备及系统 | |
van Gemund | On the analysis of Pamela models," | |
SIM JOON | HARDWARE-SOFTWARE CODESIGN FOR RUN-TIME RECONFIGURABLE FPGA-BASED SYSTEMS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5209059 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |