JPWO2009090893A1 - Capacitor element, semiconductor device including the same, and method of manufacturing capacitor element - Google Patents
Capacitor element, semiconductor device including the same, and method of manufacturing capacitor element Download PDFInfo
- Publication number
- JPWO2009090893A1 JPWO2009090893A1 JP2009549996A JP2009549996A JPWO2009090893A1 JP WO2009090893 A1 JPWO2009090893 A1 JP WO2009090893A1 JP 2009549996 A JP2009549996 A JP 2009549996A JP 2009549996 A JP2009549996 A JP 2009549996A JP WO2009090893 A1 JPWO2009090893 A1 JP WO2009090893A1
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- lower electrode
- semiconductor device
- wiring layer
- capacitive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
下部電極材料がCu配線と直接接している構造の容量素子において、信頼性を向上させる構造を提供する。容量素子(30)は、Cu配線層からなる第一の下部電極(32)と、第一の下部電極(32)上に設けられるととともに第一の下部電極(32)を内包する大きさの開口部(44)を有する容量素子層間膜(40)と、開口部(44)を内包するように第一の下部電極(32)上及び容量素子層間膜(40)上に第二の下部電極(61)、容量絶縁膜(62)及び上部電極(63)の順に設けられた積層体(65)とを備えている。In a capacitive element having a structure in which a lower electrode material is in direct contact with a Cu wiring, a structure for improving reliability is provided. The capacitive element (30) is provided on the first lower electrode (32) made of the Cu wiring layer and the first lower electrode (32), and has a size including the first lower electrode (32). A capacitive element interlayer film (40) having an opening (44), and a second lower electrode on the first lower electrode (32) and the capacitive element interlayer film (40) so as to enclose the opening (44). (61), a capacitive insulating film (62), and a laminated body (65) provided in this order on the upper electrode (63).
Description
本発明は、容量素子及びこれを備えた半導体装置並びに容量素子の製造方法に関する。 The present invention relates to a capacitive element, a semiconductor device including the capacitive element, and a method for manufacturing the capacitive element.
Si半導体基板上に形成される超高集積回路(ULSI:Ultra Large Scale Integrated circuit)においては、コスト低減、パフォーマンス向上、消費電力低減等を追求するため、設計寸法の微細化が常に進められている。微細化を行って集積される素子数を増大させることで機能の向上を図り、チップサイズを小さくすることでコストの低減を図る。あるいは、集積度の向上によって、異なる機能を有する回路ブロックを複数混載することも可能になり、部品点数を削減することでULSIチップを組み込む装置のコストを低減することも可能になる。このような、異種機能を有する回路ブロックの混載は、コスト削減のみならず、通信速度の向上など、組み合わせることで付加的な性能向上を実現することもできる。また、微細化によって、動作電圧を低減することができるため、同一の機能を持つ回路ブロックの消費電力を抑制することも可能である。 In ultra-large scale integrated circuits (ULSI) formed on Si semiconductor substrates, design dimensions are constantly being miniaturized in order to pursue cost reduction, performance improvement, and power consumption reduction. . The function is improved by increasing the number of integrated elements by miniaturization, and the cost is reduced by reducing the chip size. Alternatively, it is possible to mount a plurality of circuit blocks having different functions due to the improvement in the degree of integration, and it is possible to reduce the cost of a device incorporating a ULSI chip by reducing the number of parts. Such mixed mounting of circuit blocks having different functions can realize not only cost reduction but also additional performance improvement by combining them such as improvement of communication speed. Further, since the operating voltage can be reduced by miniaturization, power consumption of circuit blocks having the same function can be suppressed.
しかし、能動素子の急速な微細化の進展によって、新たな問題が顕在化してきている。以下では、この問題を、電源ノイズ、RF(Radio Frequency)/アナログ、消費電力に分類してまとめる。 However, new problems have become apparent due to the rapid miniaturization of active devices. Below, this problem is classified and classified into power supply noise, RF (Radio Frequency) / analog, and power consumption.
まず、電源ノイズについての問題を述べる。微細化が進むことで低電圧化が推し進められるが、集積される素子数が急激に増加するため、消費する電流量は急増する。また、素子の微細化に伴って動作周波数は上昇し続け、スイッチング時間も短縮される。すなわち、スイッチングする際の電流量は増加し、スイッチング時間が短くなるため、電流の時間変化であるdi/dtは急激に大きくなる。この電流の時間変化に回路のインダクタンスLを掛け合わせたL・di/dtは、誘導性の電圧変動であり、同時スイッチングノイズといわれる。同時スイッチングノイズは、電源電位を変動させ、場合によってはロジック状態が反転することがある。上述したように、微細化が進むと、電源電圧が低下することに加え、ノイズによる変動電圧が増大するため、ノイズマージンは加速度的に減少する。 First, the problem about power supply noise is described. As the miniaturization progresses, the voltage reduction is promoted, but the number of elements to be integrated increases rapidly, so that the amount of current consumed increases rapidly. In addition, the operating frequency continues to increase with the miniaturization of elements, and the switching time is shortened. That is, since the amount of current at the time of switching increases and the switching time is shortened, di / dt that is the time change of the current increases rapidly. L · di / dt obtained by multiplying the time variation of the current by the inductance L of the circuit is an inductive voltage fluctuation and is called simultaneous switching noise. Simultaneous switching noise fluctuates the power supply potential, and in some cases, the logic state may be reversed. As described above, as the miniaturization progresses, the power supply voltage decreases, and the fluctuation voltage due to noise increases, so the noise margin decreases at an accelerated rate.
このような誘導性ノイズは、回路のインピーダンスを低下させることで低減することが可能であり、例えば回路に容量を付加することで電源変動を抑制することができる。このような容量をデカップリング容量と呼ぶ。従来のULSIでは、トランジスタを形成するときに得られるMOS(Metal Oxide Silicon)容量をデカップリング容量として用いている。しかし、微細化の進展によってMOS容量の絶縁膜厚は薄膜化し、これにより絶縁膜のリーク電流が急増することが問題となっている。また、ノイズマージンが急激に小さくなっているため、絶対的な容量値も不足してきており、電源電位を安定化するために挿入されるデカップリング容量によってチップ面積が増大する傾向も示している。 Such inductive noise can be reduced by reducing the impedance of the circuit. For example, power supply fluctuations can be suppressed by adding capacitance to the circuit. Such a capacity is called a decoupling capacity. In the conventional ULSI, a MOS (Metal Oxide Silicon) capacitor obtained when forming a transistor is used as a decoupling capacitor. However, with the progress of miniaturization, the insulating film thickness of the MOS capacitor is reduced, which causes a problem that the leakage current of the insulating film increases rapidly. In addition, since the noise margin is drastically reduced, the absolute capacitance value is also insufficient, and the chip area tends to increase due to the decoupling capacitance inserted to stabilize the power supply potential.
以上のような問題点を回避するためには、MOS容量よりも高い誘電率を有する絶縁膜を用いたデカップリング容量を、配線層に用意する必要がある。配線層に容量を組み込むことで、平面上ではトランジスタと重ねて配置することができるため、設置面積をMOS容量よりも大きくとることができる。誘電率を高くすることで、同一面積での容量値を大きくできるので、限られた面積において大きな容量を設置することが可能となる。 In order to avoid the above problems, it is necessary to prepare a decoupling capacitor using an insulating film having a dielectric constant higher than that of the MOS capacitor in the wiring layer. By incorporating a capacitor in the wiring layer, the capacitor can be placed over the transistor on a plane, so that the installation area can be larger than the MOS capacitor. Since the capacitance value in the same area can be increased by increasing the dielectric constant, a large capacitance can be installed in a limited area.
高速動作時のノイズ対策については、容量の問題だけではなく、応答性の問題も考える必要がある。高速動作における電源ノイズには高周波成分が多く含まれる。容量素子には電極の寄生抵抗成分が存在しており、その寄生抵抗成分がノイズに対する応答性を劣化させる。動作速度がギガヘルツの領域に達すると、電極の寄生抵抗の影響が顕在化し、デカップリング容量の性能を十分に発揮しにくくなってくる。したがって、電極抵抗を可能な限り低減することが必要となってくる。 As countermeasures against noise during high-speed operation, it is necessary to consider not only a capacity problem but also a response problem. Power supply noise in high-speed operation contains a lot of high-frequency components. The capacitive element has a parasitic resistance component of the electrode, and the parasitic resistance component deteriorates the response to noise. When the operating speed reaches the gigahertz region, the influence of the parasitic resistance of the electrode becomes obvious, and it becomes difficult to sufficiently exhibit the performance of the decoupling capacitance. Therefore, it is necessary to reduce the electrode resistance as much as possible.
MOS能動素子の微細化による動作速度の向上は、高周波(RF)信号処理回路のMOSデバイス化を促進している。RFデバイスをMOSデバイスで構築できれば、デジタルベースバンド回路との混載によって、機能向上、コスト低減などが実現する。アナログ回路とデジタル回路との混載も、同様のメリットを享受できる。RFデバイスやアナログデバイスでは、抵抗素子、容量素子、インダクタなどの受動素子を効果的に利用する。このため、MOSロジックで使用する能動素子に加えて、受動素子を集積化することが極めて重要である。MOSロジックは、世代とともに微細化が進められるが、このような受動素子は、物性のみで特性が決まってしまうために、世代が進んでも微細化しない。このため、ULSIチップにおける受動素子の相対的な面積が増大し、チップコスト低下の阻害要因となっている。 Improvement of the operation speed by miniaturization of the MOS active element promotes the use of a high frequency (RF) signal processing circuit as a MOS device. If the RF device can be constructed with a MOS device, improvement in function and cost reduction can be realized by mixing with a digital baseband circuit. The same merit can be enjoyed by mixing analog circuits and digital circuits. In RF devices and analog devices, passive elements such as resistance elements, capacitance elements, and inductors are effectively used. For this reason, it is extremely important to integrate passive elements in addition to the active elements used in the MOS logic. The miniaturization of MOS logic is progressed with generations, but such passive elements are not miniaturized even when generations progress because characteristics are determined only by physical properties. For this reason, the relative area of the passive elements in the ULSI chip is increased, which is an impediment to a reduction in chip cost.
次に、消費電力の側面から見た課題について述べる。微細化技術の進展により、トランジスタの駆動電力が増加することで、チップ内の各デバイスが扱う電流は増加するだけでなく、集積度が向上することでチップ全体で消費される電流は急激に増加することになる。消費電力は、回路内の抵抗成分によって熱に変換されチップ温度上昇を引き起こす。これを回避するために、チップ内に温度センサを搭載し、温度上昇が発生した場合に消費電力を低減させるよう制御する機構を搭載することが行われている。チップコストを低減させるためには、温度センサ自体のサイズも微細化しておく必要がある。 Next, the problem seen from the aspect of power consumption is described. Advances in miniaturization technology not only increase the current handled by each device in the chip by increasing the driving power of the transistors, but also increase the current consumption consumed by the entire chip by improving the degree of integration. Will do. The power consumption is converted into heat by a resistance component in the circuit, causing a rise in chip temperature. In order to avoid this, a temperature sensor is mounted in a chip, and a mechanism for controlling power consumption to be reduced when a temperature rise occurs is mounted. In order to reduce the chip cost, it is necessary to reduce the size of the temperature sensor itself.
容量素子の場合、電極とシリコン基板との間に寄生容量が形成されることも動作特性上問題である。ULSIの微細化は、構造上三次元的に縮小されていくため、配線層とシリコン基板との距離が近くなる。それと同時に、容量素子の電極面積が周辺の回路と比較して相対的に大きくなることによって、電極と基板との間に形成される寄生容量は大きくなる。以上のような問題を解決するためには、誘電率の高い容量素子を基板から離して設置することが望ましい。すなわち、上層配線層に容量素子を設ける必要がある。また、能動素子に対する相対的なサイズの増大によって、電極板の寄生抵抗も無視できなくなる。高周波動作においては、電極の寄生抵抗が高くなると、容量素子の応答性が劣化し、所望の動作を示さなくなる。したがって、容量素子における寄生抵抗は可能な限り低減する必要がある。 In the case of a capacitive element, the formation of parasitic capacitance between the electrode and the silicon substrate is also a problem in terms of operating characteristics. Since the miniaturization of ULSI is three-dimensionally reduced due to the structure, the distance between the wiring layer and the silicon substrate becomes closer. At the same time, the parasitic capacitance formed between the electrode and the substrate is increased by increasing the electrode area of the capacitive element relative to the peripheral circuit. In order to solve the above problems, it is desirable to install a capacitive element having a high dielectric constant away from the substrate. That is, it is necessary to provide a capacitive element in the upper wiring layer. Further, the parasitic resistance of the electrode plate cannot be ignored due to the increase in the size relative to the active element. In high frequency operation, if the parasitic resistance of the electrode increases, the response of the capacitive element deteriorates and the desired operation is not exhibited. Therefore, the parasitic resistance in the capacitive element needs to be reduced as much as possible.
以上のように、配線層中に容量素子を付加することで多くの問題が解決する。ただし、配線中にこのような容量素子を付加するためには、新たな課題がある。銅を主成分とした配線材料を、低誘電率層間絶縁膜中に形成する最先端の配線構造では、絶縁膜の耐熱性の問題が有るので、350〜400℃というプロセス温度の上限が存在する。このため、容量素子を形成する温度も、350℃程度を上限にするように設定しなければならない。また、銅は、絶縁膜中を拡散しやすいため、層間絶縁膜や容量絶縁膜と銅配線との間には、銅の拡散を抑制するバリア膜を挿入する必要がある。以上のような観点から、銅配線中に形成する受動素子の製造プロセスや構造は慎重に考慮する必要がある。 As described above, many problems are solved by adding a capacitive element in the wiring layer. However, there is a new problem to add such a capacitive element in the wiring. In a state-of-the-art wiring structure in which a wiring material mainly composed of copper is formed in a low dielectric constant interlayer insulating film, there is a problem of heat resistance of the insulating film, so there is an upper limit of process temperature of 350 to 400 ° C. . For this reason, the temperature at which the capacitive element is formed must be set so that the upper limit is about 350 ° C. Further, since copper easily diffuses in the insulating film, it is necessary to insert a barrier film that suppresses copper diffusion between the interlayer insulating film or the capacitor insulating film and the copper wiring. From the above viewpoint, it is necessary to carefully consider the manufacturing process and structure of the passive element formed in the copper wiring.
以下に、配線層中に容量素子を形成することを目的として考えられた構造や製造方法について開示されている例を示す。 Examples disclosed for structures and manufacturing methods considered for the purpose of forming capacitive elements in the wiring layer are shown below.
(第一関連技術)
特許文献1には、材質が窒化シリコン又は炭化シリコン以外の絶縁膜をキャパシタ誘電体膜として採用し得る構造が開示されている。本関連技術は、銅配線を有する多層配線構造上に形成されたキャパシタ構造に関するものである。銅配線上には必ず、酸化防止絶縁膜として窒化シリコン又は炭化シリコンが形成されている。このため、銅配線上に容量を形成するためには、これらの膜を容量絶縁膜として用いる必要があった。本関連技術は、この制約を回避するための技術である。本関連技術では、酸化防止膜として絶縁膜ではなく、金属膜を用いることが特徴である。銅配線の露出面と当該金属膜との間には、バリアメタルを挿入している。この金属膜を銅配線上に残るように形成しておき、この金属膜上に容量絶縁膜を成膜する。このとき、銅配線上に下部電極として露出している金属膜以外の部分は層間絶縁膜が露出しているだけであり、下部電極が銅配線よりも酸化耐性を有することで、酸化性の強い金属酸化物誘電体膜等を容量絶縁膜として用いることができる。(First related technology)
(第二関連技術)
特許文献2では、下部電極としてCu配線を活用する構造が開示されている。しかしながら、Cuは絶縁膜中で大きな拡散係数を有するため、適切なバリア材料によってCuの拡散を防止する手段が必要である。本関連技術では、Cu拡散を防止する材料からなる下部電極の下面にCu配線構造を接続することにより、Cu配線を介して下部電極に電荷を供給する構成とするとともに、層間絶縁膜等の酸化膜へのCu拡散を防止し得る構造を提供している。(Second related technology)
しかしながら、第一及び第二関連技術には以下に述べる課題がある。 However, the first and second related technologies have the following problems.
第一関連技術では、容量を形成しない部分にも、下部電極やバリアメタルが上下配線間に挿入されてしまう。酸化耐性の強い下部電極材料やバリアメタルは、一般に電気抵抗が高く、上下配線間の抵抗上昇をもたらす。また、下部電極及びバリアメタルを加工した後に、容量絶縁膜と上部電極を成膜するが、下部電極のピッチが狭い部分では、電極間に絶縁膜等が均一に成膜されずに、特性に不良が発生する。下部電極へのカバレッジを向上させるためには、CVD(Chemical Vapor Deposition)法を用いた成膜が望まれるが、CVD法では原料を熱分解させるために、少なくとも400℃以上の加熱を行う必要がある。このような、高温のプロセスは、銅/低誘電率配線に適用できない。 In the first related technology, the lower electrode and the barrier metal are inserted between the upper and lower wirings in the portion where no capacitance is formed. The lower electrode material and barrier metal having strong oxidation resistance generally have high electric resistance, and increase resistance between the upper and lower wirings. In addition, after processing the lower electrode and the barrier metal, the capacitor insulating film and the upper electrode are formed. However, in the portion where the pitch of the lower electrode is narrow, the insulating film or the like is not uniformly formed between the electrodes, and the characteristics are improved. Defects occur. In order to improve the coverage to the lower electrode, film formation using the CVD (Chemical Vapor Deposition) method is desired. However, in order to thermally decompose the raw material, it is necessary to heat at least 400 ° C. or more in the CVD method. is there. Such high temperature processes are not applicable to copper / low dielectric constant interconnects.
第二関連技術では、容量素子を構成する積層膜が、下層配線上の絶縁膜に設けた開口部の内部でパターニングされている。すなわち、積層膜と開口部端との間にはスペースが存在しており(上記公報図10参照)、容量素子をエッチングによって加工する際に、この部分の積層膜を除去する必要がある。しかしながら、開口部側壁部分に付着した積層膜のエッチングは難しい。また、積層膜の端部と開口部側壁との間のスペースが狭い場合には、その上に形成される層間絶縁膜の埋設が困難となる。この部分のスペースを確保しようとすれば、容量素子の面積を縮小せざるを得ないので、面積的な損失が発生する。 In the second related technology, the laminated film constituting the capacitive element is patterned inside the opening provided in the insulating film on the lower layer wiring. In other words, there is a space between the laminated film and the end of the opening (see FIG. 10), and it is necessary to remove this part of the laminated film when the capacitive element is processed by etching. However, it is difficult to etch the laminated film attached to the side wall portion of the opening. Further, when the space between the end portion of the laminated film and the side wall of the opening is narrow, it is difficult to bury an interlayer insulating film formed thereon. If an attempt is made to secure the space in this portion, the area of the capacitive element must be reduced, resulting in an area loss.
ここで、下部電極材料がCu配線と直接接していることにより寄生抵抗を低減できるという特徴を有する容量素子において、第二関連技術における積層膜と開口部端との間にスペースが存在する構造を用いると、スペース部分が銅配線となるため、銅が積層膜に拡散することにより容量素子の信頼性が低下する。 Here, in the capacitive element having the feature that the parasitic resistance can be reduced by the lower electrode material being in direct contact with the Cu wiring, a structure in which a space exists between the laminated film and the opening end in the second related technology. When used, the space portion becomes a copper wiring, and thus copper diffuses into the laminated film, thereby reducing the reliability of the capacitive element.
そこで、本発明の目的は、下部電極材料がCu配線と直接接している構造の容量素子において、信頼性を向上させる構造を提供することにある。 Therefore, an object of the present invention is to provide a structure that improves the reliability of a capacitor element having a structure in which the lower electrode material is in direct contact with the Cu wiring.
本発明に係る容量素子は、Cu配線層からなる第一の下部電極と、この第一の下部電極上に設けられるとともに当該第一の下部電極を内包する大きさの開口部を有する層間絶縁膜と、前記開口部を内包するように前記第一の下部電極上及び前記層間絶縁膜上に第二の下部電極、容量絶縁膜及び上部電極の順に設けられた積層体と、を備えたことを特徴とする。 A capacitive element according to the present invention includes an interlayer insulating film having a first lower electrode made of a Cu wiring layer and an opening having a size provided on the first lower electrode and enclosing the first lower electrode. And a laminate provided in order of the second lower electrode, the capacitive insulating film and the upper electrode on the first lower electrode and the interlayer insulating film so as to contain the opening. Features.
本発明によれば、容量素子の積層体が設けられる層間絶縁膜の開口部を第一の下部電極を内包する大きさとすることにより、開口部形成時に第一の下部電極のCu成分が開口部の側壁に付着しにくいので、Cu配線層からなる第一の下部電極に第二の下部電極が直接接していることにより寄生抵抗を低減できる構造において、信頼性を大幅に向上できる。 According to the present invention, the opening of the interlayer insulating film in which the capacitor element stack is provided is sized so as to include the first lower electrode, so that the Cu component of the first lower electrode is opened when the opening is formed. Since the second lower electrode is in direct contact with the first lower electrode made of the Cu wiring layer, the reliability can be greatly improved in the structure in which the parasitic resistance can be reduced.
図1は、本発明の第一実施形態における容量素子及び半導体装置を示す断面図である。以下、この図面に基づき説明する。 FIG. 1 is a cross-sectional view showing a capacitive element and a semiconductor device according to the first embodiment of the present invention. Hereinafter, description will be given based on this drawing.
本実施形態の半導体装置10は、CMOSトランジスタ層11と、CMOSトランジスタ層11の上方に形成された二層以上から構成されるCu多層配線層12とを有している。ここで、任意のCu配線層を第一のCu配線層23とする。第一のCu配線層23は、その上の第一のビアプラグ24を介して、一層上に存在する第二のCu配線層31に接続されている。同様に、第一のCu配線層23は、ビアプラグ25を介して、容量素子30のCuからなる第一の下部電極32に接続されている。第二のCu配線層31の表面には、Cu配線の酸化及びCu元素の拡散を防止する配線キャップ絶縁膜41、及びこの配線キャップ絶縁膜41を開口するためのハードマスク絶縁膜42との二層からなる容量素子層間絶縁膜40が形成されている。容量素子層間絶縁膜は、特許請求の範囲における「層間絶縁膜」に相当し、以下「容量素子層間膜」と略称する。容量素子30を形成する部分では、容量素子層間膜40は開口されており、第二の下部電極61の少なくとも一部は第一の下部電極32と直接接している。第一の下部電極32は、開口部44に完全に内包されており、開口部44の側壁(周端)をまたがない。容量素子30は、第二の下部電極61、容量絶縁膜62、上部電極63及びエッチング停止層51からなる積層体65が、開口部44及びその外側に延在する形状で形成されている。なお、各配線層間は絶縁膜(符号省略)によって絶縁されている。
The
本実施形態の容量素子30は、Cu配線層からなる第一の下部電極32と、第一の下部電極32上に設けられるとともに第一の下部電極32を内包する大きさの開口部44を有する容量素子層間膜40と、開口部44を内包するように第一の下部電極32上及び容量素子層間膜40上に第二の下部電極61、容量絶縁膜62及び上部電極63の順に設けられた積層体65とを備えている。第二の下部電極61と上部電極63とは平面形状が同一である。開口部44は上側が大きく開くテーパ形状である。積層体65は、上部電極63上に設けられたエッチング停止層51も有する。
The
本実施形態の半導体装置10は、第一のCu配線層23と、第一のCu配線層23に第一のビアプラグ24を介して上方で接続された第二のCu配線層31と、容量素子30とを備えている。第一の下部電極32は、第二のCu配線層31と同一層で形成されたCu配線層であり、第一のCu配線層23にビアプラグ25を介して接続される。また、半導体装置10は、第二のCu配線層31に第二のビアプラグ71を介して上方で接続された第三のCu配線層75を備えている。上部電極63は、第二のビアプラグ71と同一層で形成されたコンタクトプラグ72を介して第三のCu配線層76に接続されている。
The
容量素子層間膜40は、Cu配線層の酸化及びCu元素の拡散を防止する性質を備えた配線キャップ絶縁膜41と、配線キャップ絶縁膜41上に設けられ配線キャップ絶縁膜41と異なる材質からなるハードマスク絶縁膜42との二層を有する。例えば、配線キャップ絶縁膜41はSiCN又はSiCからなり、ハードマスク絶縁膜42はSiO2又はSiCOHからなる。容量絶縁膜62は、例えば、膜厚5nm以上のSiNからなる、又はプラズマ酸化法によって形成されたタンタル酸化物からなる。The capacitor
換言すると、容量素子30は、任意の第二のCu配線層31と同時に形成された第一の下部電極32と、第二のCu配線層31の表面を被覆しかつ第一の下部電極32を内包する形の開口部44を有する容量素子層間膜40と、開口部44を内包し容量素子層間膜40上に延在するように形成された第二の下部電極61、容量絶縁膜62、上部電極63及びエッチング停止層51からなる積層体65とを備えている。そして、外部回路との接続のため、第一の下部電極32はビアプラグ25を介して一層下の第一の配線層23に接続され、上部電極63はコンタクトプラグ72を介して一層上の第三の配線層76に接続される。
In other words, the
次に、本実施形態の容量素子30及び半導体装置10の作用について説明する。第二のCu配線層31上及び第一の下部電極32上に容量素子層間膜40を形成し、第一の下部電極32を平面的に内包するよう開口部44を容量素子層間膜40に設け、更に開口部44を平面的に内包するように容量素子30を形成している。これによって、Cu配線層からなる第一の下部電極32は、Cuの拡散を防止する第二の下部電極61又は容量素子層間膜40のいずれかで完全に覆われている。また、第二の下部電極61がCu配線層からなる第一の下部電極32と直接接しているため、寄生抵抗を下げることが可能である。実質、Cu配線層を第一の下部電極32として用いるため、容量素子30全体の薄膜化が可能であり、微細化が進む半導体プロセスにおけるスケーリングを確保することができる。以上のような特徴を持ちながらも、Cu配線層からなる第一の下部電極32上に開口部44の側壁が位置しないことにより、後述するように容量素子30の信頼性が向上する。容量素子層間膜44を開口するためのリソグラフィ工程は、光学的に透明な容量素子層間膜44を介して下層のCu配線で形成した目印を用いたアライメントが可能である。そのため、この開口工程で同時に、容量素子30のパターニングの際のアライメント用の目印を形成することで、合計二回のリソグラフィ追加によって、容量素子30を半導体装置10に搭載することができる。
Next, the operation of the
図2は、本実施形態における半導体装置及び容量素子の効果を説明するためのグラフである。以下、図1及び図2に基づき説明する。 FIG. 2 is a graph for explaining the effects of the semiconductor device and the capacitive element in the present embodiment. Hereinafter, a description will be given based on FIG. 1 and FIG.
本実施形態では、前述のように、Cu配線層からなる第一の下部電極32上に開口部44の側壁が位置しないこと、すなわち開口部44を第一の下部電極32を内包する大きさとすることを特徴としている。第一の下部電極32上に開口部44の側壁が位置すると、信頼性が劣化することを確認しているからである。以下に詳しく説明する。
In the present embodiment, as described above, the side wall of the
図2に、Cu配線層からなる第一の下部電極32上に開口部44の側壁が存在する構造にて、開口部44の側壁の総長さと容量素子30のリーク電流との関係を調べた結果を示す。ここで、各容量素子30のサイズは、積層体65及び第一の下部電極32が等しく、開口部44の大きさのみが異なる。図2から明らかなように、開口部44の側壁の総長さが長いほど、リーク電流が大きくなる傾向を示している。これは、開口部44のエッチング時に、開口部44の底に露出したCuが、プラズマに曝されることで飛散し、開口部44の側壁に付着するためであると考えられる。Cuのエッチング生成物は、揮発性が低いため、化学的エッチングが起こりにくい。したがって、物理的にエッチングされたCuの飛散物が開口部44の側壁に再付着するのである。開口部44の底面に付着したCuはエッチングにより取り去られるが、開口部44の側壁に付着したCuは残りやすい。開口部44の側壁に付着したCuは、拡散して容量絶縁膜62などに達することにより、容量素子30のリーク電流を増大させる。
FIG. 2 shows the result of investigating the relationship between the total length of the side wall of the
そこで、本実施形態では、開口部44を第一の下部電極32を内包する大きさとすることにより、開口部44の側壁を第一の下部電極32から遠ざけ、エッチングされたCuの飛散物が開口部44の側壁に付着しにくくしているので、信頼性が向上する。
Therefore, in the present embodiment, the
図3乃至図9は、本発明の第二実施形態における容量素子及び半導体装置の製造方法を示す各工程の断面図である。以下、これらの図面に基づき説明する。 3 to 9 are cross-sectional views of each step showing a method for manufacturing a capacitor and a semiconductor device according to the second embodiment of the present invention. Hereinafter, description will be given based on these drawings.
本実施形態は、図1の容量素子30及び半導体装置10を製造する方法である。図3乃至図9では、簡潔にするため、図1における二層以上からなるCu配線層の最上層をCu配線層13としており、これより下層を省略している。また、図1では省略した膜などにも言及している。
The present embodiment is a method of manufacturing the
まず、図3に示すように、Cu配線層13を形成した後、Cu配線の酸化及び拡散を防止する配線キャップ絶縁膜14を成膜する。そして、ビア層層間絶縁膜15を成膜し、第一のCu配線層23及びこれと接続するためのビアプラグ16をダマシン法によって形成する。Cu配線層23上には、配線キャップ絶縁膜26を成膜する。以下「ビア層層間絶縁膜」を「ビア層間膜」と略称する。
First, as shown in FIG. 3, after forming the
続いて、図4に示すように、ビア層間膜33を成膜した後、第二のCu配線層31と第一のビアプラグ24とをダマシン法によって形成する。このとき、第一の下部電極32も同時に形成され、容量素子と外部回路を接続するビアプラグ25も第一のビアプラグ24と同様に形成される。そして、Cuの酸化防止及びCuの拡散防止を目的とした配線キャップ絶縁膜41としてSiN又はSiCN膜を成膜し、続いてハードマスク絶縁膜42としてSiO2又はSiOCHを成膜する。配線キャップ絶縁膜41及びハードマスク絶縁膜42の二層が容量素子層間膜40となる。Subsequently, as shown in FIG. 4, after the via
続いて、図5に示すように、フォトリソグラフィ工程及びエッチング工程を経て、ハードマスク絶縁膜42に開口部43を形成する。このとき、ドライエッチングの選択特性を利用して、配線キャップ絶縁膜41上でエッチングを停止することが重要である。また、図示するように、後で成膜する積層体の被覆性を向上させるため、開口部43の端部をテーパ形状とすることが好ましい。ハードマスク絶縁膜42の開口部43を形成した後に、アッシングによってフォトレジストを除去する。このとき、第一の下部電極32のCu表面が露出していないため、酸素プラズマによるCuの酸化を抑制することができる。
Subsequently, as shown in FIG. 5, an opening 43 is formed in the hard
続いて、図6に示すように、ハードマスク絶縁膜42の開口部43をマスクとし、配線キャップ絶縁膜42をエッチングし、第一の下部電極32のCu表面に達する開口部44を形成する。このときも、後で成膜する積層体の被覆性を向上させるために開口部44の端部をテーパ形状とすることが好ましい。また、本実施形態では、開口部44を第一の下部電極32を内包する大きさとすることにより、開口部44の側壁44aを第一の下部電極32から遠ざけ、エッチングされたCuの飛散物が側壁44aに付着しにくくしているので、信頼性が向上する。
Next, as shown in FIG. 6, the opening 43 reaching the Cu surface of the first
続いて、図7に示すように、第二の下部電極61、容量絶縁膜62、上部電極63、エッチング停止層51となる膜を順次成膜する。第二の下部電極61としては、Ti、Ta、Wなどの高融点金属膜、これらの金属元素を含む合金膜、又はそれらの窒化膜を用いる。また、これらのいずれかの膜は、複数の膜からなる積層膜を用いることも有効である。また、第二の下部電極61としては、Cu元素の拡散を抑制するということも重要な性質である。第二の下部電極61の膜厚は、容量素子の薄膜化を実現し、かつCu元素の拡散を抑制するため、5nmから30nmの薄膜とする。容量絶縁膜62としては、膜厚5nm以上の窒化シリコン膜をプラズマCVD法により形成する。窒化シリコン膜の膜厚が5nmよりも薄くなると絶縁性が急激に低下するため、十分な信頼性を得ることができない。上部電極63としては、Ti、Ta、Wなどの高融点金属膜、これらの金属元素を含む合金膜、又はそれらの窒化膜を用いる。上部電極63は、上部電極コンタクトへのエッチング時に、エッチング雰囲気に曝されるため、突き抜けを防止する目的で膜厚を20nm以上と比較的厚く設定しておく。エッチング停止層51は、配線キャップ絶縁膜41と同様、SiCNやSiNなどの材料を用いる。
Subsequently, as shown in FIG. 7, a second
続いて、図8に示すように、開口部44を平面的に内包する形状にエッチング停止層51、上部電極63、容量絶縁膜62、第二の下部電極61の順に一回のリソグラフィ工程でパターニングを行い、積層体65を形成する。積層体65のパターニングは、フォトレジストをマスクとしてエッチング停止層51をエッチングし、アッシング後にエッチング停止層51をマスクとして上部電極63以下の積層膜をエッチングしても良い。また、別途SiO2膜などのハードマスクを用いて、エッチング停止層51から下層金属層までを一括エッチングしてもよい。この場合には、見かけ上の配線キャップ絶縁膜41はハードマスク絶縁膜42との積層構造としてデバイス中に残存する。Subsequently, as shown in FIG. 8, the
最後に、図9に示すように、ビア層間膜73を成膜した後、シングルダマシン法又はデュアルダマシン法によって、最上層の第三のCu配線層75,76、容量素子30の上部電極63へのコンタクトプラグ72、Cu配線層間を接続する第二のビアプラグ71を形成する。そして、第三のCu配線層75,76の表面を含む面に配線キャップ絶縁膜77を成膜する。ビア層間膜すなわち配線層間絶縁膜自体も工程上の要求から多層構造とする場合もある。したがって、ビア層間膜73は、通常は多層の絶縁膜から構成されている。また、容量素子30の上部電極63へのコンタクトプラグ72は、Cu配線層間の第二のビアプラグ71よりも浅い。しかし、コンタクトプラグ72及び第二のビアプラグ71のいずれの開口時もその底部にエッチストッパとして機能する配線キャップ絶縁膜41,51が存在しているので、深さの異なる開口も問題なく行うことができる。
Finally, as shown in FIG. 9, after forming the via
以上のとおり、本実施形態の容量素子の製造方法は、第一の下部電極32上を内包する面に容量素子層間膜40を成膜する工程(図4)と、容量素子層間膜40をエッチングすることにより開口部44を形成する工程(図5及び図6)と、容量素子層間膜40上及び開口部44内の第一の下部電極32上に、第二の下部電極61となる第一層、容量絶縁膜62となる第二層及び上部電極63となる第三層を順次成膜する工程(図7)と、これらの第一層、第二層及び第三層を一括してエッチングすることにより、積層体65を形成する工程(図8)とを含むことを特徴とする。
As described above, in the method of manufacturing the capacitive element according to this embodiment, the process of forming the capacitive
本実施形態の製造方法によれば、開口部44を第一の下部電極32を内包する大きさに加工するので、開口部44形成時に第一の下部電極33のCu成分が開口部44の側壁44aに付着しにくいことから、Cu配線層からなる第一の下部電極32に第二の下部電極61が直接接していることにより寄生抵抗を低減できる構造において、信頼性を大幅に向上できる。
According to the manufacturing method of the present embodiment, since the
図10は本発明の第三実施形態における半導体装置を示し、図10[1]は半導体装置の回路図であり、図10[2]は半導体装置に含まれる容量素子の平面図である。以下、この図面に基づき説明する。 FIG. 10 shows a semiconductor device according to a third embodiment of the present invention, FIG. 10 [1] is a circuit diagram of the semiconductor device, and FIG. 10 [2] is a plan view of a capacitive element included in the semiconductor device. Hereinafter, description will be given based on this drawing.
図10[1]の半導体装置100は、逐次比較型AD(Analog to Digital)変換回路であり、コンパレータ101、容量アレイ102、スイッチ部103等を備えている。本回路を用いてアナログ値をデジタル値へ変換するためには、容量値Cを有する容量素子を単位として、1倍、2倍、4倍、8倍・・・と、2の倍数で増加させた各容量素子が必要となる。Nビットのデジタル値に変換する場合、最大で2N−1Cの容量が必要となり、合計として2NCの容量が必要となる。本回路を構成するに当たっては、Cの容量を有する単位容量素子を2Nのアレイ状に並べる容量アレイ102を用いるのが一般的である。例えば、10ビットのAD変換回路を実現するためには210=1024個、12ビットのAD変換回路を実現するためには212=4096個の容量素子を並べる必要がある。なお、逐次比較型AD変換回路自体は周知であるので、その動作の詳しい説明は省略する。A
図10[2]に、容量アレイ102の平面構成図を示す。容量アレイ102の各容量素子30は、図1に示す容量素子30と同様の構成である。一個の容量素子30は、第二のCu配線層と同時に形成される第一の下部電極32、第一の下部電極32を内部に含む形状で開口部44を有する容量素子層間膜、及び積層体65で構成されている。図10[2]では、積層体65よりも上にある層を除去して示している。
FIG. 10 [2] shows a plan configuration diagram of the
積層体65は、5nm〜30nmの膜厚のTaNからなる第二の下部電極、5nm〜15nmの膜厚のSiNからなる容量絶縁膜、20nm〜100nmの膜厚のTiNからなる上部電極、及びエッチング停止層から構成される。本実施形態の場合、極めて多数の容量素子30を並べる必要があるため、単位面積当たりの容量を高くし、容量面積を小さくすることが重要である。この目的のため、容量絶縁膜としてSiNよりも誘電率の高いTaOを用いることが効果的である。容量絶縁膜として用いるTaOは、金属Taをスパッタ法によって3nm〜7nm成膜し、350℃の酸化プラズマ雰囲気で酸化処理することによって形成する。このほか、スパッタ雰囲気に酸素を導入した反応性スパッタによって成膜してもよいし、CVD法などの気相成長法を用いることも可能である。
The
半導体装置100によれば、低寄生抵抗かつ高信頼性を有する容量素子30を用いていることから、信頼性を向上できる。
According to the
図11及び図12は本発明の第四実施形態における半導体装置を示し、図11[1]はシグナルフロー図であり、図11[2]は半導体装置中の変換部の構成図であり、図12[1]は変換部中の演算増幅回路の回路図であり、図12[2]は演算増幅回路中の容量素子の平面図である。以下、これらの図面に基づき説明する。 11 and 12 show a semiconductor device according to a fourth embodiment of the present invention, FIG. 11 [1] is a signal flow diagram, and FIG. 11 [2] is a configuration diagram of a conversion unit in the semiconductor device. 12 [1] is a circuit diagram of the operational amplifier circuit in the conversion unit, and FIG. 12 [2] is a plan view of the capacitive element in the operational amplifier circuit. Hereinafter, description will be given based on these drawings.
図11[1]に示す半導体装置200は、パイプライン型AD変換回路であり、ビットごとの複数の変換部201、各変換部201から出力された1ビットの信号から所定のコードのデジタル信号を出力するコード変換回路202等を備えている。半導体装置200では、入力されたアナログ値が、各段で最上位ビットから1ビット分ずつデジタル信号として出力される。Nビットの変換には、N−1段の変換部201が必要になる。各段では、一つの信号の処理を終えると、次の周期では次の信号の処理を行うことが可能である。そのため、半導体装置200は、全ビットの出力を待たずして、次の信号処理を開始するという特徴を有する。なお、パイプライン型AD変換回路自体は周知であるため、その動作の詳しい説明は省略する。
A
図11[2]は、各段の変換部201の構成を示す。変換部201は、演算増幅回路210、サンプルホールド回路221、ADC(Analog-Digital Converter)222、DAC(Digital-Analog Converter)223等を備えている。演算増幅回路210については、詳しい構成を図12[1]に示す。
FIG. 11 [2] shows the configuration of the
図12[1]の演算増幅回路210は、オペアンプ211、キャパシタ回路212等からなるスイッチトキャパシタを用いている。この構成では、キャパシタC1,C2の相対精度が極めて重要な要素となる。相対精度は、容量素子のサイズに依存しており、サイズが大きいほど精度が向上する。
The
図12[2]に、演算増幅回路210に適用する容量素子のレイアウトを示す。キャパシタC1,C2は、図示するように、図1の容量素子30と同等の構成である。キャパシタC1,C2は相互に隣接している。一個の容量素子30は比較的大きな面積となるため、第一の下部電極32の面積が大きくなる。しかしながら、Cu配線はその製造上の問題から、連続した大面積パターンとすることは難しい。通常、Cu配線は、溝部に埋設したCuの余剰部分をCMP(Chemical Mechanical Polishing)による研磨で除去することで形成する。このとき、大面積のCuを用いると、中央部で研磨速度が上昇し、凹んだ形状となる。このことを抑制するため、第一の下部電極32を図示するように格子状に形成することが有効である。この場合でも、第一の下部電極32の全ての部分が、開口部44の内部にのみ存在するようにレイアウトする。積層体65は、開口部44を内包する形状で形成する。なお、図12[2]では、積層体65よりも上にある層を除去して示している。
FIG. 12 [2] shows a layout of a capacitor applied to the
半導体装置200によれば、低寄生抵抗かつ高信頼性を有する容量素子30を用いていることから、信頼性を向上できる。
According to the
図13は本発明の第五実施形態における半導体装置を示す平面図である。以下、この図面に基づき説明する。 FIG. 13 is a plan view showing a semiconductor device according to the fifth embodiment of the present invention. Hereinafter, description will be given based on this drawing.
本実施形態の半導体装置300は、AD変換回路301、無線入力回路302、PLL回路303、有線入出力回路304、デジタル回路305、記憶回路306を一チップ上に搭載している。AD変換回路301には容量素子30a、無線入力回路302には容量素子30b、PLL回路303には容量素子30c、デジタル回路305には容量素子30dがそれぞれ含まれている。容量素子30a〜30dは、図1の容量素子30と同等の構成である。
The
AD変換回路301は第三実施形態又は第四実施形態で述べたものであり、これと同様にDA変換回路も搭載することも可能である。無線入力回路302は、外部からの無線信号を通すためのパスコンデンサとして容量素子30bを活用する。このとき、高周波応答性が重要であるため、容量素子30bの低寄生抵抗という特徴が極めて有効である。また、無線入力回路302でのアナログ信号処理においては、特定の周波数のみ通したりする回路も搭載され、その回路でも容量素子30bは用いられる。PLL回路303は、特定の周波数を発生させるためのであり、周波数のずれをフィードバックさせる際のループフィルタとして容量素子30cを用いる。デジタル回路305でも、同時に多数の素子がスイッチングする際に発生する同時スイッチングノイズを低減させるために、容量素子30dが有効に働く。このように、容量素子はさまざまな回路で活用されるが、本発明による容量素子30a〜30dは、全ての用途に用いることが可能であり、複数の機能を搭載した半導体装置300において極めて有効な素子となる。
The
以上、上記各実施形態を参照して本発明を説明したが、本発明は上記各実施形態に限定されるものではない。本発明の構成や詳細については、当業者が理解し得るさまざまな変更を加えることができる。また、本発明には、上記各実施形態の構成の一部又は全部を相互に適宜組み合わせたものも含まれる。 Although the present invention has been described with reference to the above embodiments, the present invention is not limited to the above embodiments. Various changes that can be understood by those skilled in the art can be made to the configuration and details of the present invention. Further, the present invention includes a combination of some or all of the configurations of the above-described embodiments as appropriate.
この出願は2008年1月18日に出願された日本出願特願2008−009654を基礎とする優先権を主張し、その開示の全てをここに取り込む。 This application claims the priority on the basis of Japanese application Japanese Patent Application No. 2008-009654 for which it applied on January 18, 2008, and takes in those the indications of all here.
本発明は、例えばLSI(Large Scale Integrated circuit)中に組み込む容量素子、詳しくは多層配線を有するLSI中において導電性の上部電極膜−容量絶縁膜−導電性の下部電極から構成される容量素子に利用される。 The present invention relates to a capacitive element incorporated in, for example, an LSI (Large Scale Integrated circuit), and more specifically, to a capacitive element composed of a conductive upper electrode film, a capacitive insulating film, and a conductive lower electrode in an LSI having multilayer wiring. Used.
10、100、200、300 半導体装置
11 CMOSトランジスタ層
12 Cu多層配線層
13 Cu配線層
14 配線キャップ絶縁膜
15 ビア層間膜
16 ビアプラグ
23 第一のCu配線層
24 第一のビアプラグ
25 ビアプラグ
26 配線キャップ絶縁膜
30、30a、30b、30c、30d 容量素子
31 第二のCu配線層
32 第一の下部電極
33 ビア層間膜
40 容量素子層間膜(層間絶縁膜)
41 配線キャップ絶縁膜
42 ハードマスク絶縁膜
43 ハードマスク絶縁膜の開口部
44 容量素子層間膜の開口部
51 エッチング停止層
61 第二の下部電極
62 容量絶縁膜
63 上部電極
71 第二のビアプラグ
72 コンタクトプラグ
75、76 第三のCu配線層
101 コンパレータ
102 容量アレイ
210 演算増幅回路
211 オペアンプ
301 AD変換回路
302 無線入力回路
303 PLL回路
304 有線入出力回路
305 デジタル回路
306 記憶回路10, 100, 200, 300
41 Wiring
Claims (10)
を備えたことを特徴とする容量素子。A first lower electrode made of a Cu wiring layer; an interlayer insulating film provided on the first lower electrode and having an opening sized to enclose the first lower electrode; and the opening. A stacked body in which a second lower electrode, a capacitor insulating film and an upper electrode are sequentially provided on the first lower electrode and the interlayer insulating film,
A capacitive element comprising:
前記第一の下部電極は、前記第一のCu配線層にビアプラグを介して接続されるとともに前記第二のCu配線層と同一層で形成されたCu配線層である、
ことを特徴とする半導体装置。A first Cu wiring layer; a second Cu wiring layer connected to the first Cu wiring layer via a via plug; and a capacitive element according to claim 1;
The first lower electrode is a Cu wiring layer that is connected to the first Cu wiring layer through a via plug and formed in the same layer as the second Cu wiring layer.
A semiconductor device.
前記上部電極は、前記ビアプラグと同一層で形成されたコンタクトプラグを介して前記第三のCu配線層に接続された、
ことを特徴とする請求項2記載の半導体装置。A third Cu wiring layer connected to the second Cu wiring layer via a via plug above;
The upper electrode is connected to the third Cu wiring layer through a contact plug formed in the same layer as the via plug,
The semiconductor device according to claim 2.
ことを特徴とする請求項2又は3のいずれか一項に記載の半導体装置。The second lower electrode and the upper electrode have the same planar shape,
The semiconductor device according to claim 2, wherein the semiconductor device is a semiconductor device.
ことを特徴とする請求項2乃至4のいずれか一項に記載の半導体装置。The interlayer insulating film includes a wiring cap insulating film having a property of preventing oxidation of Cu wiring layer and diffusion of Cu element, and a hard mask made of a material different from the wiring cap insulating film provided on the wiring cap insulating film Having two layers with insulating film,
The semiconductor device according to claim 2, wherein the semiconductor device is a semiconductor device.
ことを特徴とする請求項5記載の半導体装置。The wiring cap insulating film is made of SiCN or SiC, and the hard mask insulating film is made of SiO 2 or SiCOH.
The semiconductor device according to claim 5.
ことを特徴とする請求項2乃至6のいずれか一項に記載の半導体装置。The opening has a tapered shape with a large opening on the upper side,
The semiconductor device according to claim 2, wherein:
ことを特徴とする請求項2乃至7のいずれか一項に記載の半導体装置。The capacitive insulating film is made of SiN having a thickness of 5 nm or more.
The semiconductor device according to claim 2, wherein the semiconductor device is a semiconductor device.
ことを特徴とする請求項2乃至7のいずれか一項に記載の半導体装置。The capacitive insulating film is made of tantalum oxide formed by a plasma oxidation method.
The semiconductor device according to claim 2, wherein the semiconductor device is a semiconductor device.
前記第一の下部電極上を内包する面に前記層間絶縁膜を成膜する工程と、
前記層間絶縁膜をエッチングすることにより前記開口部を形成する工程と、
前記層間絶縁膜上及び前記開口部内の前記第一の下部電極上に、前記第二の下部電極となる第一層、前記容量絶縁膜となる第二層及び前記上部電極となる第三層を順次成膜する工程と、
前記第一層、前記第二層及び前記第三層を一括してエッチングすることにより、前記積層体を形成する工程と、
を含むことを特徴とする容量素子の製造方法。A first lower electrode made of a Cu wiring layer; an interlayer insulating film provided on the first lower electrode and having an opening sized to enclose the first lower electrode; and the opening. In the method of manufacturing a capacitive element including the second lower electrode, the capacitive insulating film, and the laminated body provided in this order on the first lower electrode and the interlayer insulating film,
Forming the interlayer insulating film on a surface including the first lower electrode;
Forming the opening by etching the interlayer insulating film;
A first layer to be the second lower electrode, a second layer to be the capacitive insulating film, and a third layer to be the upper electrode are formed on the interlayer insulating film and the first lower electrode in the opening. A step of sequentially forming a film;
Forming the laminate by etching the first layer, the second layer, and the third layer together;
The manufacturing method of the capacitive element characterized by including
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008009654 | 2008-01-18 | ||
JP2008009654 | 2008-01-18 | ||
PCT/JP2009/050023 WO2009090893A1 (en) | 2008-01-18 | 2009-01-06 | Capacitive element, semiconductor device comprising the same, and method for manufacturing capacitive element |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2009090893A1 true JPWO2009090893A1 (en) | 2011-05-26 |
Family
ID=40885284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009549996A Pending JPWO2009090893A1 (en) | 2008-01-18 | 2009-01-06 | Capacitor element, semiconductor device including the same, and method of manufacturing capacitor element |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2009090893A1 (en) |
WO (1) | WO2009090893A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5585366B2 (en) * | 2009-10-22 | 2014-09-10 | セイコーエプソン株式会社 | Integrated circuit device and electronic apparatus |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09121020A (en) * | 1995-10-25 | 1997-05-06 | Matsushita Electron Corp | Semiconductor device and manufacture thereof |
JPH10242423A (en) * | 1997-02-28 | 1998-09-11 | Toshiba Corp | Semiconductor device and its manufacture |
JP2003264235A (en) * | 2002-03-08 | 2003-09-19 | Fujitsu Ltd | Semiconductor device and its manufacturing method |
JP2004134451A (en) * | 2002-10-08 | 2004-04-30 | Renesas Technology Corp | Semiconductor device and its manufacturing method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3967544B2 (en) * | 1999-12-14 | 2007-08-29 | 株式会社東芝 | MIM capacitor |
-
2009
- 2009-01-06 JP JP2009549996A patent/JPWO2009090893A1/en active Pending
- 2009-01-06 WO PCT/JP2009/050023 patent/WO2009090893A1/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09121020A (en) * | 1995-10-25 | 1997-05-06 | Matsushita Electron Corp | Semiconductor device and manufacture thereof |
JPH10242423A (en) * | 1997-02-28 | 1998-09-11 | Toshiba Corp | Semiconductor device and its manufacture |
JP2003264235A (en) * | 2002-03-08 | 2003-09-19 | Fujitsu Ltd | Semiconductor device and its manufacturing method |
JP2004134451A (en) * | 2002-10-08 | 2004-04-30 | Renesas Technology Corp | Semiconductor device and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
WO2009090893A1 (en) | 2009-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5059784B2 (en) | Semiconductor device | |
US10032711B2 (en) | Integrating metal-insulator-metal capacitors with air gap process flow | |
US8227893B2 (en) | Semiconductor device with capacitor element | |
JP2006352124A (en) | Method of manufacturing semiconductor device and structure thereof | |
CN103456601A (en) | Capacitor for interposers and methods of manufacture thereof | |
JP5601974B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2006216746A (en) | Semiconductor device | |
US7592220B2 (en) | Capacitance process using passivation film scheme | |
JP5432662B2 (en) | Power supply wiring structure design method, semiconductor device manufacturing method, and semiconductor device | |
JP2007035996A (en) | Semiconductor device and manufacturing method thereof | |
CN103378094A (en) | Capacitor for interposers and methods of manufacture thereof | |
JP5334199B2 (en) | Semiconductor device having capacitive element | |
JP2005203672A (en) | Method of manufacturing semiconductor device | |
US20100006976A1 (en) | Semiconductor device and manufacturing method thereof | |
US7060193B2 (en) | Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits | |
WO2009090893A1 (en) | Capacitive element, semiconductor device comprising the same, and method for manufacturing capacitive element | |
US20220367605A1 (en) | Method of forming a stress reduction structure for metal-insulator-metal capacitors | |
US9136319B2 (en) | Method of making capacitor with a sealing liner and semiconductor device comprising same | |
US11532695B2 (en) | Stress reduction structure for metal-insulator-metal capacitors | |
US20230146512A1 (en) | Interconnects formed using integrated damascene and subtractive etch processing | |
US7473984B2 (en) | Method for fabricating a metal-insulator-metal capacitor | |
US20120211866A1 (en) | Metal-insulator-metal capacitor and a method of fabricating the same | |
KR101027554B1 (en) | Metallization method for semiconductor device | |
JP2004288763A (en) | Semiconductor device and its manufacturing method | |
JP2005217143A (en) | Semiconductor device and its fabrication process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131203 |