JPWO2009075177A1 - メモリ再配置システムおよびメモリ再配置方法 - Google Patents
メモリ再配置システムおよびメモリ再配置方法 Download PDFInfo
- Publication number
- JPWO2009075177A1 JPWO2009075177A1 JP2009545379A JP2009545379A JPWO2009075177A1 JP WO2009075177 A1 JPWO2009075177 A1 JP WO2009075177A1 JP 2009545379 A JP2009545379 A JP 2009545379A JP 2009545379 A JP2009545379 A JP 2009545379A JP WO2009075177 A1 JPWO2009075177 A1 JP WO2009075177A1
- Authority
- JP
- Japan
- Prior art keywords
- page
- color
- memory
- unit
- destination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
Computer Systems,1992,Vol. 4, No. 10, pp. 338-359(以下、非特許文献1と称する)に開示されている。
図10は、本発明の第1の実施の形態によるメモリ再配置システムの概要を表わしたものである。本実施の形態のメモリ再配置システム300は、メモリの割り当てを要求するプロセス(もしくはスレッド。以下、本明細書でプロセスと総称する。)301と、この要求に対応するオペレーティングシステム(OS)302とから成っている。オペレーティングシステム302は、メモリ管理部303とページ移動部304およびカラー変更部305を備えている。ここで、カラー変更部305は、移動先ページ取得部306およびページ移動指示部307を備えている。
図12は、本発明の第2の実施の形態によるメモリ再配置システムの概要を表わしたものである。図12で図10と同一部分には同一の符号を付しており、これらの説明を適宜省略する。第2の実施の形態のメモリ再配置システム300Aでは、オペレーティングシステム302A内のカラー変更部305Aが、移動先ページ取得部306Aおよびページ移動指示部307の他に、論理物理ページ変換部311を備えている。
図14は、本発明の第3の実施の形態によるメモリ再配置システムの概要を表わしたものである。図14で図10と同一部分には同一の符号を付しており、これらの説明を適宜省略する。第3の実施の形態のメモリ再配置システム300Bでは、オペレーティングシステム302B内のカラー変更部305Bが、移動先ページ取得部306Bおよびページ移動指示部307の他に、移動元ページ決定部312を備えている。
図16は、本発明の第4の実施の形態によるメモリ再配置システムの概要を表わしたものである。図16で図10および図14と同一部分には同一の符号を付しており、これらの説明を適宜省略する。第4の実施の形態のメモリ再配置システム300Cでは、オペレーティングシステム302C内のカラー変更部305Cが、移動先ページ取得部306C、ページ移動指示部307および移動元ページ決定部312Cの他に、移動元カラー決定部313を備えている。
図18は、本発明の第5の実施の形態によるメモリ再配置システムの概要を表わしたものである。図18で図10と同一部分には同一の符号を付しており、これらの説明を適宜省略する。第5の実施の形態のメモリ再配置システム300Dでは、オペレーティングシステム302D内のカラー変更部305Dが、移動先ページ取得部306D、ページ移動指示部307の他に、カラー選別部314を備えている。また、メモリ管理部303Dは、指定されたカラーIDの空きページを割り当てる機能を持っていない。本実施の形態では、連続する物理ページは連続するカラーIDを持つ。このため、最低限カラー数分だけ連続するページの集合中には、すべてのカラーIDのページが含まれるという性質を利用する。
以上、第1〜第5の実施の形態について説明した。本発明は以上の実施の形態に限定されるものではない。たとえば、第5の実施の形態と、第2〜4の実施の形態とを組み合わせた実施の形態を採ってもよい。
図20は、本発明の第1の実施例によるメモリ再配置システムの概要を表わしたものである。第1の実施例のメモリ再配置システム3000Cは、図16および図17で説明した第4の実施の形態に対応するものである。メモリ再配置システム3000Cは、優先度制御部3010と、プロセスA3011、プロセスB3012、およびオペレーティングシステム3020Cから構成されている。オペレーティングシステム3020Cは、カラー変更部3050C、メモリ管理部3030、ページ移動部3040、および本発明の説明と直接関係しない、破線で示したフリーリスト3080、ページテーブル3090およびカラーテーブル3100から構成されている。このうち、カラー変更部3050Cは、移動元カラー決定部3130、移動元ページ決定部3120C、移動先ページ取得部3060Cおよびページ移動指示部3070によって構成されている。
図23は、本発明の第2の実施例によるメモリ再配置システムの概要を表わしたものである。第2の実施例のメモリ再配置システム3000Bは、図14および図15で説明した第3の実施の形態に対応するものである。メモリ再配置システム3000Bは、優先度制御部3010と、プロセスA3011、プロセスB3012、およびオペレーティングシステム3020Bから構成されている。オペレーティングシステム3020Bは、カラー変更部3050B、メモリ管理部3030、ページ移動部3040、および本発明の説明と直接関係しない、破線で示したフリーリスト3080、ページテーブル3090およびカラーテーブル3100から構成されている。このうち、カラー変更部3050Bは、移動元ページ決定部3120、移動先ページ取得部3060Bおよびページ移動指示部3070によって構成されている。
図24は、本発明の第3の実施例によるメモリ再配置システムの概要を表わしたものである。第3の実施例のメモリ再配置システム3000は、図10および図11で説明した第1の実施の形態に対応するものである。この実施例ではキャッシュの一部の領域へのアクセスが集中するのを防ぐ機能を実現する。
図28は、本発明の第4の実施例によるメモリ再配置システムの概要を表わしたものである。第4の実施例のメモリ再配置システム3000Aは、図12および図13で説明した第2の実施の形態に対応するものである。メモリ再配置システム3000Aは、プログラム601と、オペレーティングシステム3020Aから構成されている。オペレーティングシステム3020Aは、カラー変更部3050A、メモリ管理部3030、ページ移動部3040、および本発明の説明と直接関係しない、破線で示したフリーリスト3080、ページテーブル3090およびカラーテーブル3100から構成されている。このうち、カラー変更部3050Aは、論理物理ページ変換部3110、移動先ページ取得部3060Aおよびページ移動指示部3070によって構成されている。
Claims (9)
- 論理アドレスと物理アドレスのマッピングの単位となる一定サイズのメモリ領域であるページごとのキャッシュ上の格納位置を、複数の識別情報としてのカラーIDのいずれかにそれぞれ割り当てて、利用されていない物理ページの集合を管理するメモリ管理手段と、
移動元ページと移動先ページを指定されて呼び出され、移動元ページの内容を移動先ページにコピーし、移動元ページをマップしているページテーブルを、移動先ページをマップするように書き換えるページ移動手段と、
前記メモリ管理手段の前記利用されていない物理ページの集合から、指定されたカラーIDを持つ物理ページを取得する移動先ページ取得手段と、指定された物理ページを移動元物理ページとし、前記移動先ページ取得手段によって取得した物理ページを移動先物理ページとして前記ページ移動手段を呼び出すページ移動指示手段とを有するカラー変更手段とを具備するメモリ再配置システム。 - 請求項1に記載のメモリ再配置システムにおいて、
前記カラー変更手段は、オペレーティングシステムから見たときの実行中の個々のプログラムとしてのプロセスを特定する識別子としてのプロセスIDと論理ページ番号とから物理ページ番号を求める論理物理ページ変換手段を具備するメモリ再配置システム。 - 請求項1に記載のメモリ再配置システムにおいて、
前記カラー変更手段は、オペレーティングシステムから見たときの実行中の個々のプログラムとしてのプロセスを特定する識別子としてのプロセスIDと移動元カラー集合および移動先カラー集合とから移動元物理ページ集合を決定する移動先ページ決定手段を具備するメモリ再配置システム。 - 請求項3に記載のメモリ再配置システムにおいて、
前記カラー変更手段は、前記プロセスIDと前記移動先カラー集合とから移動元カラー集合を決定する移動元カラー決定手段を具備するメモリ再配置システム。 - 請求項3または請求項4に記載のメモリ再配置システムにおいて、
前記移動先ページ取得手段は、カラーを指定せずに連続する複数のページを取得し、
前記カラー変更手段は、前記移動先ページ取得手段の取得した前記複数のページの集合から前記移動先カラー集合に含まれないカラーを持つページを開放し、移動先カラーを持つページを移動先ページとして選択するカラー選別手段を具備するメモリ再配置システム。 - 請求項1乃至5のいずれか1項に記載のメモリ再配置システムにおいて、
利用されている物理ページのカラーIDの平均ページ数を算出する平均ページ数算出手段と、
該平均ページ数算出手段で算出された平均ページ数を超えるカラーIDを指定して前記カラー変更手段を呼び出して該当するカラーIDの物理ページが減少するように再配置を指示する平均化指示手段とを具備するメモリ再配置システム。 - 請求項2乃至5のいずれか1項に記載のメモリ再配置システムにおいて、
動作中の複数のプロセスの優先度を判別する優先度判別手段と、
該優先度判別手段で判別された優先度に応じてキャッシュの分配が行われているかを判別するキャッシュ分配適否判別手段と、
該キャッシュ分配適否判別手段が前記キャッシュの分配が優先度に応じて適正に行われていないと判別するときメモリ再配置によるこれらプロセスへのキャッシュ割り当てを制御するキャッシュ割り当て制御手段とを具備するメモリ再配置システム。 - 請求項1乃至5のいずれか1項に記載のメモリ再配置システムにおいて、
同一のプログラムに存在する同一のカラーIDを有する複数の特定配列を検出する特定配列検出手段と、
該特定配列検出手段が前記複数の特定配列を検出するたびに前記カラー変更手段を呼び出して前記同一のカラーID以外の予め定めたカラーIDにその論理ページが移動するように再配置を指示するキャッシュ競合回避指示手段とを具備するメモリ再配置システム。 - 移動元ページと移動先ページを指定されて呼び出され、移動元ページの内容を移動先ページにコピーし、移動元ページをマップしているページテーブルを、移動先ページをマップするように書き換えるページ移動ステップと、
論理アドレスと物理アドレスのマッピングの単位となる一定サイズのメモリ領域であるページごとのキャッシュ上の格納位置を、複数の識別情報としてのカラーIDのいずれかにそれぞれ割り当てて、利用されていない物理ページの集合を管理するメモリ管理手段の前記利用されていない物理ページの集合から、指定されたカラーIDを持つ物理ページを取得する移動先ページ取得ステップと、
指定された物理ページを移動元物理ページとし、前記移動先ページ取得ステップで取得した物理ページを移動先物理ページとして前記ページ移動ステップを呼び出すページ移動指示ステップとを具備するメモリ再配置方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009545379A JP5293611B2 (ja) | 2007-12-12 | 2008-11-20 | メモリ再配置システム |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007320734 | 2007-12-12 | ||
JP2007320734 | 2007-12-12 | ||
PCT/JP2008/071136 WO2009075177A1 (ja) | 2007-12-12 | 2008-11-20 | メモリ再配置システムおよびメモリ再配置方法 |
JP2009545379A JP5293611B2 (ja) | 2007-12-12 | 2008-11-20 | メモリ再配置システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009075177A1 true JPWO2009075177A1 (ja) | 2011-04-28 |
JP5293611B2 JP5293611B2 (ja) | 2013-09-18 |
Family
ID=40755420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009545379A Active JP5293611B2 (ja) | 2007-12-12 | 2008-11-20 | メモリ再配置システム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5293611B2 (ja) |
WO (1) | WO2009075177A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104572493A (zh) | 2013-10-23 | 2015-04-29 | 华为技术有限公司 | 一种存储器资源优化方法和装置 |
JP6459784B2 (ja) * | 2015-06-03 | 2019-01-30 | 富士通株式会社 | 並列計算機、マイグレーションプログラム、及び、マイグレーション方法 |
CN109299021B (zh) * | 2017-07-24 | 2023-06-16 | 阿里巴巴集团控股有限公司 | 页迁移方法、装置和中央处理器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0659980A (ja) * | 1992-08-05 | 1994-03-04 | Matsushita Electric Ind Co Ltd | キャッシュ装置 |
JPH09507599A (ja) * | 1994-10-22 | 1997-07-29 | ゲーエムデー−フォルシュングスツェントルム インフォルマチオンシュテクニク ゲーエムベーハー | データ格納装置 |
JP3709586B2 (ja) * | 1995-09-28 | 2005-10-26 | マツダ株式会社 | 階層記憶システムにおけるデバイスアクセス方法 |
US5752261A (en) * | 1996-11-07 | 1998-05-12 | Ncr Corporation | Method and apparatus for detecting thrashing in a cache memory |
EP0919927A3 (en) * | 1997-11-26 | 2000-05-24 | Compaq Computer Corporation | Dynamic memory allocation technique for maintaining an even distribution of cache page addresses within an address space |
JP2000339220A (ja) * | 1999-05-27 | 2000-12-08 | Nippon Telegr & Teleph Corp <Ntt> | キャッシュブロック予約方法およびキャッシュブロック予約機能付きコンピュータシステム |
JP2004206424A (ja) * | 2002-12-25 | 2004-07-22 | Hitachi Ltd | データ処理装置及びデータ処理装置におけるデータ転送方法 |
-
2008
- 2008-11-20 WO PCT/JP2008/071136 patent/WO2009075177A1/ja active Application Filing
- 2008-11-20 JP JP2009545379A patent/JP5293611B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
WO2009075177A1 (ja) | 2009-06-18 |
JP5293611B2 (ja) | 2013-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7091203B2 (ja) | メモリシステムおよび制御方法 | |
US8095736B2 (en) | Methods and systems for dynamic cache partitioning for distributed applications operating on multiprocessor architectures | |
CN110140111B (zh) | 存储器系统资源或性能监测的划分 | |
KR101038963B1 (ko) | 캐쉬 할당을 위한 장치, 시스템, 방법 및 기계 액세스가능 매체 | |
JP7265478B2 (ja) | メモリ分割 | |
CN105095094B (zh) | 内存管理方法和设备 | |
US8495318B2 (en) | Memory page management in a tiered memory system | |
KR20190104555A (ko) | Tlb 또는 캐시 할당 파티셔닝 | |
CN110168501B (zh) | 存储器系统资源或性能监测的划分 | |
GB2509755A (en) | Partitioning a shared cache using masks associated with threads to avoiding thrashing | |
JP7340326B2 (ja) | メンテナンス動作の実行 | |
US9832277B2 (en) | Systems and methods for adaptive partitioning in distributed cache memories | |
US10824555B2 (en) | Method and system for flash-aware heap memory management wherein responsive to a page fault, mapping a physical page (of a logical segment) that was previously reserved in response to another page fault for another page in the first logical segment | |
CN103154909A (zh) | 分布式高速缓冲存储器一致性协议 | |
WO2005121966A2 (en) | Cache coherency maintenance for dma, task termination and synchronisation operations | |
US20140032854A1 (en) | Coherence Management Using a Coherent Domain Table | |
KR20190105229A (ko) | 메모리 시스템 자원 또는 성능 모니터링의 파티셔닝 | |
US20090178052A1 (en) | Latency-aware thread scheduling in non-uniform cache architecture systems | |
KR20230063334A (ko) | 캐시 최대 연관성 값에 기초한 캐시 내의 경로들의 할당 제한 | |
CN114375439A (zh) | 用于页表行走存储器事务的分区标识符 | |
US7689993B2 (en) | Assigning tasks to processors based at least on resident set sizes of the tasks | |
JP5293611B2 (ja) | メモリ再配置システム | |
Deligiannis et al. | Adaptive memory management scheme for MMU-less embedded systems | |
US10949360B2 (en) | Information processing apparatus | |
JP5196249B2 (ja) | キャッシュメモリを利用するためのメモリシステム、その方法及びそのプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130527 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5293611 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |