JP7265478B2 - メモリ分割 - Google Patents
メモリ分割 Download PDFInfo
- Publication number
- JP7265478B2 JP7265478B2 JP2019536834A JP2019536834A JP7265478B2 JP 7265478 B2 JP7265478 B2 JP 7265478B2 JP 2019536834 A JP2019536834 A JP 2019536834A JP 2019536834 A JP2019536834 A JP 2019536834A JP 7265478 B2 JP7265478 B2 JP 7265478B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- partition
- transaction
- memory transaction
- memory system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/466—Transaction processing
- G06F9/467—Transactional memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0644—Management of space entities, e.g. partitions, extents, pools
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
- G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
- G06F9/526—Mutual exclusion algorithms
- G06F9/528—Mutual exclusion algorithms by using speculative mechanisms
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Human Computer Interaction (AREA)
- Computer Security & Cryptography (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Storage Device Security (AREA)
- Memory System (AREA)
Description
・MPAM2_EL2のEL1_WRINH=0のときはNS_EL1からMPAM1_EL1を書き込むことができるが、EL1_WRINH=1のときはNS_EL1からMPAM1_EL1への書き込みがEL2にトラップする;
・MPAM3_EL3のEL2_WRINH=0の場合、EL2からMPAM2_EL2を書き込むことができるが、EL2_WRINH=0の場合、EL2からMPAM2_EL2への書き込みがEL3にトラップする;
・MPAM3_EL3のEL1_S_WRINH=0の場合、S_EL1からMPAM1_EL1_Sを書き込むことができるが、EL1_S_WRINH=1の場合、S_EL1からMPAM1_EL1_Sへの書き込みがEL3にトラップする。
したがって、より高い例外状態によって許可されていないときに同じ例外状態内からパーティションIDレジスタ100を設定しようとすると、そのより高い例外状態への切り替えをトリガする例外イベントが引き起こされる。より高い例外状態にある例外ハンドラは、パーティションIDの設定方法を決定できる。
・現在の例外レベルがEL0で、PLK_EL0=0の場合、MPAM0_EL1が選択されたレジスタである;
・(i)現在の例外レベルがEL1であるか、(ii)現在の例外レベルがEL0で、PLK_EL0=1の場合、MPAM1_EL1が選択されたレジスタである;
・現在の例外状態がEL2の場合、選択されたレジスタはMPAM2_EL2である;
・現在の例外状態がEL3の場合、選択されたレジスタはMPAM3_EL3である。
・EL0_PARTID_RMEN:MPAM0_EL1のPARTIDの再マッピングを有効にする
・EL1_PARTID_RMEN:MPAM1_EL1のPARTIDの再マッピングを有効にする。
・PARTID_MAX:PEのハードウェア実装でサポートされている最大パーティションID;
・HAS_VCR:仮想化機能が提供されるかどうか(したがって、仮想化制御レジスタ116、再マッピング有効レジスタ124、再マッピングレジスタ126,128、および再マッピング回路130が提供されるかどうか);
・PARTID_REMAP_MAX:PEのハードウェア実装でサポートされている最大仮想パーティションID;
・PMG_MAX:PEのハードウェア実装でサポートされている最大PMG値;
・PMG_REMAP_MAX :(オプション)-PMGフィールドの再マッピングをサポートする実施形態では、PEのハードウェア実装によってサポートされている最大仮想性能監視パーティションID;
・HAS_MPAMF:PE内にMPAM分割制御機能が存在することを示す。例えば、PEに、内部キャッシュ、TLB、またはMPAM分割制御機能を有するその他の内部メモリシステム構成要素がある場合、これを設定できる。他のメモリシステム構成要素によって使用するためにパーティションIDをメモリトランザクションに付加することができるが、それ自体がメモリリソースまたは性能監視リソースを分割するためにパーティションIDを使用する分割制御機能を有していないPEは、HAS_MPAMFをクリアする。
・HAS_S:セキュア状態がサポートされているかどうかを指定する。
・S_PARTID_MAX:セキュア状態のPARTIDの最大値
・S_PMG_MAX:セキュア状態のPMGの最大値。
・キャッシュされたデータ306(これは、任意のキャッシュされた情報であり得る-データ値だけでなく、キャッシュのタイプに応じた命令またはアドレス変換データも包含する);
・エントリ内の対応するデータが有効かどうかを指定する有効ビット308;
・キャッシュされたデータに関連するアドレスの一部を示すタグフィールド310;
・データをキャッシュに割り当てたメモリトランザクションのパーティションID314;
・割り当てメモリトランザクションの性能監視グループID316;
・割り当てメモリトランザクションのセキュリティ状態表示318(そのメモリトランザクションがどのセキュリティ状態から発行されたかを示す);
・システム設計がキャッシュラインごとに保持する必要がある可能性があるその他の情報、例えば、コヒーレンス状態やアドレス空間インジケータ(ASI)。
メインメモリチャネルの帯域幅は分割されてもよい。2つの帯域幅制御方式が提供されてもよい。メモリチャネルは、以下のうちの一方または両方をオプションで実装できる。
・競合がある場合でも、パーティションが要求する最小帯域幅
・競合がある場合にパーティションに使用可能な最大帯域幅制限
最小帯域幅制御方式は、現在の帯域幅が最小値を下回るとパーティション優先度からの要求を出し、最小帯域幅を超えるとその要求が他の通常の要求と競合できるようする。パーティションの最小帯域幅を下回る要求は、チャネルでスケジュールされる可能性が最も高い。最小帯域幅制御方式は、アカウンティング期間中にメモリ帯域幅を追跡する。
・アカウンティング期間中に追跡されたパーティションの帯域幅使用量が現在パーティションの最小値を下回っている場合、その要求はチャネル帯域幅を使用するように優先的に選択される。
・アカウンティング期間中に追跡されたパーティションの帯域幅使用量が現在パーティションの最小値を超えている場合、その要求は他の通常の優先度要求と競合してチャネルの帯域幅を使用する。
最大帯域幅制限制御方式は、アカウンティング期間中にその最大帯域幅制限までパーティションの通常の優先度を与える。アカウンティング期間中に追跡されたパーティションの帯域幅使用量が現在パーティションの最大値を下回っている場合、その要求は通常の優先度でメモリチャネルでのスケジューリングを求めて競合する。アカウンティング期間中に追跡されたパーティションの帯域幅使用量が現在パーティションの最大帯域幅制限を超えている場合、その要求は他の優先度の低い要求と競合してチャネルで帯域幅を使用する。
このドキュメントに記載されている他のメモリシステムリソースとは異なり、プライオリティはメモリシステムリソースの割り当てに直接影響するのではなく、リソースへのアクセスに関して発生する競合に影響する。適切に設定されたシステムがプライオリティを付けるために性能に大きな影響を与えることはめったにないが、プライオリティは、即時または持続を問わず、オーバーサブスクライブの状況で重要な役割を果たす。したがって、「プライオリティ分割」は、パーティション間のメモリシステムの影響を分離するのに役立つツールとして使用できる。
・内部プライオリティは、このメモリシステム構成要素の内部動作で使用されるプライオリティを制御する。それらを、内部動作を優先するためにメモリシステム構成要素内で使用することができる。例えば、メモリコントローラは、帯域幅の割り当てが明確な勝者を選ばない場合、内部のプライオリティを使用して待機中の要求を選択できる。
・下流プライオリティは、他のメモリシステム構成要素(例えば、相互接続またはメモリコントローラ)に下流で伝達されるプライオリティを制御する。「下流」とは、要求に対する通信方向を指す。「上流」応答は通常、それを生成した要求と同じ転送プライオリティを使用する。メモリシステム構成要素は、プライオリティ分割を有していない下流構成要素にプライオリティを示すために、下流プライオリティを使用する。これは、下流にある相互接続構成要素に転送プライオリティを設定するために使用できる。
Claims (18)
- 複数のソフトウェア実行環境のうちの1つの命令に応答してデータ処理を実行するための処理回路と、
データにアクセスするためのメモリトランザクションを処理するための少なくとも1つのメモリシステム構成要素であって、各メモリトランザクションは、前記メモリトランザクションに関連するソフトウェア実行環境に割り当てられたパーティション識別子を指定し、前記少なくとも1つのメモリシステム構成要素は、処理されるメモリトランザクションによって指定された前記パーティション識別子に関連するメモリトランザクション進行パラメータの複数のセットのうちの1つを選択するように構成される、少なくとも1つのメモリシステム構成要素と、
前記選択されたセットのメモリトランザクション進行パラメータに依存して前記メモリトランザクションの進行を制御するためのメモリトランザクション進行制御回路と
を備える、装置であって、
前記メモリトランザクション進行パラメータのセットが、前記少なくとも1つのメモリシステム構成要素に関連する制限を含み、
前の所定期間にわたって前記制限によって制限されたリソースの使用量をカウントするためのカウンタ、
をさらに備える、装置。 - 前記メモリトランザクション進行パラメータのセットが、前記メモリトランザクションが処理されるプライオリティを示すためのプライオリティ構成を含む、
請求項1に記載の装置。 - 前記プライオリティ構成が内部プライオリティを含み、
前記少なくとも1つのメモリシステム構成要素が、前記内部プライオリティで前記メモリトランザクションを処理することになる、
請求項2に記載の装置。 - 前記プライオリティ構成が、前記メモリトランザクションが処理される下流プライオリティを含む、
請求項2に記載の装置。 - 前記少なくとも1つのメモリシステム構成要素が前記メモリトランザクションを少なくとも1つの他の下流のメモリシステム構成要素に渡すとき、前記メモリトランザクションは、メモリトランザクション進行パラメータの複数のセットのうちの前記1つを選択したメモリシステム構成要素が前記メモリトランザクションを処理したのと同じプライオリティで前記メモリトランザクションを処理するという指示と共に渡される、
請求項2に記載の装置。 - 前記メモリトランザクション進行パラメータのセットが、各々が前記少なくとも1つのメモリシステム構成要素のうちの1つと関連付けられた複数のプライオリティ構成を含み、
前記少なくとも1つのメモリシステム構成要素のそれぞれは、その関連するプライオリティ構成に従って前記メモリトランザクションを処理することになる、
請求項2に記載の装置。 - 前記制限が前記少なくとも1つのメモリシステム構成要素の帯域幅制限である、
請求項1に記載の装置。 - 前記帯域幅制限が最大帯域幅を含む、
請求項7に記載の装置。 - 前記パーティション識別子を指定するメモリトランザクションに応答するための前記メモリシステム構成要素の現在の帯域幅使用量が前記最大帯域幅を超えると、前記メモリトランザクション進行制御回路は前記パーティション識別子を指定するメモリトランザクションの優先度を下げる、
請求項8に記載の装置。 - 前記帯域幅制限が最小帯域幅を含む、
請求項7に記載の装置。 - 前記パーティション識別子を指定するメモリトランザクションに応答するための前記メモリシステム構成要素の現在の帯域幅使用量が前記最小帯域幅を下回ると、前記メモリトランザクション進行制御回路は前記パーティション識別子を指定するメモリトランザクションの優先度を上げる、
請求項10に記載の装置。 - 前記帯域幅制限が下限および上限を含み、前記下限は前記上限よりも低く、
前記メモリトランザクション進行制御回路は、所与のパーティション識別子を指定するメモリトランザクションに応答するために、前記メモリシステム構成要素の現在の帯域幅使用量に基づいて前記所与のパーティション識別子を指定するメモリトランザクションの優先度を設定し、
前記現在の帯域幅使用量が前記下限を下回るとき、前記メモリトランザクション進行制御回路は、前記所与のパーティション識別子を指定する前記メモリトランザクションの優先度を第1のレベルに設定し、
前記現在の帯域幅使用量が前記下限と前記上限との間にあるとき、前記メモリトランザクション進行制御回路は、前記所与のパーティション識別子を指定する前記メモリトランザクションの優先度を前記第1のレベルよりも低い重要度の第2のレベルに設定し、
前記現在の帯域幅使用量が前記上限を超える場合、前記メモリトランザクション進行制御回路は、前記所与のパーティション識別子を指定する前記メモリトランザクションの優先度を、前記第2のレベルよりも低い重要度の第3のレベルに設定する、
請求項7に記載の装置。 - 前記制限が、前記少なくとも1つのメモリシステム構成要素の未処理のトランザクション制限であり、
前記少なくとも1つのメモリシステム構成要素は、他のメモリシステム構成要素に対する前記パーティション識別子に関連付けられた未処理のトランザクションの数を前記未処理のトランザクション制限に制限するように構成される、
請求項1に記載の装置。 - 前記少なくとも1つのメモリシステム構成要素が、発行されたトランザクション用のバッファを備え、
前記制限は前記バッファのバッファ深さである、
請求項1に記載の装置。 - 前記制限が、他のメモリトランザクションによってブロックされないように、マスク不可の状態で送信することができるメモリトランザクションの数である、
請求項1に記載の装置。 - 前記装置が、前記制限によって制限されたリソースの使用量をカウントするためのカウンタをさらに備え、
前記カウンタは所定の期間毎にリセットする、
請求項1に記載の装置。 - 複数のソフトウェア実行環境のうちの1つの命令に応答してデータ処理を実行する方法であって、前記方法は、
データにアクセスするためのメモリトランザクションを少なくとも1つのメモリシステム構成要素によって処理するステップであって、各メモリトランザクションは、前記メモリトランザクションに関連するソフトウェア実行環境に割り当てられたパーティション識別子を指定する、ステップと、
処理されるメモリトランザクションによって指定された前記パーティション識別子に関連するメモリトランザクション進行パラメータの複数のセットのうちの1つを前記少なくとも1つのメモリシステム構成要素によって選択するステップと、
前記選択されたセットのメモリトランザクション進行パラメータに依存して前記メモリトランザクションの進行をメモリトランザクション進行制御回路によって制御するステップと
を含む、方法であって、
前記メモリトランザクション進行パラメータのセットが、前記少なくとも1つのメモリシステム構成要素に関連する制限を含み、
前の所定期間にわたって前記制限によって制限されたリソースの使用量をカウントするステップと、
をさらに含む、方法。 - 複数のソフトウェア実行環境のうちの1つの命令に応答してデータ処理を実行するための手段と、
データにアクセスするためのメモリトランザクションを処理するための手段であって、各メモリトランザクションは、前記メモリトランザクションに関連するソフトウェア実行環境に割り当てられたパーティション識別子を指定する、手段と、
処理されるメモリトランザクションによって指定された前記パーティション識別子に関連するメモリトランザクション進行パラメータの複数のセットのうちの1つを選択するための手段と、
前記選択されたセットのメモリトランザクション進行パラメータに依存して前記メモリトランザクションの進行を制御するための手段と
を備える、装置であって、
前記メモリトランザクション進行パラメータのセットが、少なくとも1つのメモリシステム構成要素に関連する制限を含み、
前の所定期間にわたって前記制限によって制限されたリソースの使用量をカウントするための手段、
をさらに備える、装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/405,625 | 2017-01-13 | ||
US15/405,625 US10664306B2 (en) | 2017-01-13 | 2017-01-13 | Memory partitioning |
PCT/GB2017/053680 WO2018130804A1 (en) | 2017-01-13 | 2017-12-07 | Memory partitioning |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020514868A JP2020514868A (ja) | 2020-05-21 |
JP7265478B2 true JP7265478B2 (ja) | 2023-04-26 |
Family
ID=60702835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019536834A Active JP7265478B2 (ja) | 2017-01-13 | 2017-12-07 | メモリ分割 |
Country Status (7)
Country | Link |
---|---|
US (1) | US10664306B2 (ja) |
EP (1) | EP3568759A1 (ja) |
JP (1) | JP7265478B2 (ja) |
KR (1) | KR102492897B1 (ja) |
CN (1) | CN110168502B (ja) |
IL (1) | IL267421B (ja) |
WO (1) | WO2018130804A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190034337A1 (en) * | 2017-12-28 | 2019-01-31 | Intel Corporation | Multi-level system memory configurations to operate higher priority users out of a faster memory level |
KR102132598B1 (ko) * | 2018-10-23 | 2020-07-10 | 울산과학기술원 | 시스템의 메모리 대역폭을 분할하는 방법 및 장치 |
US10880217B2 (en) * | 2018-12-24 | 2020-12-29 | EMC IP Holding Company LLC | Host device with multi-path layer configured for detection and resolution of oversubscription conditions |
US11626010B2 (en) * | 2019-02-28 | 2023-04-11 | Nortek Security & Control Llc | Dynamic partition of a security system |
CN110058814B (zh) * | 2019-03-25 | 2022-09-06 | 中国航空无线电电子研究所 | 分区操作系统中安全地获取非活动分区内存快照的系统 |
US10942870B1 (en) * | 2019-09-23 | 2021-03-09 | Arm Limited | Circuitry and method |
US11216280B2 (en) * | 2019-11-26 | 2022-01-04 | Arm Limited | Exception interception |
US11500567B2 (en) * | 2019-12-06 | 2022-11-15 | Micron Technology, Inc. | Configuring partitions of a memory sub-system for different data |
GB2591490B (en) * | 2020-01-30 | 2022-03-02 | Advanced Risc Mach Ltd | An apparatus and method for controlling access to a set of memory mapped control registers |
US11620217B2 (en) * | 2021-03-31 | 2023-04-04 | Arm Limited | Partition identifier space selection |
US11899964B2 (en) * | 2021-09-01 | 2024-02-13 | Qualcomm Incorporated | Methods and systems for memory bandwidth control |
WO2023034661A1 (en) * | 2021-09-01 | 2023-03-09 | Nuvia, Inc. | Methods and systems for memory bandwidth control |
KR20230119832A (ko) * | 2022-02-08 | 2023-08-16 | 삼성전자주식회사 | 태스크에 메모리 자원을 할당하는 전자 장치 및 전자 장치의 동작 방법 |
US20230370658A1 (en) * | 2022-05-11 | 2023-11-16 | At&T Intellectual Property I, L.P. | Methods, devices, and systems for estimating video data usage with or without bandwidth limits |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001290704A (ja) | 2000-04-06 | 2001-10-19 | Nec Microsystems Ltd | マルチプロセス制御装置及びマルチプロセス制御方法 |
US20050055510A1 (en) | 2002-10-08 | 2005-03-10 | Hass David T. | Advanced processor translation lookaside buffer management in a multithreaded system |
US20060259733A1 (en) | 2005-05-13 | 2006-11-16 | Sony Computer Entertainment Inc. | Methods and apparatus for resource management in a logically partitioned processing environment |
JP2007500886A (ja) | 2003-07-25 | 2007-01-18 | ラザ マイクロエレクトロニクス,インク. | 最新型プロセッサ |
WO2010095416A1 (ja) | 2009-02-17 | 2010-08-26 | パナソニック株式会社 | マルチスレッドプロセッサ及びデジタルテレビシステム |
Family Cites Families (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4376297A (en) | 1978-04-10 | 1983-03-08 | Signetics Corporation | Virtual memory addressing device |
US5404476A (en) | 1989-02-10 | 1995-04-04 | Nec Corporation | Multiprocessing system having a single translation lookaside buffer with reduced processor overhead |
US5790979A (en) | 1993-05-10 | 1998-08-04 | Liedtke; Jochen | Translation method in which page-table progression is dynamically determined by guard-bit sequences |
JP3740195B2 (ja) | 1994-09-09 | 2006-02-01 | 株式会社ルネサステクノロジ | データ処理装置 |
JPH0981459A (ja) | 1995-09-19 | 1997-03-28 | Hitachi Ltd | アドレス変換バッファ装置 |
US6629220B1 (en) * | 1999-08-20 | 2003-09-30 | Intel Corporation | Method and apparatus for dynamic arbitration between a first queue and a second queue based on a high priority transaction type |
US7069413B1 (en) | 2003-01-29 | 2006-06-27 | Vmware, Inc. | Method and system for performing virtual to physical address translations in a virtual machine monitor |
US7984108B2 (en) | 2003-10-08 | 2011-07-19 | Unisys Corporation | Computer system para-virtualization using a hypervisor that is implemented in a partition of the host system |
US7249208B2 (en) * | 2004-05-27 | 2007-07-24 | International Business Machines Corporation | System and method for extending the cross-memory descriptor to describe another partition's memory |
US8006017B2 (en) * | 2004-12-21 | 2011-08-23 | Intel Corporation | Stream priority |
US7984248B2 (en) * | 2004-12-29 | 2011-07-19 | Intel Corporation | Transaction based shared data operations in a multiprocessor environment |
US7430643B2 (en) | 2004-12-30 | 2008-09-30 | Sun Microsystems, Inc. | Multiple contexts for efficient use of translation lookaside buffer |
US20070186056A1 (en) * | 2006-02-07 | 2007-08-09 | Bratin Saha | Hardware acceleration for a software transactional memory system |
US7937556B2 (en) | 2008-04-30 | 2011-05-03 | Oracle America, Inc. | Minimizing TLB comparison size |
US9367363B2 (en) | 2008-05-12 | 2016-06-14 | Oracle America, Inc. | System and method for integrating best effort hardware mechanisms for supporting transactional memory |
US8301848B2 (en) * | 2008-06-09 | 2012-10-30 | International Business Machines Corporation | Virtualizing storage for WPAR clients using node port ID virtualization |
US8296547B2 (en) | 2008-08-27 | 2012-10-23 | International Business Machines Corporation | Loading entries into a TLB in hardware via indirect TLB entries |
US8108650B2 (en) | 2009-05-29 | 2012-01-31 | Apple Inc. | Translation lookaside buffer (TLB) with reserved areas for specific sources |
CN101661433B (zh) * | 2009-09-24 | 2011-03-16 | 青岛海信宽带多媒体技术有限公司 | 一种基于Flash的事务处理方法 |
US8316194B2 (en) | 2009-12-15 | 2012-11-20 | Intel Corporation | Mechanisms to accelerate transactions using buffered stores |
US8615638B2 (en) * | 2010-10-08 | 2013-12-24 | Qualcomm Incorporated | Memory controllers, systems and methods for applying page management policies based on stream transaction information |
US20130013889A1 (en) | 2011-07-06 | 2013-01-10 | Jaikumar Devaraj | Memory management unit using stream identifiers |
US9886312B2 (en) | 2011-09-28 | 2018-02-06 | Microsoft Technology Licensing, Llc | Dynamic provisioning of virtual video memory based on virtual video controller configuration |
US9923826B2 (en) | 2011-10-14 | 2018-03-20 | Citrix Systems, Inc. | Systems and methods for dynamic adaptation of network accelerators |
US9069598B2 (en) | 2012-01-06 | 2015-06-30 | International Business Machines Corporation | Providing logical partions with hardware-thread specific information reflective of exclusive use of a processor core |
US20140018182A1 (en) * | 2012-07-11 | 2014-01-16 | Eidolon Brands, LLC. | Golf club making and golf club prescribing system |
WO2014011611A1 (en) * | 2012-07-12 | 2014-01-16 | Precision Dermatology, Inc. | Topical formulations comprising dna repair enzymes, and methods of use thereof |
US8880745B2 (en) * | 2012-10-05 | 2014-11-04 | Analog Devices, Inc. | Efficient scheduling of transactions from multiple masters |
US10169091B2 (en) | 2012-10-25 | 2019-01-01 | Nvidia Corporation | Efficient memory virtualization in multi-threaded processing units |
US9172655B1 (en) * | 2012-11-15 | 2015-10-27 | Qlogic, Corporation | Systems and methods for quality of service in networks |
US9547524B2 (en) | 2012-12-20 | 2017-01-17 | Massachusetts Institute Of Technology | Methods and systems for enhancing hardware transactions using hardware transactions in software slow-path |
US9405711B2 (en) * | 2013-01-09 | 2016-08-02 | International Business Machines Corporation | On-chip traffic prioritization in memory |
EP2954419B1 (en) | 2013-02-05 | 2017-03-29 | ARM Limited | Virtualisation supporting guest operating systems using memory protection units |
US9088501B2 (en) | 2013-07-31 | 2015-07-21 | Citrix Systems, Inc. | Systems and methods for least connection load balancing by multi-core device |
US20150089185A1 (en) | 2013-09-23 | 2015-03-26 | International Business Machines Corporation | Managing Mirror Copies without Blocking Application I/O |
US9298623B2 (en) | 2013-09-26 | 2016-03-29 | Globalfoundries Inc. | Identifying high-conflict cache lines in transactional memory computing environments |
US9208261B2 (en) | 2014-01-24 | 2015-12-08 | Oracle International Corporation | Power reduction for fully associated translation lookaside buffer (TLB) and content addressable memory (CAM) |
US9424072B2 (en) | 2014-02-27 | 2016-08-23 | International Business Machines Corporation | Alerting hardware transactions that are about to run out of space |
US20150242216A1 (en) * | 2014-02-27 | 2015-08-27 | International Business Machines Corporation | Committing hardware transactions that are about to run out of resource |
US9471371B2 (en) | 2014-02-27 | 2016-10-18 | International Business Machines Corporation | Dynamic prediction of concurrent hardware transactions resource requirements and allocation |
US9465673B2 (en) | 2014-02-27 | 2016-10-11 | International Business Machines Corporation | Deferral instruction for managing transactional aborts in transactional memory computing environments to complete transaction by deferring disruptive events handling |
FR3019921B1 (fr) | 2014-04-10 | 2017-08-11 | Commissariat Energie Atomique | Systeme de calcul distribue mettant en œuvre une memoire transactionnelle materielle de type non-speculatif et son procede d'utilisation pour le calcul distribue |
US9323692B2 (en) | 2014-04-17 | 2016-04-26 | International Business Machines Corporation | Managing translation of a same address across multiple contexts using a same entry in a translation lookaside buffer |
US9317443B2 (en) | 2014-04-17 | 2016-04-19 | International Business Machines Corporation | Managing translations across multiple contexts using a TLB with entries directed to multiple privilege levels and to multiple types of address spaces |
US9477469B2 (en) | 2014-06-02 | 2016-10-25 | International Business Machines Corporation | Branch predictor suppressing branch prediction of previously executed branch instructions in a transactional execution environment |
US10303514B2 (en) * | 2014-11-14 | 2019-05-28 | Cavium, Llc | Sharing resources in a multi-context computing system |
US9736243B2 (en) * | 2014-12-12 | 2017-08-15 | Microsoft Technology Licensing, Llc | Multiple transaction logs in a distributed storage system |
GB2536200B (en) * | 2015-03-02 | 2021-08-18 | Advanced Risc Mach Ltd | Memory management |
US10067960B2 (en) | 2015-06-04 | 2018-09-04 | Microsoft Technology Licensing, Llc | Controlling atomic updates of indexes using hardware transactional memory |
GB2539429B (en) | 2015-06-16 | 2017-09-06 | Advanced Risc Mach Ltd | Address translation |
GB2539433B8 (en) | 2015-06-16 | 2018-02-21 | Advanced Risc Mach Ltd | Protected exception handling |
GB2539435B8 (en) | 2015-06-16 | 2018-02-21 | Advanced Risc Mach Ltd | Data processing memory access control, in which an owning process for a region of memory is specified independently of privilege level |
GB2539436B (en) | 2015-06-16 | 2019-02-06 | Advanced Risc Mach Ltd | Secure initialisation |
US9875186B2 (en) | 2015-07-08 | 2018-01-23 | Futurewei Technologies, Inc. | System and method for data caching in processing nodes of a massively parallel processing (MPP) database system |
US10083126B2 (en) | 2016-12-06 | 2018-09-25 | Arm Limited | Apparatus and method for avoiding conflicting entries in a storage structure |
-
2017
- 2017-01-13 US US15/405,625 patent/US10664306B2/en active Active
- 2017-12-07 WO PCT/GB2017/053680 patent/WO2018130804A1/en unknown
- 2017-12-07 KR KR1020197022062A patent/KR102492897B1/ko active IP Right Grant
- 2017-12-07 CN CN201780082504.4A patent/CN110168502B/zh active Active
- 2017-12-07 EP EP17817043.7A patent/EP3568759A1/en active Pending
- 2017-12-07 JP JP2019536834A patent/JP7265478B2/ja active Active
-
2019
- 2019-06-17 IL IL267421A patent/IL267421B/en active IP Right Grant
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001290704A (ja) | 2000-04-06 | 2001-10-19 | Nec Microsystems Ltd | マルチプロセス制御装置及びマルチプロセス制御方法 |
US20050055510A1 (en) | 2002-10-08 | 2005-03-10 | Hass David T. | Advanced processor translation lookaside buffer management in a multithreaded system |
JP2007500886A (ja) | 2003-07-25 | 2007-01-18 | ラザ マイクロエレクトロニクス,インク. | 最新型プロセッサ |
US20060259733A1 (en) | 2005-05-13 | 2006-11-16 | Sony Computer Entertainment Inc. | Methods and apparatus for resource management in a logically partitioned processing environment |
WO2006121211A1 (en) | 2005-05-13 | 2006-11-16 | Sony Computer Entertainment Inc. | Methods and apparatus for resource management in a logically partitioned processing environment |
JP2006318477A (ja) | 2005-05-13 | 2006-11-24 | Sony Computer Entertainment Inc | ロジカルパーティショニングされた処理環境におけるリソース管理のための方法および装置 |
WO2010095416A1 (ja) | 2009-02-17 | 2010-08-26 | パナソニック株式会社 | マルチスレッドプロセッサ及びデジタルテレビシステム |
US20120008674A1 (en) | 2009-02-17 | 2012-01-12 | Panasonic Corporation | Multithread processor and digital television system |
Also Published As
Publication number | Publication date |
---|---|
US10664306B2 (en) | 2020-05-26 |
CN110168502A (zh) | 2019-08-23 |
US20180203723A1 (en) | 2018-07-19 |
EP3568759A1 (en) | 2019-11-20 |
KR102492897B1 (ko) | 2023-01-31 |
JP2020514868A (ja) | 2020-05-21 |
IL267421B (en) | 2021-04-29 |
CN110168502B (zh) | 2023-07-25 |
IL267421A (en) | 2019-08-29 |
KR20190102236A (ko) | 2019-09-03 |
WO2018130804A1 (en) | 2018-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7245779B2 (ja) | Tlbまたはキャッシュ割り当ての分割 | |
JP7265478B2 (ja) | メモリ分割 | |
JP7065099B2 (ja) | メモリシステムリソースの分割または性能監視 | |
JP7128822B2 (ja) | メモリシステムリソースの分割または性能監視 | |
JP7065098B2 (ja) | メモリシステムリソースの分割または性能監視 | |
JP2022547545A (ja) | ページテーブルウォークメモリトランザクションのためのパーティション識別子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220419 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230113 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20230113 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230120 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20230124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230414 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7265478 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |