JPWO2008032408A1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
JPWO2008032408A1
JPWO2008032408A1 JP2008534219A JP2008534219A JPWO2008032408A1 JP WO2008032408 A1 JPWO2008032408 A1 JP WO2008032408A1 JP 2008534219 A JP2008534219 A JP 2008534219A JP 2008534219 A JP2008534219 A JP 2008534219A JP WO2008032408 A1 JPWO2008032408 A1 JP WO2008032408A1
Authority
JP
Japan
Prior art keywords
discharge
dielectric layer
electrode
conductive particle
plasma display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008534219A
Other languages
Japanese (ja)
Inventor
一樹 高木
一樹 高木
瀬尾 欣穂
欣穂 瀬尾
井上 一
一 井上
小坂 忠義
忠義 小坂
崎田 康一
康一 崎田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Plasma Display Ltd
Original Assignee
Hitachi Plasma Display Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Plasma Display Ltd filed Critical Hitachi Plasma Display Ltd
Publication of JPWO2008032408A1 publication Critical patent/JPWO2008032408A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38Dielectric or insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927Details of initialising

Abstract

この発明は、プラズマディスプレイパネルの表示電極の間に時間の経過に伴って増加又は減少する電圧を印加して前記表示電極の間で微弱なリセット放電を発生させる際に、強い放電の不規則な発生の抑制を目的とする。この発明のプラズマディスプレイパネルは、前面基板(11)と背面基板(21)とが対向配置されて構成される。前記背面基板上には、単位発光領域を区画する隔壁(29)が設けられる。前記前面基板上には、面放電のための放電スリット(47)を隔てて配置された表示電極の対(X、Y)が、被放電領域(49)を隔てて複数配置され、それら複数の表示電極の対は、誘電体層(17)で覆われている。前記誘電体層は、前記被放電領域に導電性粒子含有部(45)を有する。前記誘電体層の前記被放電領域の表面に蓄積され、強い放電の原因になる壁電荷は、前記導電性粒子含有部を通って表示電極にリークし、除去される。In the present invention, when a weak reset discharge is generated between the display electrodes by applying a voltage that increases or decreases with the lapse of time between the display electrodes of the plasma display panel, an irregularity of strong discharge is generated. The purpose is to suppress the occurrence. The plasma display panel of the present invention is configured by arranging a front substrate (11) and a rear substrate (21) to face each other. A partition wall (29) for partitioning the unit light emitting region is provided on the rear substrate. On the front substrate, a plurality of display electrode pairs (X, Y) arranged with a discharge slit (47) for surface discharge are arranged with a discharge region (49) therebetween, and the plurality of display electrodes are arranged. The pair of display electrodes is covered with a dielectric layer (17). The dielectric layer has a conductive particle containing portion (45) in the discharge region. Wall charges that accumulate on the surface of the region to be discharged of the dielectric layer and cause strong discharge leak to the display electrode through the conductive particle containing portion and are removed.

Description

本発明は、プラズマディスプレイパネルに関する。   The present invention relates to a plasma display panel.

図11は一般的な面放電型プラズマディスプレイパネル(以下、「PDP」)10の分解斜視図であり、1つの画素EGに対応する部分の基本的な構造を示している。   FIG. 11 is an exploded perspective view of a general surface discharge type plasma display panel (hereinafter referred to as “PDP”) 10 and shows a basic structure of a portion corresponding to one pixel EG.

PDP10は、蛍光体の配置形態による分類の上で反射型と呼称される三電極構造のPDPであり、表示面H側にある前面側基板構体と、これに対向配置される背面側基板構体とで構成されている。前面側基板構体は、ガラス基板からなる前面側基板11、表示のライン方向に延びた面放電用の一対の表示電極X及びY、AC駆動のための誘電体層17、MgOからなる保護膜18などから構成されている。背面側基板構体は、ガラス基板からなる背面側基板21、放電空間を区画するストライプ状又は格子状の隔壁29、単位発光領域EUを選択的に発光させるためのアドレス電極A、及びフルカラー表示のための3原色の蛍光体28R、28G及び28Bなどから構成されている。   The PDP 10 is a PDP having a three-electrode structure called a reflection type according to the classification according to the arrangement form of the phosphors. It consists of The front substrate structure includes a front substrate 11 made of a glass substrate, a pair of display electrodes X and Y for surface discharge extending in the display line direction, a dielectric layer 17 for AC driving, and a protective film 18 made of MgO. Etc. The back side substrate structure includes a back side substrate 21 made of a glass substrate, stripe-like or grid-like partition walls 29 that divide a discharge space, address electrodes A for selectively emitting light from the unit light emitting region EU, and for full color display. The three primary color phosphors 28R, 28G, and 28B.

表示の各画素EGは、ライン方向に並ぶ3つの単位発光領域EUから構成されている。内部の放電空間30は、隔壁29によって、ライン方向に、又はライン方向及び列方向に単位発光領域(セル)EU毎に区画され且つその間隙寸法が規定されている。この放電空間30には適当な放電ガスが封入されている。   Each display pixel EG is composed of three unit light emitting areas EU arranged in the line direction. The internal discharge space 30 is partitioned for each unit light emitting region (cell) EU in the line direction or in the line direction and the column direction by the partition walls 29, and the gap size is defined. An appropriate discharge gas is enclosed in the discharge space 30.

表示電極X及びYは、蛍光体28R、28G及び28Bに対して表示面H側に配置されることから、面放電を広範囲とし且つ表示光の遮光を最小限とするため、帯状の透明電極41と、その導電性を補う金属電極42とから構成されている。   Since the display electrodes X and Y are arranged on the display surface H side with respect to the phosphors 28R, 28G, and 28B, the strip-shaped transparent electrode 41 is used in order to widen the surface discharge and minimize the shielding of the display light. And a metal electrode 42 that supplements the conductivity.

表示電極X及びYに対して所定の電圧を印加すると、基板の面方向の放電(面放電)が生じ、放電ガスの放つ紫外線によって蛍光体28R、28G及び28Bが励起されて発光する。   When a predetermined voltage is applied to the display electrodes X and Y, discharge in the surface direction of the substrate (surface discharge) occurs, and the phosphors 28R, 28G and 28B are excited by the ultraviolet rays emitted from the discharge gas to emit light.

PDPの表示に対しては、表示電極Yを行選択のためのスキャン電極として用い、表示電極Yとアドレス電極Aとの間でアドレッシングのための放電(アドレス放電)を生じさせる。線順次のアドレッシングを行って点灯すべき単位放電領域(セル)EUに所定量の壁電荷を形成した後、全ての行の表示電極対に対して一斉に交番極性の点灯維持電圧を印加し、所定量の壁電荷が形成されたセルに周期的に面放電(サステイン放電)を生じさせる。   For PDP display, the display electrode Y is used as a scan electrode for row selection, and discharge for addressing (address discharge) is generated between the display electrode Y and the address electrode A. After line-sequential addressing is performed to form a predetermined amount of wall charges in the unit discharge region (cell) EU to be lit, an alternating polarity lighting sustaining voltage is applied simultaneously to the display electrode pairs in all rows, A surface discharge (sustain discharge) is periodically generated in a cell in which a predetermined amount of wall charges is formed.

サステイン放電が終了した後、全ての表示電極X及びY間で鈍波リセット放電を生じさせ、全ての表示電極X及びYに上に存在している壁電荷を実質的に消去する(例えば、特許文献1を参照)。なお、鈍波リセット放電とは、表示電極X及びY間に時間の経過に伴って変化(増加又は減少)する電圧を印加することによって表示電極X及びY間に微弱な放電を生じさせ、これによって、表示電極X及びY間に強い放電を生じさせることなくセルを構成する表示電極X及びY上の誘電体層に存在している壁電荷を実質的に消去する方法である。
特開2000−75835号公報
After the sustain discharge is completed, a blunt wave reset discharge is generated between all the display electrodes X and Y, and wall charges existing on all the display electrodes X and Y are substantially erased (for example, patents). Reference 1). The blunt wave reset discharge is a weak discharge generated between the display electrodes X and Y by applying a voltage that changes (increases or decreases) with the passage of time between the display electrodes X and Y. Thus, the wall charges existing in the dielectric layers on the display electrodes X and Y constituting the cell are substantially erased without causing a strong discharge between the display electrodes X and Y.
JP 2000-75835 A

上記のように、鈍波リセット放電は、微弱な放電によって壁電荷を消去する技術であるが、本発明者らは、鈍波リセット放電中に不規則な強放電が発生することがあることを見出した。強放電が発生すると、表示品質の劣化を招くため、強放電の発生を抑制することが望まれる。   As described above, the blunt wave reset discharge is a technique for erasing wall charges by a weak discharge, but the present inventors have found that an irregular strong discharge may occur during the blunt wave reset discharge. I found it. When strong discharge occurs, display quality is deteriorated. Therefore, it is desired to suppress generation of strong discharge.

本発明はこのような事情に鑑みてなされたものであり、鈍波リセット放電中の強放電の発生を抑制することができるプラズマディスプレイパネルを提供するものである。   This invention is made | formed in view of such a situation, and provides the plasma display panel which can suppress generation | occurrence | production of the strong discharge in blunt wave reset discharge.

課題を解決するための手段及び発明の効果Means for Solving the Problems and Effects of the Invention

本発明のプラズマディスプレイパネルは、前面側基板上に面放電のための放電スリットを隔てて配置された表示電極の対が放電しない非放電領域を隔てて複数配置され、かつ前記表示電極を覆う誘電体層を有する前面側基板構体と、背面側基板上に隣接する単位発光領域を区画する隔壁を有する背面側基板構体とが対向配置されてなるプラズマディスプレイパネルであって、前記誘電体層は、前記非放電領域の誘電体層に導電性粒子含有部を備えることを特徴とする。   The plasma display panel according to the present invention includes a plurality of display electrode pairs arranged on a front side substrate with discharge slits for surface discharge being arranged with non-discharge regions where no discharge occurs, and a dielectric covering the display electrodes. A front panel assembly having a body layer and a rear substrate assembly having a partition wall that partitions adjacent unit light emitting regions on the rear substrate are opposed to each other, and the dielectric layer comprises: The dielectric layer in the non-discharge region includes a conductive particle containing portion.

本発明の発明者らは、鋭意研究を行った結果、鈍波リセット放電中に発生する強放電が、サステイン放電中に非放電領域の誘電体層表面に蓄積される電荷(通常は負電荷)によって引き起こされるという知見を得た。そして、この知見に基づき、前記電荷のリーク経路となる導電性粒子含有部を誘電体層に設けることによって、強放電の発生を抑制することができることを見出し、本発明の完成に到った。   As a result of intensive studies, the inventors of the present invention have found that a strong discharge generated during blunt wave reset discharge accumulates on the surface of the dielectric layer in the non-discharge region (usually a negative charge) during the sustain discharge. Got the knowledge that caused by. And based on this knowledge, it discovered that generation | occurrence | production of a strong discharge could be suppressed by providing the electroconductive particle containing part used as the said charge leak path | route in a dielectric material layer, and came to completion of this invention.

ところで、上記知見は、図1に示す放電シミュレーションによるサステイン放電後の壁電荷分布を示すグラフ等に基づいて得られたものである。ここで図1のグラフについて説明する。   By the way, the above knowledge is obtained based on a graph or the like showing the wall charge distribution after the sustain discharge by the discharge simulation shown in FIG. Here, the graph of FIG. 1 will be described.

図1には、表示電極X及びYの断面図も併せて示しており、図1のグラフの横軸は、表示電極Xと表示電極Yの中間の位置(以下、「原点」と呼ぶ。)からの距離を示し、縦軸は、誘電体層表面に存在している壁電荷の密度を示している。図1のグラフは、表示電極X近傍の誘電体層表面には負電荷が存在し、表示電極Y近傍の誘電体層表面には正電荷が存在し、原点では電荷の存在量が少ないことを示している。   FIG. 1 also shows a cross-sectional view of the display electrodes X and Y. The horizontal axis of the graph of FIG. 1 is an intermediate position between the display electrode X and the display electrode Y (hereinafter referred to as “origin”). The vertical axis represents the density of wall charges existing on the surface of the dielectric layer. The graph of FIG. 1 shows that a negative charge is present on the surface of the dielectric layer near the display electrode X, a positive charge is present on the surface of the dielectric layer near the display electrode Y, and there is a small amount of charge at the origin. Show.

図1のグラフで特に注目すべき点は、表示電極X及びYの両方において、原点から離れた位置(つまり、非放電領域に近い位置、図1の点線の円の辺り)において、グラフが下がっていることである。これは、表示電極X側では負電荷の量が増加していることを示し、表示電極Y側では正電荷の量が減少していることを示している。この結果は、表示電極X及びYの両方において非放電領域に近い位置に不要な負電荷が蓄積したためであると考えられる。また、本発明者らは、これとは別に、鈍波リセット放電のシミュレーションも行い、非放電領域に近い位置に蓄積した負電荷が鈍波リセット放電によっては、消去されないことを見出した。   The points of particular interest in the graph of FIG. 1 are that in both the display electrodes X and Y, the graph drops at a position away from the origin (that is, a position close to the non-discharge region, around the dotted circle in FIG. 1). It is that. This indicates that the amount of negative charge is increasing on the display electrode X side, and that the amount of positive charge is decreasing on the display electrode Y side. This result is considered to be due to the accumulation of unnecessary negative charges at positions close to the non-discharge region in both the display electrodes X and Y. In addition to the above, the inventors also performed a simulation of the blunt wave reset discharge, and found that the negative charge accumulated at a position close to the non-discharge region is not erased by the blunt wave reset discharge.

これらのシミュレーションの結果と、鈍波リセット放電中に不規則な強放電が発生するという事実を総合的に考察することにより、サステイン放電において非放電領域に近い位置に負電荷が蓄積し、この負電荷は、鈍波リセット放電によって消去されずに蓄積され続け、ある程度蓄積されたところで、鈍波リセット放電中に強放電を発生させるというメカニズムが見出された。   By comprehensively considering the results of these simulations and the fact that irregular strong discharges occur during blunt wave reset discharges, negative charges accumulate at positions close to the non-discharge region in sustain discharges. A mechanism has been found in which charges continue to be accumulated without being erased by the blunt wave reset discharge, and when a certain amount of charge is accumulated, a strong discharge is generated during the blunt wave reset discharge.

次に、導電性粒子含有部を誘電体層に設けることによって、強放電の発生を抑制することができる作用について、図2を用いて説明する。図2は、前面側基板構体の断面図である。図2では、前面側基板11上に表示電極X、表示電極Y及び表示電極Yがこの順に並んで形成されており、誘電体層17がこれらの表示電極を覆っている。表示電極Xと表示電極Yの間のスリットが放電の起こる放電スリット47であり、表示電極Yと表示電極Yの間の領域が放電の起こらない非放電領域49である。不要な壁電荷(負電荷)44が、非放電領域49の誘電体層17の表面に蓄積されている状態を模式的に示している。なお、図2は、本発明の理解を容易にするために示すものであり、本発明は、図2の構成に限定されず、実際は誘電体層上にMgO等の保護膜が形成されている。   Next, the effect | action which can suppress generation | occurrence | production of a strong discharge by providing an electroconductive particle content part in a dielectric material layer is demonstrated using FIG. FIG. 2 is a cross-sectional view of the front substrate structure. In FIG. 2, the display electrode X, the display electrode Y, and the display electrode Y are formed in this order on the front substrate 11, and the dielectric layer 17 covers these display electrodes. A slit between the display electrode X and the display electrode Y is a discharge slit 47 where discharge occurs, and a region between the display electrode Y and the display electrode Y is a non-discharge region 49 where discharge does not occur. A state in which unnecessary wall charges (negative charges) 44 are accumulated on the surface of the dielectric layer 17 in the non-discharge region 49 is schematically shown. Note that FIG. 2 is shown for easy understanding of the present invention, and the present invention is not limited to the configuration of FIG. 2, and actually a protective film such as MgO is formed on the dielectric layer. .

上記の通り、鈍波リセット放電中の強放電は、この不要な壁電荷44の存在に起因していることが本発明者らによって見出されており、この不要な壁電荷44を除去することが、鈍波リセット放電中の強放電を抑制することに繋がるといえる。この目的のために、本発明では、誘電体層17に、不要な壁電荷44のリーク経路となる導電性粒子含有部45を設けている。この導電性粒子含有部45は、電気抵抗値が比較的低いので、誘電体層17の表面に蓄積された壁電荷44は、導電性粒子含有部45を通って表示電極X又はYにリークされ(又は別途設けられた接地部にリークされ)、これによって不要な壁電荷44が誘電体層17の表面から除去され、その結果、鈍波リセット放電中の強放電が抑制される。   As described above, it has been found by the present inventors that the strong discharge during the blunt wave reset discharge is caused by the presence of the unnecessary wall charge 44, and the unnecessary wall charge 44 is removed. However, it can be said that it leads to suppressing the strong discharge during the blunt wave reset discharge. For this purpose, in the present invention, the dielectric layer 17 is provided with the conductive particle-containing portion 45 serving as a leakage path for unnecessary wall charges 44. Since the conductive particle containing portion 45 has a relatively low electric resistance value, the wall charges 44 accumulated on the surface of the dielectric layer 17 leak to the display electrode X or Y through the conductive particle containing portion 45. As a result, unnecessary wall charges 44 are removed from the surface of the dielectric layer 17, and as a result, strong discharge during obtuse wave reset discharge is suppressed.

ところで、不要な壁電荷44は、強放電を引き起こす以外にも表示電極に蓄積されるべき正電荷の量を減少させ、それによってサステイン放電を小さくし、輝度を減少させるという問題を引き起こすことがある。本発明によれば、不要な壁電荷44が除去されるので、このような問題も同時に解決される。   By the way, the unnecessary wall charges 44 may cause a problem of reducing the amount of positive charges to be accumulated on the display electrode in addition to causing a strong discharge, thereby reducing the sustain discharge and reducing the luminance. . According to the present invention, unnecessary wall charges 44 are removed, so that such a problem is solved at the same time.

本発明に係る、放電シミュレーションによるサステイン放電後の壁電荷分布を示すグラフである。It is a graph which shows the wall charge distribution after the sustain discharge by discharge simulation based on this invention. 本発明の原理を説明するための、本発明のPDPの前面側基板構体の断面図である。It is sectional drawing of the front side board | substrate structure of PDP of this invention for demonstrating the principle of this invention. (a)は、本発明の第1実施形態のPDPの背面側からの平面図であり、(b)は、(a)中のI−I断面図である。(A) is a top view from the back side of PDP of 1st Embodiment of this invention, (b) is II sectional drawing in (a). 本発明の第1実施形態のPDPの、導電性粒子含有部を有する誘電体層の形成工程を示す断面図である。It is sectional drawing which shows the formation process of the dielectric material layer which has an electroconductive particle content part of PDP of 1st Embodiment of this invention. (a)は、本発明の第2実施形態のPDPの背面側からの平面図であり、(b)は、(a)中のI−I断面図である。(A) is a top view from the back side of PDP of 2nd Embodiment of this invention, (b) is II sectional drawing in (a). (a)は、本発明の第3実施形態のPDPの背面側からの平面図であり、(b)は、(a)中のI−I断面図である。(A) is a top view from the back side of PDP of 3rd Embodiment of this invention, (b) is II sectional drawing in (a). (a)は、本発明の第4実施形態のPDPの背面側からの平面図であり、(b)は、(a)中のI−I断面図である。(A) is a top view from the back side of PDP of 4th Embodiment of this invention, (b) is II sectional drawing in (a). (a)は、本発明の第5実施形態のPDPの背面側からの平面図であり、(b)は、(a)中のI−I断面図である。(A) is a top view from the back side of PDP of 5th Embodiment of this invention, (b) is II sectional drawing in (a). (a)は、本発明の第6実施形態のPDPの背面側からの平面図であり、(b)は、(a)中のI−I断面図である。(A) is a top view from the back side of PDP of 6th Embodiment of this invention, (b) is II sectional drawing in (a). (a)は、本発明の第7実施形態のPDPの背面側からの平面図であり、(b)は、(a)中のI−I断面図である。(A) is a top view from the back side of PDP of 7th Embodiment of this invention, (b) is II sectional drawing in (a). 従来のPDPの構成を示す分解斜視図である。It is a disassembled perspective view which shows the structure of the conventional PDP.

符号の説明Explanation of symbols

10 … PDP(面放電型プラズマディスプレイパネル)
11 … 前面側基板(ガラス基板)
17 … 誘電体層
18 … 保護膜
21 … 背面側基板(ガラス基板)
28R… 蛍光体層(赤)
28G… 蛍光体層(緑)
28B… 蛍光体層(青)
29 … 隔壁
29a …隔壁の、表示電極に垂直な部分
29b …隔壁の、表示電極に平行な部分
30 … 放電空間
41 … 透明電極
42 … 金属電極
44 … 不要な壁電荷
45 … 導電性粒子含有部
47 … 放電スリット
49 … 非放電領域
51 … 接地部
53 … 表示電極の本体部
55 … 表示電極の枝部
A … アドレス電極
X … 表示電極
Y … 表示電極
EU … 単位発光領域
EG … 1画素
10 ... PDP (Surface Discharge Plasma Display Panel)
11 ... Front side substrate (glass substrate)
17 ... Dielectric layer 18 ... Protective film 21 ... Back side substrate (glass substrate)
28R ... Phosphor layer (red)
28G ... Phosphor layer (green)
28B ... Phosphor layer (blue)
29 ... partition wall 29a ... part 29b of the partition wall perpendicular to the display electrode 29 ... part of the partition wall parallel to the display electrode 30 ... discharge space 41 ... transparent electrode 42 ... metal electrode 44 ... unnecessary wall charge 45 ... conducting particle containing part 47 ... Discharge slit 49 ... Non-discharge region 51 ... Grounding portion 53 ... Display electrode body 55 ... Display electrode branch A ... Address electrode X ... Display electrode Y ... Display electrode EU ... Unit light emission region EG ... 1 pixel

以下、本発明の一実施形態を図面を用いて説明する。図面や以下の記述中で示す構成は、例示であって、本発明の範囲は、図面や以下の記述中で示すものに限定されない。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings. The configurations shown in the drawings and the following description are merely examples, and the scope of the present invention is not limited to those shown in the drawings and the following description.

1.第1実施形態
図3(a)及び(b)を用いて、本発明の第1実施形態に係るPDPについて説明する。本実施形態では、反射型三電極面放電型PDPを例にとって説明する。図3(a)は、本実施形態のPDPの背面側からの平面図であり、図3(b)は、図3(a)中のI−I断面図である。なお、図示の便宜上、背面側基板構体に含まれる蛍光体層やアドレス電極等は、図示を省略している。
1. First Embodiment A PDP according to a first embodiment of the present invention will be described with reference to FIGS. In this embodiment, a reflective three-electrode surface discharge type PDP will be described as an example. Fig.3 (a) is a top view from the back side of PDP of this embodiment, FIG.3 (b) is II sectional drawing in Fig.3 (a). For convenience of illustration, the phosphor layer, the address electrode, and the like included in the back side substrate structure are not shown.

本実施形態のPDPは、前面側基板11上に面放電のための放電スリット47を隔てて配置された表示電極X及びYの対が放電しない非放電領域49を隔てて複数配置され、かつ表示電極X及びYを覆う誘電体層17を有する前面側基板構体と、背面側基板21上に隣接する単位発光領域を区画する隔壁29を有する背面側基板構体とが対向配置されてなる。本実施形態のPDPでは、誘電体層17は、非放電領域49の誘電体層17の表面に蓄積される壁電荷のリーク経路となる導電性粒子含有部45を備える。表示電極X及びYは、それぞれ、帯状の透明電極41と、その導電性を補う金属電極42で構成されている。隔壁29は、表示電極X及びYが延びる方向に垂直な方向に延びるストライプ形状である。隔壁29は、図3(a)の平面図で最上層に位置しているが、図示の便宜上、点線で表している。   The PDP of this embodiment is arranged in plural on the front substrate 11 with a non-discharge region 49 in which the pair of display electrodes X and Y arranged with a discharge slit 47 for surface discharge is not discharged and displays. A front side substrate structure having a dielectric layer 17 covering the electrodes X and Y and a back side substrate structure having a partition wall 29 that divides a unit light emitting area adjacent to the rear side substrate 21 are arranged to face each other. In the PDP of the present embodiment, the dielectric layer 17 includes a conductive particle containing portion 45 serving as a leak path for wall charges accumulated on the surface of the dielectric layer 17 in the non-discharge region 49. The display electrodes X and Y are each composed of a strip-shaped transparent electrode 41 and a metal electrode 42 that supplements the conductivity. The partition walls 29 have a stripe shape extending in a direction perpendicular to the direction in which the display electrodes X and Y extend. The partition wall 29 is located in the uppermost layer in the plan view of FIG. 3A, but is represented by a dotted line for convenience of illustration.

導電性粒子含有部45は、図3(a)に示すように、平面視において(つまり、図3(a)のような平面図で見たときに)表示電極X及びYの少なくとも1つと重なり部分を有するように設けられている。導電性粒子含有部45は、好ましくは、非放電領域49の誘電体層17の表面から表示電極X及びYの少なくとも1つに達するように設けられる。これによって、誘電体層17の表面に蓄積される壁電荷を表示電極X又はYにリークさせることができる。   As shown in FIG. 3A, the conductive particle-containing portion 45 overlaps at least one of the display electrodes X and Y in a plan view (that is, when viewed in a plan view as shown in FIG. 3A). A portion is provided. The conductive particle containing portion 45 is preferably provided so as to reach at least one of the display electrodes X and Y from the surface of the dielectric layer 17 in the non-discharge region 49. As a result, wall charges accumulated on the surface of the dielectric layer 17 can be leaked to the display electrodes X or Y.

ところで、導電性粒子含有部45は、非放電領域49とその近傍にのみ設けられ、放電スリット47近傍には設けられない。これは、放電スリット47近傍に導電性粒子含有部45が存在すると、表示電極Xと表示電極Yの間に流れる大電流である放電電流が導電性粒子含有部45を通って表示電極X又はYに流れてしまい、パネルが破壊される危険性があるからである。従って、導電性粒子含有部45は、局所的な放電電流密度が小さい領域、すなわち非放電領域49に設けられる。   By the way, the conductive particle containing part 45 is provided only in the non-discharge region 49 and its vicinity, and is not provided in the vicinity of the discharge slit 47. This is because when the conductive particle containing portion 45 exists in the vicinity of the discharge slit 47, a discharge current, which is a large current flowing between the display electrode X and the display electrode Y, passes through the conductive particle containing portion 45 and the display electrode X or Y. This is because there is a risk that the panel will be destroyed. Therefore, the conductive particle containing portion 45 is provided in a region where the local discharge current density is small, that is, the non-discharge region 49.

導電性粒子含有部45は、誘電体層17を形成するための誘電体材料に、導電性粒子(CrやNiなどの金属や、酸化インジウム、酸化すず又は酸化チタンなどの金属酸化物に不純物をドープした導電性酸化物などからなる。)を含有させた材料を用いて形成することができる。   The conductive particle-containing portion 45 contains impurities in the dielectric material for forming the dielectric layer 17 and conductive particles (metal such as Cr and Ni, and metal oxide such as indium oxide, tin oxide, and titanium oxide). It can be formed using a material containing a doped conductive oxide or the like.

導電性粒子のサイズは、特に限定されないが、導電性粒子の平均粒径(D50)が誘電体層17の厚さよりも小さいことが好ましい。導電性粒子の平均粒径が誘電体層17の厚さよりも十分に小さいときに、導電性粒子を誘電体層17中で均一に分散させやすく、導電性粒子含有部45内での電気抵抗値を均一にしやすくなるからである。   The size of the conductive particles is not particularly limited, but the average particle diameter (D50) of the conductive particles is preferably smaller than the thickness of the dielectric layer 17. When the average particle diameter of the conductive particles is sufficiently smaller than the thickness of the dielectric layer 17, the conductive particles can be easily dispersed uniformly in the dielectric layer 17, and the electric resistance value in the conductive particle containing portion 45. It is because it becomes easy to make uniform.

導電性粒子含有部45中の導電性粒子の含有量は、小さすぎると、非放電領域49の誘電体層17の表面に蓄積される壁電荷が十分に除去されず、大きすぎると、除去すべきでない壁電荷までもが除去されてしまう場合があるので、これらの何れの問題も発生しない程度の値にすることが好ましい。
ここで、導電性粒子の好ましい含有量の一例を例示する。導電性粒子含有部45中での導電性粒子の含有量は、導電性粒子が金属からなる場合、概ね、1〜10wt%が好ましく、5wt%程度がさらに好ましい。この程度の含有量の場合、抵抗値が適度な値になるからである。
If the content of the conductive particles in the conductive particle-containing portion 45 is too small, the wall charges accumulated on the surface of the dielectric layer 17 in the non-discharge region 49 are not sufficiently removed. Since even wall charges that should not be removed may be removed, it is preferable to set a value that does not cause any of these problems.
Here, an example of preferable content of electroconductive particle is illustrated. When the conductive particles are made of metal, the content of the conductive particles in the conductive particle containing portion 45 is generally preferably 1 to 10 wt%, and more preferably about 5 wt%. This is because the resistance value becomes an appropriate value in the case of such a content.

導電性粒子のサイズ、種類及び含有量は、ここで示したものに限定されず、鈍波リセット放電中に不規則な強放電が発生しないように実験的に決定されたものであってもよい。実験の一例は、例えば、次の通りである。(1)最初に、平均粒径が誘電体層17の厚さの半分程度である導電性粒子を0. 1wt%含む導電性粒子含有部45を作成し、この場合に、鈍波リセット放電中に不規則な強放電が発生するかどうかを確認する。(2)不規則な強放電が発生した場合には、導電性粒子の含有量が小さすぎるので、含有量を少し増やして再度、強放電が発生するかどうかを確認する。又は、導電性粒子のサイズや種類を変更して再度、強放電が発生するかどうかを確認する(3)これを繰り返すことによって導電性粒子の最適なサイズ、種類及び含有量を決定する。   The size, type, and content of the conductive particles are not limited to those shown here, and may be determined experimentally so that no irregular strong discharge occurs during the blunt wave reset discharge. . An example of the experiment is as follows, for example. (1) First, conductive particles having an average particle diameter of about half of the thickness of the dielectric layer 17 are set to 0.0. A conductive particle containing portion 45 containing 1 wt% is prepared, and in this case, it is confirmed whether or not irregular strong discharge occurs during blunt wave reset discharge. (2) When an irregular strong discharge occurs, the content of the conductive particles is too small, so the content is slightly increased and it is checked again whether a strong discharge occurs. Alternatively, the size and type of the conductive particles are changed to check again whether or not a strong discharge occurs (3) By repeating this, the optimum size, type and content of the conductive particles are determined.

次に、図4を用いて導電性粒子含有部45を有する誘電体層17の形成方法について説明する。図4は、導電性粒子含有部45を有する誘電体層17の形成工程を示す、図3(b)に対応する断面図である。図4には、前面側基板構体のみを示している。   Next, a method for forming the dielectric layer 17 having the conductive particle containing portion 45 will be described with reference to FIG. FIG. 4 is a cross-sectional view corresponding to FIG. 3B, showing a process for forming the dielectric layer 17 having the conductive particle containing portion 45. FIG. 4 shows only the front substrate structure.

まず、図4に示すように、前面側基板11上に表示電極X及びYを形成し、次に、導電性粒子含有部45が形成される部分に低融点ガラスフリットにバインダと溶剤を加えたガラスペーストに導電性粒子を含有させたものをスクリーン印刷法で塗布する。次に、残りの部分に低融点ガラスフリットにバインダと溶剤を加えたガラスペーストを塗布し、焼成することによって、導電性粒子含有部45を有する誘電体層17を形成することができる。ここで示した方法は一例であり、導電性粒子含有部45を有する誘電体層17を形成する方法は、ここで示したものに限定されない。
導電性粒子含有部45は、帯状に形成されてもよく、島状に形成されてもよい。
First, as shown in FIG. 4, the display electrodes X and Y are formed on the front substrate 11, and then a binder and a solvent are added to the low melting point glass frit at the portion where the conductive particle containing portion 45 is formed. A glass paste containing conductive particles is applied by screen printing. Next, the remaining portion is coated with a glass paste obtained by adding a binder and a solvent to a low-melting glass frit and baked, whereby the dielectric layer 17 having the conductive particle containing portion 45 can be formed. The method shown here is an example, and the method of forming the dielectric layer 17 having the conductive particle containing portion 45 is not limited to the method shown here.
The conductive particle containing part 45 may be formed in a band shape or an island shape.

2.第2実施形態
図5(a)及び(b)を用いて、本発明の第2実施形態に係るPDPについて説明する。本実施形態では、反射型三電極面放電型PDPを例にとって説明する。図5(a)は、本実施形態のPDPの背面側からの平面図であり、図5(b)は、図5(a)中のI−I断面図である。なお、図示の便宜上、背面側基板構体に含まれる蛍光体層やアドレス電極等は、図示を省略している。
2. Second Embodiment A PDP according to a second embodiment of the present invention will be described with reference to FIGS. 5 (a) and 5 (b). In this embodiment, a reflective three-electrode surface discharge type PDP will be described as an example. Fig.5 (a) is a top view from the back side of PDP of this embodiment, FIG.5 (b) is II sectional drawing in Fig.5 (a). For convenience of illustration, the phosphor layer, the address electrode, and the like included in the back side substrate structure are not shown.

本実施形態は、第1実施形態に類似しているが、導電性粒子含有部45が平面視において表示電極X及びYの何れとも重なり部分を有しておらず、別途設けられた接地部51において接地されている点において異なっている。本実施形態では、誘電体層17の表面に蓄積される壁電荷は、接地部51にリークさせることができる。   This embodiment is similar to the first embodiment, but the conductive particle-containing portion 45 does not have an overlapping portion with any of the display electrodes X and Y in a plan view, and a separately provided ground portion 51. Is different in that it is grounded. In the present embodiment, wall charges accumulated on the surface of the dielectric layer 17 can be leaked to the ground portion 51.

第1実施形態において導電性粒子含有部45が非放電領域49の両側の表示電極と重なり部分を有している場合、その両側の表示電極に印加する電圧は、等しくする必要があるが(電圧が異なればショートする可能性があるため)、本実施形態では、導電性粒子含有部45が平面視において表示電極X及びYの何れとも重なり部分を有していないので、非放電領域49の両側の表示電極に印加する電圧を同じにする必要がない。なお、本実施形態でも、非放電領域49の両側の表示電極に印加する電圧は、同じであってもよい。   In the first embodiment, when the conductive particle containing portion 45 has overlapping portions with the display electrodes on both sides of the non-discharge region 49, the voltages applied to the display electrodes on both sides need to be equal (voltage In this embodiment, since the conductive particle-containing portion 45 does not have an overlapping portion with any of the display electrodes X and Y in plan view, both sides of the non-discharge region 49 are present. The voltages applied to the display electrodes need not be the same. In this embodiment, the voltage applied to the display electrodes on both sides of the non-discharge region 49 may be the same.

3.第3実施形態
図6(a)及び(b)を用いて、本発明の第3実施形態に係るPDPについて説明する。本実施形態では、反射型三電極面放電型PDPを例にとって説明する。図6(a)は、本実施形態のPDPの背面側からの平面図であり、図6(b)は、図6(a)中のI−I断面図である。なお、図示の便宜上、背面側基板構体に含まれる蛍光体層やアドレス電極等は、図示を省略している。
3. Third Embodiment A PDP according to a third embodiment of the present invention will be described with reference to FIGS. 6 (a) and 6 (b). In this embodiment, a reflective three-electrode surface discharge type PDP will be described as an example. Fig.6 (a) is a top view from the back side of PDP of this embodiment, FIG.6 (b) is II sectional drawing in Fig.6 (a). For convenience of illustration, the phosphor layer, the address electrode, and the like included in the back side substrate structure are not shown.

本実施形態は、第1実施形態に類似しているが、表示電極X及びYが、それぞれ、一方向に延びる本体部53と、本体部53から非放電領域49に向かって延びる枝部55を有し、導電性粒子含有部45が、平面視において本体部53と重なり部分を有さず、枝部55と重なり部分を有するように設けられている点が異なっている。   The present embodiment is similar to the first embodiment, but the display electrodes X and Y each have a main body 53 extending in one direction and a branch 55 extending from the main body 53 toward the non-discharge region 49. And the conductive particle-containing portion 45 is different from the main portion 53 in a plan view, and is provided so as to have an overlapping portion with the branch portion 55.

第1実施形態のように、導電性粒子含有部45が、平面視において、表示電極X又はYの本体部53と重なり部分を有していると、放電スリット47で起きた放電が、非放電領域の近傍にまで進行し、DC型の異常放電を引き起こしてしまう場合があるが、本実施形態では、導電性粒子含有部45が、平面視において、表示電極X及びYの何れの本体部53とも重なり部分を有していないので、DC型の異常放電の発生を抑制することができる。   As in the first embodiment, when the conductive particle-containing portion 45 has an overlapping portion with the main body portion 53 of the display electrode X or Y in plan view, the discharge generated in the discharge slit 47 is not discharged. In the present embodiment, the conductive particle-containing portion 45 may move to the vicinity of the region and cause a DC type abnormal discharge. In the present embodiment, the main body portion 53 of the display electrodes X and Y in the plan view. Since both do not have an overlapping portion, the occurrence of DC type abnormal discharge can be suppressed.

また、導電性粒子含有部45が、平面視において、枝部55と重なり部分を有しているので、誘電体層17の表面に蓄積される壁電荷は、枝部55を通じて表示電極X又はYにリークさせることができる。   Further, since the conductive particle containing portion 45 has a portion overlapping the branch portion 55 in plan view, the wall charges accumulated on the surface of the dielectric layer 17 are transmitted through the branch portion 55 to the display electrode X or Y. Can leak.

4.第4実施形態
図7(a)及び(b)を用いて、本発明の第4実施形態に係るPDPについて説明する。本実施形態では、反射型三電極面放電型PDPを例にとって説明する。図7(a)は、本実施形態のPDPの背面側からの平面図であり、図7(b)は、図7(a)中のI−I断面図である。なお、図示の便宜上、背面側基板構体に含まれる蛍光体層やアドレス電極等は、図示を省略している。
4). Fourth Embodiment A PDP according to a fourth embodiment of the present invention will be described with reference to FIGS. 7 (a) and (b). In this embodiment, a reflective three-electrode surface discharge type PDP will be described as an example. Fig.7 (a) is a top view from the back side of PDP of this embodiment, FIG.7 (b) is II sectional drawing in Fig.7 (a). For convenience of illustration, the phosphor layer, the address electrode, and the like included in the back side substrate structure are not shown.

本実施形態は、第3実施形態に類似しているが、表示電極X又はYの枝部55が、平面視において隔壁29と重なり部分を有するように設けられている点が異なっている。   This embodiment is similar to the third embodiment except that the branch part 55 of the display electrode X or Y is provided so as to overlap with the partition wall 29 in plan view.

放電スリット47で起きた放電は、隔壁29の近傍には進行しないので、平面視において隔壁29と重なり部分を有するように表示電極X又はYの枝部55を設けることによって、DC型の異常放電の発生をさらに抑制することができる。   Since the discharge generated in the discharge slit 47 does not proceed in the vicinity of the partition wall 29, by providing the branch portion 55 of the display electrode X or Y so as to overlap with the partition wall 29 in plan view, a DC type abnormal discharge Can be further suppressed.

5.第5実施形態
図8(a)及び(b)を用いて、本発明の第5実施形態に係るPDPについて説明する。本実施形態では、反射型三電極面放電型PDPを例にとって説明する。図8(a)は、本実施形態のPDPの背面側からの平面図であり、図8(b)は、図8(a)中のI−I断面図である。なお、図示の便宜上、背面側基板構体に含まれる蛍光体層やアドレス電極等は、図示を省略している。
5). Fifth Embodiment A PDP according to a fifth embodiment of the present invention will be described with reference to FIGS. 8 (a) and 8 (b). In this embodiment, a reflective three-electrode surface discharge type PDP will be described as an example. Fig.8 (a) is a top view from the back side of PDP of this embodiment, FIG.8 (b) is II sectional drawing in Fig.8 (a). For convenience of illustration, the phosphor layer, the address electrode, and the like included in the back side substrate structure are not shown.

本実施形態は、第4実施形態に類似しているが、隔壁29が格子(ボックス又はワッフルともいう)状であり、表示電極X及びYが延びる方向に垂直な方向に延びる部分(垂直部分)29aと、表示電極X及びYが延びる方向に平行に延びる部分(平行部分)29bとを有している。平行部分29bは、平面視において非放電領域49と重なり部分を有するように配置されている。   This embodiment is similar to the fourth embodiment, but the partition wall 29 has a lattice (also referred to as a box or waffle) shape, and a portion (vertical portion) extending in a direction perpendicular to the direction in which the display electrodes X and Y extend. 29a and a portion (parallel portion) 29b extending in parallel with the direction in which the display electrodes X and Y extend. The parallel portion 29b is disposed so as to have an overlapping portion with the non-discharge region 49 in plan view.

放電スリット47で起きた放電は、隔壁29の近傍には進行しないので、平面視において非放電領域49と重なり部分を有するように隔壁29の平行部分29bを設けることによって、放電スリット47で起きた放電が非放電領域49にある導電性粒子含有部45の近傍に進行することを防ぎ、それによって、DC型の異常放電の発生を抑制することができる。   Since the discharge generated in the discharge slit 47 does not proceed in the vicinity of the partition wall 29, the discharge slit 47 generates the parallel portion 29 b of the partition wall 29 so as to overlap the non-discharge region 49 in plan view. It is possible to prevent the discharge from proceeding to the vicinity of the conductive particle containing portion 45 in the non-discharge region 49, thereby suppressing the occurrence of DC type abnormal discharge.

6.第6実施形態
図9(a)及び(b)を用いて、本発明の第6実施形態に係るPDPについて説明する。本実施形態では、反射型三電極面放電型PDPを例にとって説明する。図9(a)は、本実施形態のPDPの背面側からの平面図であり、図9(b)は、図9(a)中のI−I断面図である。なお、図示の便宜上、背面側基板構体に含まれる蛍光体層やアドレス電極等は、図示を省略している。
6). Sixth Embodiment A PDP according to a sixth embodiment of the present invention will be described with reference to FIGS. 9 (a) and 9 (b). In this embodiment, a reflective three-electrode surface discharge type PDP will be described as an example. Fig.9 (a) is a top view from the back side of PDP of this embodiment, FIG.9 (b) is II sectional drawing in Fig.9 (a). For convenience of illustration, the phosphor layer, the address electrode, and the like included in the back side substrate structure are not shown.

本実施形態は、第5実施形態に類似しているが、非放電領域49を挟んで隣接する2つの表示電極の透明電極41が繋がっており、かつこれら2つの表示電極が共通の金属電極42を有している点が異なっている。   This embodiment is similar to the fifth embodiment, but the transparent electrodes 41 of two display electrodes adjacent to each other with the non-discharge region 49 interposed therebetween are connected, and the two display electrodes are a common metal electrode 42. Is different.

本実施形態でも、平面視において非放電領域49と重なり部分を有するように隔壁29の平行部分29bが設けられているので、放電スリット47で起きた放電が非放電領域49にある導電性粒子含有部45の近傍に進行せず、DC型の異常放電の発生が抑制される。なお、隔壁29の平行部分29b付近の、放電スリット47で起きた放電が進行しない領域の幅は、例えば、5〜30μm程度である。   Also in this embodiment, since the parallel portion 29b of the partition wall 29 is provided so as to have an overlapping portion with the non-discharge region 49 in plan view, the discharge generated in the discharge slit 47 contains conductive particles in the non-discharge region 49. The occurrence of DC abnormal discharge is suppressed without proceeding to the vicinity of the portion 45. In addition, the width | variety of the area | region where the discharge which arose in the discharge slit 47 does not advance near the parallel part 29b of the partition 29 is about 5-30 micrometers, for example.

7.第7実施形態
図10(a)及び(b)を用いて、本発明の第7実施形態に係るPDPについて説明する。本実施形態では、反射型三電極面放電型PDPを例にとって説明する。図10(a)は、本実施形態のPDPの背面側からの平面図であり、図10(b)は、図10(a)中のI−I断面図である。なお、図示の便宜上、背面側基板構体に含まれる蛍光体層やアドレス電極等は、図示を省略している。
7). Seventh Embodiment A PDP according to a seventh embodiment of the present invention will be described with reference to FIGS. 10 (a) and 10 (b). In this embodiment, a reflective three-electrode surface discharge type PDP will be described as an example. Fig.10 (a) is a top view from the back side of PDP of this embodiment, FIG.10 (b) is II sectional drawing in Fig.10 (a). For convenience of illustration, the phosphor layer, the address electrode, and the like included in the back side substrate structure are not shown.

本実施形態は、第6実施形態に類似しているが、(1)表示電極X又はYが、放電スリット47に平行に延びる金属電極42と、金属電極42から放電スリット47に向かって枝状に延びるT字状の透明電極41を有する点、(2)導電性粒子含有部45が、平面視において、金属電極42と重なり部分を有し、透明電極41と重なり部分を有さないように島状に形成される点が異なっている。   This embodiment is similar to the sixth embodiment, but (1) the display electrode X or Y has a metal electrode 42 extending in parallel to the discharge slit 47 and a branch shape from the metal electrode 42 toward the discharge slit 47. (2) The conductive particle-containing portion 45 has an overlapping portion with the metal electrode 42 and does not have an overlapping portion with the transparent electrode 41 in plan view. The difference is that the islands are formed.

本実施形態では、実質的に放電電流が流れる透明電極41に平面視において重なる部分には導電性粒子含有部45を形成せず、実質的に放電電流が流れない金属電極42に平面視において重なる部分に導電性粒子含有部45を形成することによって、異常放電の発生を抑制しつつ、効率的に不要な壁電荷を除去することを可能にしている。   In the present embodiment, the conductive particle containing portion 45 is not formed in a portion overlapping the transparent electrode 41 through which the discharge current substantially flows in plan view, and overlaps with the metal electrode 42 in which the discharge current does not flow substantially in plan view. By forming the conductive particle containing portion 45 in the portion, it is possible to efficiently remove unnecessary wall charges while suppressing the occurrence of abnormal discharge.

以上の実施形態で示した種々の特徴は、互いに組み合わせることができる。1つの実施形態中に複数の特徴が含まれている場合、そのうちの1又は複数個の特徴を適宜抜き出して、単独で又は組み合わせて、本発明に採用することができる。   Various features shown in the above embodiments can be combined with each other. In the case where a plurality of features are included in one embodiment, one or a plurality of features can be appropriately extracted and used alone or in combination in the present invention.

Claims (7)

前面側基板上に面放電のための放電スリットを隔てて配置された表示電極の対が放電しない非放電領域を隔てて複数配置され、かつ前記表示電極を覆う誘電体層を有する前面側基板構体と、背面側基板上に隣接する単位発光領域を区画する隔壁を有する背面側基板構体とが対向配置されてなるプラズマディスプレイパネルであって、
前記誘電体層は、前記非放電領域の誘電体層に導電性粒子含有部を備えることを特徴とするプラズマディスプレイパネル。
A front-side substrate assembly having a plurality of display electrode pairs arranged on a front-side substrate with a discharge slit for surface discharge being provided with a non-discharge region where no discharge occurs, and having a dielectric layer covering the display electrode And a back side substrate structure having a partition wall that partitions adjacent unit light emitting regions on the back side substrate, and a plasma display panel,
The plasma display panel, wherein the dielectric layer includes a conductive particle-containing portion in the dielectric layer in the non-discharge region.
前記誘電体層の導電性粒子含有部は、平面視において前記表示電極の少なくとも1つと重なり部分を有するように設けられる請求項1に記載のプラズマディスプレイパネル。 The plasma display panel according to claim 1, wherein the conductive particle-containing portion of the dielectric layer is provided so as to overlap with at least one of the display electrodes in a plan view. 前記誘電体層の導電性粒子含有部は、別途設けられた接地部において接地されている請求項1に記載のプラズマディスプレイパネル。 The plasma display panel according to claim 1, wherein the conductive particle-containing portion of the dielectric layer is grounded in a separately provided ground portion. 前記表示電極は、一方向に延びる本体部と、前記本体部から前記非放電領域に向かって延びる枝部を有し、
前記誘電体層の導電性粒子含有部は、平面視において前記本体部と重なり部分を有さず、前記枝部と重なり部分を有するように設けられる請求項1に記載のプラズマディスプレイパネル。
The display electrode has a main body portion extending in one direction, and a branch portion extending from the main body portion toward the non-discharge region,
2. The plasma display panel according to claim 1, wherein the conductive particle-containing portion of the dielectric layer is provided so as not to have an overlapping portion with the main body portion in a plan view and to have an overlapping portion with the branch portion.
前記枝部は、平面視において前記隔壁と重なり部分を有する位置に設けられる請求項4に記載のプラズマディスプレイパネル。 The plasma display panel according to claim 4, wherein the branch portion is provided at a position having an overlapping portion with the partition in a plan view. 前記表示電極は、前記放電スリットに平行に延びる金属電極と、前記金属電極から前記放電スリットに向かって枝状に延びる透明電極を有し、
前記誘電体層の導電性粒子含有部は、平面視において、前記金属電極と重なり部分を有し、前記透明電極と重なり部分を有さないように島状に形成される請求項1に記載のプラズマディスプレイパネル。
The display electrode has a metal electrode extending in parallel with the discharge slit, and a transparent electrode extending in a branch shape from the metal electrode toward the discharge slit,
The conductive particle containing part of the dielectric layer is formed in an island shape so as to have an overlapping part with the metal electrode and not to have an overlapping part with the transparent electrode in a plan view. Plasma display panel.
前記面放電を発生する表示電極間に時間の経過に伴って増加又は減少する電圧が印加されて当該表示電極間でリセット放電を発生する請求項1〜6の何れか1つに記載のプラズマディスプレイパネル。 The plasma display according to any one of claims 1 to 6, wherein a voltage increasing or decreasing with the passage of time is applied between the display electrodes that generate the surface discharge to generate a reset discharge between the display electrodes. panel.
JP2008534219A 2006-09-15 2006-09-15 Plasma display panel Pending JPWO2008032408A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/318412 WO2008032408A1 (en) 2006-09-15 2006-09-15 Plasma display panel

Publications (1)

Publication Number Publication Date
JPWO2008032408A1 true JPWO2008032408A1 (en) 2010-01-21

Family

ID=39183479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008534219A Pending JPWO2008032408A1 (en) 2006-09-15 2006-09-15 Plasma display panel

Country Status (2)

Country Link
JP (1) JPWO2008032408A1 (en)
WO (1) WO2008032408A1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2986094B2 (en) * 1996-06-11 1999-12-06 富士通株式会社 Plasma display panel and method of manufacturing the same
JP3424587B2 (en) * 1998-06-18 2003-07-07 富士通株式会社 Driving method of plasma display panel
JP4174902B2 (en) * 1999-04-07 2008-11-05 東レ株式会社 Front plate for plasma display panel, plasma display panel, and glass paste for forming dielectric layer of front plate for plasma display panel
JP2003142006A (en) * 2001-11-01 2003-05-16 Matsushita Electric Ind Co Ltd Plasma display panel and its manufacturing method

Also Published As

Publication number Publication date
WO2008032408A1 (en) 2008-03-20

Similar Documents

Publication Publication Date Title
US6806645B2 (en) Plasma display panel
EP1592039A1 (en) Plasma display panel
JP4272641B2 (en) Plasma display panel
KR20050045513A (en) Plasma display panel
JP5007036B2 (en) Plasma display panel
US7358667B2 (en) Plasma display panel
US7372204B2 (en) Plasma display panel having igniter electrodes
JPWO2008032408A1 (en) Plasma display panel
JPWO2005043577A1 (en) Plasma display panel
KR100962810B1 (en) Plasma display device
KR100590104B1 (en) Plasma display panel
US7768203B2 (en) Plasma display panel including black projections
KR100875117B1 (en) Plasma display panel with improved addressing efficiency
KR100590089B1 (en) Plasma display panel
US20070080644A1 (en) Plasma display panel
KR100680228B1 (en) Plasma display panel
KR100931437B1 (en) Multi-type Plasma Display Panel
JP4248590B2 (en) Discharge type display device
JP2003123653A (en) Plasma display panel
JP2007073526A (en) Plasma display panel and its driving method
JP2009140734A (en) Plasma display panel and method of manufacturing the same
JP2006344577A (en) Plasma display apparatus
US20060255732A1 (en) Plasma display panel
JP2011082017A (en) Plasma display panel
KR20050079423A (en) Plasma display panel