KR100680228B1 - Plasma display panel - Google Patents
Plasma display panel Download PDFInfo
- Publication number
- KR100680228B1 KR100680228B1 KR1020050098134A KR20050098134A KR100680228B1 KR 100680228 B1 KR100680228 B1 KR 100680228B1 KR 1020050098134 A KR1020050098134 A KR 1020050098134A KR 20050098134 A KR20050098134 A KR 20050098134A KR 100680228 B1 KR100680228 B1 KR 100680228B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- address
- discharge
- scan
- display panel
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/26—Address electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
- H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/34—Vessels, containers or parts thereof, e.g. substrates
- H01J11/36—Spacers, barriers, ribs, partitions or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/26—Address electrodes
- H01J2211/265—Shape, e.g. cross section or pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
- H01J2211/36—Spacers, barriers, ribs, partitions or the like
- H01J2211/361—Spacers, barriers, ribs, partitions or the like characterized by the shape
- H01J2211/365—Pattern of the spacers
Abstract
Description
도 1은 종래 기술에 따른 플라즈마 디스플레이 패널이 도시된 일부 절개 사시도1 is a partially cutaway perspective view showing a plasma display panel according to the prior art
도 2는 종래 기술에 따른 플라즈마 디스플레이 패널의 델타형 방전셀이 도시된 평면도2 is a plan view showing a delta discharge cell of the plasma display panel according to the prior art
도 3은 본 발명에 따른 플라즈마 디스플레이 패널이 도시된 일부 절개 사시도3 is a partially cutaway perspective view showing a plasma display panel according to the present invention;
도 4는 본 발명에 따른 플라즈마 디스플레이 패널의 하부기판이 도시된 부 절개 사시도4 is a perspective view illustrating a sub-section of the lower substrate of the plasma display panel according to the present invention.
도 5는 본 발명에 따른 어드레스 전극의 형상이 도시된 평면도5 is a plan view showing the shape of the address electrode according to the present invention;
<도면의 주요 부분에 관한 부호의 설명><Explanation of symbols on main parts of the drawings>
10 : 상부기판 10X : 어드레스 전극10:
10X' : 메인전극 10X" : 돌출전극10X ':
10Y : 주사전극 10Z : 유지전극10Y: scan electrode 10Z: sustain electrode
11 : 버스전극 12 : 유리기판 11
14 : 유전체층 15 : 보호막 14
20 : 하부기판 22 : 유리기판20: lower substrate 22: glass substrate
24 : 유전체층 25, 26 : 격벽24:
C : 방전셀C: discharge cell
본 발명은 플라즈마 디스플레이 패널 및 그에 따른 어드레스 전극에 관한 것으로서, 보다 상세하게는 어드레스 전극이 격벽에 의해 형성된 열의 방전셀 및 인접한 열의 방전셀을 제어하도록 형성된 플라즈마 디스플레이 패널 및 그에 따른 어드레스 전극에 관한 것이다. BACKGROUND OF THE
평판표시장치에는 액정표시장치(Liquid Crystal Display; 이하 " LCD" 라 한다), 전계방출 표시장치(Field Emission Display; 이하 " FED" 라 한다) 및 플라즈마 디스플레이 패널(Plasma Display Panel; 이하 " PDP" 라 한다)등이 있고, 이 중 PDP는 He+Xe 또는 Ne+Xe 불활성 혼합가스의 방전시 발생하는 147㎚의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하는 장치이다. The flat panel display includes a liquid crystal display (hereinafter referred to as "LCD"), a field emission display (hereinafter referred to as "FED"), and a plasma display panel (hereinafter referred to as "PDP"). Among these, the PDP is an apparatus for displaying an image including characters or graphics by emitting phosphors by 147 nm ultraviolet rays generated when the He + Xe or Ne + Xe inert mixed gas is discharged.
여기서 상기 PDP는 박막화와 대형화가 용이할 뿐만 아니라 구조가 단순해짐으로 제작이 용이해지고 아울러 다른 평면 표시장치에 비하여 휘도 및 발광효율이 높다는 이점이 있다. In this case, the PDP is not only thin and large in size, but also has a simple structure, which makes the PDP easier to manufacture, and has a higher luminance and higher luminous efficiency than other flat display devices.
도 1은 종래 기술에 따른 플라즈마 디스플레이 패널이 도시된 일부 절개 사시도이다1 is a partially cutaway perspective view illustrating a plasma display panel according to the related art.
도 1에 도시된 바와 같이, 종래 기술에 따른 PDP는 상/하부기판(1)(2)과 상기 상/하부기판(1)(2) 사이에 충진되는 불활성 혼합가스(미도시)를 포함하여 구성된다. As shown in FIG. 1, a PDP according to the related art includes an inert mixed gas (not shown) filled between an upper / lower substrate 1 (2) and an upper / lower substrate 1 (2). It is composed.
여기서 상기 상부기판(1)은 사용자의 시야에 노출되는 유리기판(3)과, 상기 유리기판(3)의 하면에 형성되는 유전체층(4)과, 상기 유전체층(4) 내부에 형성되는 주사전극(1Y) 및 유지전극(1Z)과, 상기 유전체층(4)의 하면에 형성되어 상기 유전체층(4)을 보호하는 보호막(5)을 포함하여 구성된다. The
그리고 상기 하부기판(2)은 유리기판(6)과, 상기 유리기판(6)의 상면에 형성되는 유전체층(7)과, 상기 유전체층(7) 내부에 형성되는 어드레스전극(1X)과, 상기 유전체층(7)의 상부에 형성되고 상기 불활성 가스가 충진될 수 있도록 상기 상부기판(1) 측으로 돌출되어 소정의 공간을 형성하는 격벽(8)을 포함하여 구성된다. The
여기서 상기 유전체층(4)은 플라즈마 방전시 발생되는 벽전하가 축적되고, 상기 보호막(5)은 플라즈마 방전시 발생된 스퍼터링에 의해 상기 유전체층(4)이 손상되는 것을 방지함과 아울러 2차 전자의 방출 효율을 향상시킨다. Here, the
그리고 상기 격벽(8)에 의해 형성된 내부공간에는 적/녹/청 색 중 어느 하나의 가시광선을 방출하는 형광체(미도시)가 도포되고, 상기 형광체는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선 을 발생하게 된다. In addition, a phosphor (not shown) that emits visible light of any one of red, green, and blue colors is applied to the internal space formed by the
그리고 상기 주사전극(1Y) 및 상기 유지전극(1Z)과 상기 어드레스 전극(1X)은 서로 직교하게 배치된다. The
여기서 상기 격벽(8)에 의해 형성되는 방전셀은 그 형태에 따라 스트라이프 타입(stripe type), 웰형(well type) 및 델타형(delta type) 등으로 구분된다. Here, the discharge cells formed by the
도 2는 종래 기술에 따른 플라즈마 디스플레이 패널의 델타형 방전셀이 도시된 평면도이다. 2 is a plan view illustrating a delta type discharge cell of a plasma display panel according to the related art.
도 2에 도시된 바와 같이 종래 기술에 따른 델타형 방전셀에서는 상기 격벽(8) 들의 사이에 각각 어드레스 전극(1X)이 형성된다. As shown in FIG. 2, in the delta discharge cell according to the related art, an
그런데 고 화소의 PDP를 제작할 때 종래와 같이 방전셀이 형성되는 각 열(列)마다 어드레스 전극(1X)이 형성되는 경우, 어드레스 전극(1X)이 촘촘히 형성되어야 하는 문제점이 있다. However, when manufacturing a high pixel PDP, when the
특히, 상기 어드레스 전극(1X)이 촘촘히 형성되는 경우 상기 어드레스 전극을 묶어 형성하는 플렉서블 프린티드 서킷(Flexible Printed Circuit : 이하 'FPC'라 함, 미도시)/칩 온 필름(Chip On Film ; 이하 'COF'라 함, 미도시)의 연결이 복잡해질 뿐만 아니라 촘촘히 형성된 어드레스 전극(1X)으로 인해 A/S 시 상기 FPC/COF의 수리가 어려운 문제점이 있다. In particular, when the
또한 종래와 같이 방전셀이 형성되는 각 열마다 어드레스 전극(1X)이 형성되는 경우 조밀한 간격에 의해 상기 어드레스 전극(1X)의 형성이 어려울 뿐만 아니라 비용이 증가되는 문제점이 있다. In addition, when the
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 어드레스 전극이 격벽에 의해 형성된 열의 방전셀 및 인접한 열의 방전셀을 제어하도록 형성된 플라즈마 디스플레이 패널 및 그에 따른 어드레스 전극을 제공하는 데 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art, and an object of the present invention is to provide a plasma display panel and an address electrode according to which the address electrodes are formed to control the discharge cells of the column formed by the partition wall and the discharge cells of the adjacent column. There is this.
상기한 과제를 해결하기 위한 본 발명에 따른 플라즈마 디스플레이 패널은 복수개의 열 중 어느 하나의 열에 형성된 메인전극과; 상기 메인전극에서 돌출되어 상기 어느 하나의 열과 인접한 열의 방전셀에 형성되는 돌출전극으로 구성된 어드레스 전극을 포함하여 구성되는 것을 특징으로 한다. Plasma display panel according to the present invention for solving the above problems is a main electrode formed in any one of a plurality of columns; And an address electrode which protrudes from the main electrode and is formed of a protruding electrode formed in a discharge cell of a column adjacent to any one of the columns.
상기 메인전극은 상기 방전셀 열의 중앙에 배치되고, 상기 돌출전극은 상기 메인전극을 기준으로 좌/우 교대로 형성된다. The main electrode is disposed at the center of the discharge cell row, and the protruding electrodes are alternately formed left / right with respect to the main electrode.
상기 플라즈마 디스플레이 패널은 상기 어드레스 전극과 대향되는 기판에 형성되는 주사/유지전극을 포함하여 구성되고, 상기 돌출전극은 상기 주사전극 측에 위치된다. The plasma display panel includes a scan / hold electrode formed on a substrate facing the address electrode, and the protrusion electrode is positioned on the scan electrode side.
상기 플라즈마 디스플레이 패널은 복수개의 열(列)을 이루고, 델타 타입의 방전셀을 형성하도록 길게 형성된 격벽을 포함하여 구성되고, 상기 격벽에 의해 형성된 방전셀 열은 소정 간격 이격된 채널을 통해 연결되며, 상기 돌출전극은 상기 채널에서 인접한 열의 방전셀로 돌출된다. The plasma display panel includes a partition wall that forms a plurality of columns and is formed to elongate to form a delta type discharge cell, and the discharge cell columns formed by the partition walls are connected through channels spaced at predetermined intervals. The protruding electrode protrudes into discharge cells of adjacent rows in the channel.
이하, 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 패널을 설명하면 다음과 같다. Hereinafter, a plasma display panel of the present invention will be described with reference to the accompanying drawings.
도 3은 본 발명에 따른 플라즈마 디스플레이 패널이 도시된 일부 절개 사시도이고, 도 4는 본 발명에 따른 플라즈마 디스플레이 패널의 하부기판이 도시된 부 절개 사시도이며, 도 5는 본 발명에 따른 어드레스 전극의 형상이 도시된 평면도이다. 3 is a partially cutaway perspective view illustrating a plasma display panel according to the present invention, FIG. 4 is a partially cutaway perspective view illustrating a lower substrate of the plasma display panel according to the present invention, and FIG. 5 is a shape of an address electrode according to the present invention. This is the top view shown.
도 3 또는 도 4에 도시된 바와 같이, 본 발명에 따른 PDP는 상/하부기판(10)(20)과 상기 상/하부기판(10)(20) 사이에 충진되는 불활성 혼합가스(미도시)를 포함하여 구성된다. 3 or 4, the PDP according to the present invention is an inert mixed gas (not shown) filled between the upper and
여기서 상기 상부기판(10)은 사용자의 시야에 노출되는 유리기판(12)과, 상기 유리기판(12)의 하면에 형성되는 유전체층(14)과, 상기 유전체층(14) 내부에 형성되는 주사전극(10Y) 및 유지전극(10Z)과, 상기 유전체층(14)의 하면에 형성되어 상기 유전체층(14)을 보호하는 보호막(15)을 포함하여 구성된다. The
여기서 상기 주사/유지전극(10Y)(10Z)은 투명한 전도성 금속으로서, 본 실시예에서는 인듐틴옥사이드(Indium-Tin-Oxide)로 형성되고, 전기저항이 큰 상기 주사/유지전극(10Y)(10Z)의 저항을 줄이기 위해 상기 주사/유지전극(10Y)(10Z)의 하측에는 각각 전기저항이 낮은 금속(주로 Ag 또는 Cu)재질로 이루어진 버스전극(11)이 형성된다. Here, the scan /
특히 상기 주사/유지전극(10Y)(10Z)은 소정 간격 이격되어 서로 평행하게 형성되고, 상기 주사/유지전극(10Y)(10Z)에 형성된 버스전극(11) 역시 서로 평행하게 형성된다. In particular, the scan /
그리고 상기 보호막(15)은 플라즈마 방전 시 발생되는 스퍼터링에 의해 상기 유전체층(14)이 손상되는 것을 방지하기 위한 것으로서, 투명한 산화마그네슘(MgO)으로 형성된다. In addition, the
한편, 상기 하부기판(20)은 유리기판(22)과, 상기 유리기판(22)의 상면에 형성되는 유전체층(24)과, 상기 유전체층(24) 내부에 형성되는 어드레스전극(10X)과, 상기 불활성 가스가 충진될 수 있도록 상기 유전체층(24)의 상부에 소정의 공간을 형성하는 격벽(25)을 포함하여 구성된다. The
여기서 상기 어드레스 전극(10X)은 상기 주사/유지전극(10Y)(10Z)과 서로 교차되게 형성되고, 본 실시예에서는 상기 어드레스 전극(10X)이 상기 주사/유지전극(10Y)(10Z)과 직교하게 형성된다. Here, the
그리고 상기 유전체층(14)(24)은 투명한 재질의 저융점유리로 형성되고, 플라즈마 방전시 발생된 벽전하를 축적한다. The
상기 격벽(25)은 균일한 방전공간을 확보하고 크로스 토크(cross talk)를 방지할 수 있도록 소정의 높이와 폭을 형성하며, 상기 상부기판(10)을 지지할 수 있도록 충분한 강도를 갖는 투명한 저융점 유리로 형성된다. The
여기서 상기 격벽(25)은 인접한 격벽(26)의 형상과 대응하여 소정의 방전공간(C)을 형성하고, 상기 방전공간(C)은 그 형태에 따라 긴 직선형의 스트라이프 타 입(stripe type), 우물형태의 웰형(well type) 및 델타형(delta type)으로 구분된다. Here, the
여기서 상기 델타형은 방전공간을 형성하는 각 방전셀이 삼각형으로 배치된 형태이고, 상기 방전셀은 각각 적/녹/청의 가시광선을 방출한다. Here, the delta type is a shape in which each discharge cell forming a discharge space is arranged in a triangle, and the discharge cells emit visible light of red, green, and blue, respectively.
특히 상기 델타형의 격벽(25)(26)의 형상에 따라 육각, 사각 등의 다양한 형태로 형성될 수 있고, 본 실시예에서는 상기 격벽(25)(26)이 육각의 방전셀(C)을 형성한다. In particular, the delta-shaped
그리고 상기 격벽(25)(26)은 상기 방전셀(C)을 형성하기 위해 상/하방향으로 길게 형성되고, 상/하방향으로 복수개 배열된 상기 방전셀(C)은 상기 격벽(25)(26)의 이격거리에 의해 형성된 채널(27)을 통해 연결된다. The
여기서 상기 어드레스 전극(10X)은, 도 4 또는 도 5에 도시된 바와 같이, 상기 주사/유지전극(10Y)(10Z)과 교차되는 방향으로 형성되는 메인전극(10X')과, 상기 메인전극(10X')에서 측방향으로 돌출되어 상기 주사/유지전극(10Y)(10Z)과 동일한 방향으로 형성되는 돌출전극(10X")으로 구성된다. As shown in FIG. 4 or 5, the
그래서 상기 주사/유지전극(10Y)(10Z)이 좌/우방향으로 형성되는 경우, 상기 메인전극(10X')은 상/하방향으로 형성되고, 상기 돌출전극(10X")은 좌/우방향으로 형성된다. Thus, when the scan /
특히 상기 메인전극(10X')은 상기 방전셀(C)을 따라 상/하방향으로 길게 형성되고, 상기 돌출전극(10X")은 상기 격벽(25)을 가로질러 끝단이 인접한 방전셀(C')에 위치된다. In particular, the
더불어 상기 돌출전극(10X")은 상기 메인전극(10')을 기준으로 좌/우에 교대로 형성된다. In addition, the protruding
그리고 상기 돌출전극(10X")은 상기 주사/유지전극(10Y)(10Z) 중 주사전극(10Y) 측으로 돌출되는 것이 바람직하다. In addition, the protruding
그래서 상기와 같이 형성된 어드레스 전극(10X)은 상기 메인전극(10X')이 배치되는 열(列)뿐만 돌출된 돌출전극(10X")에 의해 인접한 열의 방전셀(C')에서도 방전을 발생시키기 때문에 어드레스 전극(10X)의 개수를 감소시킨다. Thus, the
여기서 상기 방전셀(C)의 방전과정을 살펴보면 다음과 같다. Looking at the discharge process of the discharge cell (C) as follows.
먼저, 도 5의 R 방전셀을 방전시키기 위해 상기 패널의 각 주사전극(100Y)에는 모두 리셋 방전이 이루어지고, 상기 리셋 방전 후에 어드레스 구간동안 어드레스 전극(100X) 및 상기 주사전극(100Y)에는 소정 전위차를 형성시키는 펄스가 인가되어 어드레스 방전이 이루어진다. First, in order to discharge the R discharge cells of FIG. 5, each of the
이때, 상기 어드레스 방전에서는 상기 R 방전셀을 선택하기 위한 어드레스 전극(100X)에 펄스가 인가되어 세로 방향 열(列)의 방전셀들을 선택하게 된다. In this case, in the address discharge, a pulse is applied to the
그리고 상기 어드레스 방전이 이루어진 후, 상기 유지전극(100Z)에 서스테인 방전을 발생시키는 펄스가 인가되어 상기 R 방전셀이 방전된다. After the address discharge is performed, a pulse for generating a sustain discharge is applied to the sustain
더불어 상기 어드레스 전극(100X)이 형성된 방전셀에서 복수개의 방전셀(R)(G)이 방전되는 경우를 살펴보면, 하나의 방전셀(R)을 방전시키는 것과 동일하게 상기 패널의 각 주사전극(100Y)에는 모두 리셋 방전이 이루어지고, 상기 리셋 방전 후에 상기 어드레스 전극(100X) 및 상기 주사전극(100Y)(101Y)에 소정 전위차 를 형성시키는 펄스가 인가되어 어드레스 방전이 이루어진다. In addition, when the plurality of discharge cells R and G are discharged from the discharge cells in which the
여기서 상기 R, G 방전셀을 선택하기 위한 어드레스 전극(100X)에 펄스가 인가되는 경우, 메인전극이 형성된 방전셀(G) 및 돌출전극이 형성된 인접한 열(列)의 방전셀(R)이 동시에 선택된다. When a pulse is applied to the
그리고 상기 어드레스 방전이 발생되면 R,G 방전셀에 형성된 유지전극(100Y)(101Y)에 서스테인 펄스가 인가되어 서스테인 방전이 이루어진다. When the address discharge is generated, a sustain pulse is applied to the sustain
그래서 상기 어드레스 전극(100X)은 2개의 열(列)에 걸쳐져 형성되더라도 각 방전셀(R)(G)(B)에 어드레스 전극(100X)의 메인전극 또는 돌출전극만이 형성되어 방전을 발생시킨다. Thus, even if the
여기서 상기 어드레스 방전에서 어드레스전극(100X) 및 주사전극(100Y)에 인가되는 음/양 전위차의 방향은 경우에 따라 적절히 선택될 수 있고, 상기 리셋/어드레스/서스테인 방전으로 구성되는 서브필드에서 상기 리셋방전은 경우에 따라 생략될 수 있다. Here, the direction of the negative / positive potential difference applied to the
더불어 PDP는 적/녹/청의 방전셀이 모여 하나의 픽셀을 이루고, 상기 적/녹/청에는 각각 어드레스 전극이 형성되며, 상기 어드레스 전극의 개수를 연결하여 플렉서블 프린티드 서킷(Flexible Printed Circuit : 이하 'FPC'라 함, 미도시)/칩 온 필름(Chip On Film ; 이하 'COF'라 함, 미도시)이 설치된다. In addition, the PDP has red, green, and blue discharge cells gathered to form one pixel, and an address electrode is formed on each of the red, green, and blue colors, and a flexible printed circuit is connected by connecting the number of the address electrodes. 'FPC', not shown) / Chip On Film (hereinafter referred to as 'COF', not shown) is installed.
여기서 42인치 PDP의 경우에는 1024*768의 픽셀(pixel)로 구성되고, 상기 픽셀에 사용되는 어드레스 전극을 묶은 FPC/COF는 16개 사용된다. In the case of the 42-inch PDP, 1024 x 768 pixels are used, and 16 FPC / COFs including address electrodes used for the pixels are used.
그리고 최근에는 HD 규격에 적합하게 PDP의 픽셀 수를 증가시키는 바, 상기 픽셀의 증가에 따라 상기 픽셀을 제어하는 어드레스 전극의 개수가 증가되고, 이에 따라 상기 어드레스 전극의 묶은 FPC/COF의 개수도 증가된다. In recent years, the number of pixels of the PDP is increased in accordance with the HD standard. As the number of pixels increases, the number of address electrodes controlling the pixels increases, and accordingly, the number of bundled FPC / COFs of the address electrodes also increases. do.
그런데 상기 FPC/COF의 개수가 증가되면 동일한 크기의 패널에 보다 많은 FPC/COF가 설치되는 바 상기 FPC/COF의 폭이 좁아지고, 상기 FPC/COF의 폭이 좁아질 경우 상기 FPC/COF에서 발생되는 발열에 따른 문제가 발생된다. However, as the number of FPC / COFs increases, more FPC / COFs are installed in panels of the same size, so that the width of the FPC / COF becomes narrower, and when the width of the FPC / COF becomes smaller, it occurs in the FPC / COF. Problems occur due to the heat generated.
그러나 본 발명과 같이 하나의 어드레스 전극(10X)이 인접한 방전셀(C')까지 제어할 경우 종래 사용되던 어드레스 전극에 비해 그 수를 크게 줄일 수 있고, 고 화소의 PDP 제작이 보다 용이해진다.However, when one
이상과 같이 본 발명에 의한 플라즈마 디스플레이 패널을 예시된 도면을 참조로 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명은 한정되지 않고, 본 발명의 기술사상이 보호되는 범위 이내에서 당업자에 의해 응용이 가능하다.As described above, the plasma display panel according to the present invention has been described with reference to the illustrated drawings, but the present invention is not limited by the embodiments and drawings disclosed herein, and those skilled in the art within the scope of the technical idea of the present invention are protected. Application is possible.
상기와 같이 구성되는 본 발명에 따른 플라즈마 디스플레이 패널은 어드레스 전극에 형성된 메인전극이 하나의 열(列)에 형성된 방전셀들을 제어하고, 상기 메인전극에서 돌출된 돌출전극이 인접한 열(列)의 방전셀들을 제어하기 때문에 종래에 비해 어드레스 전극의 개수를 축소시키는 효과가 있다. The plasma display panel according to the present invention configured as described above controls the discharge cells in which the main electrode formed in the address electrode is formed in one column, and the protruding electrode protruding from the main electrode is discharged in the adjacent column. Since the cells are controlled, the number of address electrodes can be reduced compared with the related art.
또한 본 발명에 따른 플라즈마 디스플레이 패널은 고 화소로 패널을 제작하더라도 상기 어드레스 전극을 묶은 FPC/COF의 개수를 감소시킬 수 있기 때문에 상 기 FPC/COF의 제작 및 수리가 용이해지는 효과가 있다. In addition, the plasma display panel according to the present invention may reduce the number of FPC / COFs enclosing the address electrodes even when the panel is manufactured with a high pixel, thereby making it easier to manufacture and repair the FPC / COF.
더불어 본 발명에 따른 플라즈마 디스플레이 패널은 FPC/COF의 개수 감소에 따른 FPC/COF의 발열이 감소되는 효과가 있다. In addition, the plasma display panel according to the present invention has an effect of reducing the heat generation of the FPC / COF according to the decrease in the number of FPC / COF.
또한 본 발명에 따른 플라즈마 디스플레이 패널은 동일한 화소의 PDP를 제작할 때 형성되는 어드레스 전극의 개수가 감소되기 때문에 공정이 단축될 뿐만 아니라 보다 넓은 간격으로 어드레스 전극을 형성할 수 있기 때문에 형성이 용이한 효과가 있다. In addition, since the number of address electrodes formed when fabricating the PDP of the same pixel is reduced, the plasma display panel according to the present invention not only shortens the process but also forms the address electrodes at wider intervals. have.
Claims (5)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050098134A KR100680228B1 (en) | 2005-10-18 | 2005-10-18 | Plasma display panel |
CNA200610141714XA CN1971813A (en) | 2005-10-18 | 2006-09-27 | Plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050098134A KR100680228B1 (en) | 2005-10-18 | 2005-10-18 | Plasma display panel |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100680228B1 true KR100680228B1 (en) | 2007-02-08 |
Family
ID=38105739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050098134A KR100680228B1 (en) | 2005-10-18 | 2005-10-18 | Plasma display panel |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR100680228B1 (en) |
CN (1) | CN1971813A (en) |
-
2005
- 2005-10-18 KR KR1020050098134A patent/KR100680228B1/en not_active IP Right Cessation
-
2006
- 2006-09-27 CN CNA200610141714XA patent/CN1971813A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
CN1971813A (en) | 2007-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7486022B2 (en) | Plasma display panel (PDP) | |
KR100680228B1 (en) | Plasma display panel | |
KR100700516B1 (en) | Plasma Display Panel | |
KR100962810B1 (en) | Plasma display device | |
JP2010062131A (en) | Plasma display panel | |
JP2007141846A (en) | Plasma display panel | |
KR100482325B1 (en) | Plasma display panel | |
KR100962809B1 (en) | Plasma display device | |
KR20100042795A (en) | Plasma display panel and method of manufacturing the same | |
KR100976668B1 (en) | Plasma display device | |
KR100592309B1 (en) | Plasma display panel | |
JP2005129506A (en) | Plasma display panel having improved arrangement structure of data electrodes | |
KR100670518B1 (en) | Plasma display panel | |
KR100615239B1 (en) | Plasma display panel | |
KR100603358B1 (en) | Plasma display panel | |
KR100453164B1 (en) | Plasma display panel | |
KR100599592B1 (en) | Plasma display panel | |
KR100667541B1 (en) | Data Electrode Structure for Plasma Display Panel | |
KR100581924B1 (en) | Plasma display panel | |
KR100581943B1 (en) | Plasma display panel | |
KR100823486B1 (en) | Plasma display panel | |
KR100829512B1 (en) | Plasma display panel having an improved electrode structure and Fabricating method thereof | |
KR100708726B1 (en) | Plasma display panel | |
KR100581920B1 (en) | Plasma display panel | |
KR100637154B1 (en) | Plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20091230 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |