JPWO2008018478A1 - Device junction structure - Google Patents

Device junction structure Download PDF

Info

Publication number
JPWO2008018478A1
JPWO2008018478A1 JP2007541229A JP2007541229A JPWO2008018478A1 JP WO2008018478 A1 JPWO2008018478 A1 JP WO2008018478A1 JP 2007541229 A JP2007541229 A JP 2007541229A JP 2007541229 A JP2007541229 A JP 2007541229A JP WO2008018478 A1 JPWO2008018478 A1 JP WO2008018478A1
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
based alloy
nitrogen
junction structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007541229A
Other languages
Japanese (ja)
Inventor
宏成 占部
宏成 占部
宜範 松浦
宜範 松浦
高史 久保田
高史 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of JPWO2008018478A1 publication Critical patent/JPWO2008018478A1/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本発明は、n+−Siなどの半導体層とAl系合金層を直接接合させる場合、AlとSiとの相互拡散が防止でき、オーミック特性を維持することが可能であり、Al系合金層自体の低抵抗特性を確保できる素子の接合構造を提供する。本発明は、半導体層と、該半導体層に直接接合されるAl系合金層と、を備えた素子の接合構造において、Al系合金層と直接接合される半導体層は、窒素を含有するSiであることを特徴とする素子の接合構造とした。このSiの窒素含有量は1×1018〜5×1021atoms/cm3とした。In the present invention, when a semiconductor layer such as n + -Si and an Al-based alloy layer are directly bonded, mutual diffusion between Al and Si can be prevented, and ohmic characteristics can be maintained. Provided is a device junction structure capable of ensuring low resistance characteristics. The present invention relates to a device junction structure comprising a semiconductor layer and an Al-based alloy layer bonded directly to the semiconductor layer, wherein the semiconductor layer directly bonded to the Al-based alloy layer is made of Si containing nitrogen. The element has a junction structure characterized by that. The nitrogen content of this Si was 1 × 10 18 to 5 × 10 21 atoms / cm 3.

Description

本発明は、液晶ディスプレイなどの表示装置を構成する素子の接合構造に関し、特に、配線回路材料としてAl系合金を用いた素子の製造技術に関する。   The present invention relates to a bonding structure of elements constituting a display device such as a liquid crystal display, and more particularly to a technique for manufacturing an element using an Al-based alloy as a wiring circuit material.

近年、液晶ディスプレイに代表される薄型テレビなどの表示デバイスには、その構成材料としてアルミニウム(以下、単にAlと記載する場合がある)系合金の配線材料が広く普及している。この理由は、Al系合金配線材料の比抵抗値が低く、配線加工が容易な特性を有することによる。   2. Description of the Related Art In recent years, wiring materials made of aluminum (hereinafter sometimes simply referred to as “Al”)-based alloys are widely used as constituent materials in display devices such as thin-screen televisions typified by liquid crystal displays. This is because the specific resistance value of the Al-based alloy wiring material is low and the wiring process is easy.

例えば、アクティブマトリックスタイプの液晶ディスプレイの場合、スイッチング素子としての薄膜トランジスタ(Thin Film Transistor、以下、TFTと略称する)は、ITO(Indium Tin Oxide)或いはIZO(Indium Zinc Oxide)などの透明電極(以下、透明電極層と称する場合がある)と、Al系合金により形成された配線回路(以下、Al系合金層と称す)とから素子が構成される。このような素子では、Al系合金層が透明電極と接合される部分や、TFT内におけるn−Si(リンドープの半導体層)と接合させる部分が存在する。For example, in the case of an active matrix type liquid crystal display, a thin film transistor (hereinafter abbreviated as TFT) serving as a switching element is a transparent electrode (hereinafter, referred to as ITO (Indium Tin Oxide)) such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide). An element is composed of a transparent electrode layer (sometimes referred to as a transparent electrode layer) and a wiring circuit formed of an Al-based alloy (hereinafter referred to as an Al-based alloy layer). In such an element, there are a portion where the Al-based alloy layer is bonded to the transparent electrode and a portion where the Al-based alloy layer is bonded to n + -Si (phosphorus-doped semiconductor layer) in the TFT.

上述のような素子を構成する場合、Al系合金層に形成されるアルミニウム酸化物の影響を考慮し、Al系合金層と透明電極層との間に、モリブデン(Mo)やチタニウム(Ti)などの高融点金属材料を、いわゆるキャップ層として形成している。また、n−Siのような半導体層と配線回路との接合においては、製造工程中の熱プロセスにより、AlとSiとが相互拡散することを防止すべく、半導体層とAl系合金層との間に、上記キャップ層と同じモリブデン(Mo)やチタニウム(Ti)などの高融点金属材料を介在させるようにしている。When configuring the element as described above, considering the influence of the aluminum oxide formed in the Al-based alloy layer, molybdenum (Mo), titanium (Ti), etc. between the Al-based alloy layer and the transparent electrode layer The refractory metal material is formed as a so-called cap layer. In addition, in joining the semiconductor layer such as n + -Si and the wiring circuit, the semiconductor layer and the Al-based alloy layer are prevented from interdiffusion between Al and Si by a thermal process during the manufacturing process. A high melting point metal material such as molybdenum (Mo) or titanium (Ti), which is the same as the cap layer, is interposed between the two.

ここで、図1を参照しながら、上記した素子構造について具体的に説明する。図1には、液晶ディスプレイに関するa−SiタイプのTFT断面概略図を示している。このTFT構造では、ガラス基板1上に、ゲート電極部Gを構成するAl系合金配線材料からなる電極配線回路層2と、MoやMo−Wなどからなるキャップ層3とが形成されている。そして、このゲート電極部Gには、その保護としてSiNxのゲート絶縁膜4が設けられている。また、このゲート絶縁膜4上には、a−Si半導体層5、チャネル保護膜層6、n−Si半導体層7、キャップ層3、電極配線回路層2、キャップ層3が順次堆積され、適宜パターン形成されることにより、ドレイン電極部Dとソース電極部Sとが設けられる。このドレイン電極部Dとソース電極部Sとの上には、素子の表面平坦化用樹脂またはSiNxの絶縁膜4’が被覆される。さらに、ソース電極部S側には、絶縁層4’にコンタクトホールCHが設けられ、その部分にITOやIZOの透明電極層7’が形成される。このような電極配線回路層2にAl系合金配線材料を用いる場合では、n−Si半導体層7と電極配線層2との間やコンタクトホールCHにおける透明電極層7’と電極配線層2との間に、キャップ層3を介在させる構造となっている。Here, the above-described element structure will be specifically described with reference to FIG. FIG. 1 is a schematic cross-sectional view of an a-Si type TFT relating to a liquid crystal display. In this TFT structure, an electrode wiring circuit layer 2 made of an Al-based alloy wiring material constituting the gate electrode portion G and a cap layer 3 made of Mo, Mo—W, or the like are formed on the glass substrate 1. The gate electrode portion G is provided with a SiNx gate insulating film 4 as protection. On the gate insulating film 4, an a-Si semiconductor layer 5, a channel protective film layer 6, an n + -Si semiconductor layer 7, a cap layer 3, an electrode wiring circuit layer 2, and a cap layer 3 are sequentially deposited. A drain electrode portion D and a source electrode portion S are provided by appropriately forming a pattern. On the drain electrode portion D and the source electrode portion S, an element surface flattening resin or SiNx insulating film 4 ′ is coated. Further, on the source electrode portion S side, a contact hole CH is provided in the insulating layer 4 ′, and a transparent electrode layer 7 ′ of ITO or IZO is formed in that portion. In the case where an Al alloy wiring material is used for such an electrode wiring circuit layer 2, the transparent electrode layer 7 ′ and the electrode wiring layer 2 between the n + -Si semiconductor layer 7 and the electrode wiring layer 2 and in the contact hole CH The cap layer 3 is interposed between the two.

この図1に示す素子構造では、Moなどのキャップ層を形成するため、材料や製造設備などのコストアップは避けられず、製造工程の複雑化が指摘されていた。   In the element structure shown in FIG. 1, since a cap layer of Mo or the like is formed, an increase in the cost of materials and manufacturing equipment is inevitable, and it has been pointed out that the manufacturing process is complicated.

そのため、上記のようなキャップ層を省略する手法として、Al系合金からなる配線層の一部を窒化して、その窒化した部分を介して半導体層と接合させる技術が提案されている(特許文献1参照)、また、Al系合金からなる配線層の全部を窒化させて、半導体層と接合させる技術も提案されている(特許文献2参照)。
特開2003−273109号公報 特開2005−123576号公報
Therefore, as a technique for omitting the cap layer as described above, a technique has been proposed in which a part of the wiring layer made of an Al-based alloy is nitrided and bonded to the semiconductor layer via the nitrided part (Patent Document). 1), and a technique for nitriding the entire wiring layer made of an Al-based alloy and bonding it to the semiconductor layer has also been proposed (see Patent Document 2).
JP 2003-273109 A JP 2005-123576 A

しかしながら、上記特許文献1の対応では、Al系合金の窒化された部分の抵抗が高くなるため、半導体層とAl系合金層とを直接接合した際に、オーミック特性を満足できない傾向となる。また、特許文献2のように、Al系合金の配線層の全部を窒化させると、配線層自体の抵抗値が大きくなりすぎ、良好な素子特性を満足できなくなる。   However, in response to the above-mentioned Patent Document 1, since the resistance of the nitrided portion of the Al-based alloy is increased, the ohmic characteristics tend not to be satisfied when the semiconductor layer and the Al-based alloy layer are directly bonded. Further, as in Patent Document 2, if all of the Al-based alloy wiring layer is nitrided, the resistance value of the wiring layer itself becomes too large to satisfy satisfactory element characteristics.

本発明は、以上のような事情を背景になされたものであり、n−Siなどの半導体層とAl系合金層を直接接合させる場合において、AlとSiとの相互拡散が防止でき、オーミック特性を維持することが可能であり、Al系合金層自体の低抵抗特性を確保できる素子の接合構造を提供する。より具体的には、250℃以上の熱履歴が加わっても、半導体層とAl系合金層との直接接合した界面の界面反応を抑制し、オーミック特性を維持するとともに、Al系合金層の抵抗値を10μΩ・cm以下とすることが可能となる素子の接合技術を提供することを目的とする。The present invention has been made in the background as described above, and in the case of directly joining a semiconductor layer such as n + -Si and an Al-based alloy layer, mutual diffusion of Al and Si can be prevented, and ohmic It is possible to provide a device junction structure that can maintain the characteristics and can secure the low resistance characteristics of the Al-based alloy layer itself. More specifically, even when a thermal history of 250 ° C. or higher is applied, the interfacial reaction at the interface between the semiconductor layer and the Al-based alloy layer is suppressed, the ohmic characteristics are maintained, and the resistance of the Al-based alloy layer is maintained. An object of the present invention is to provide a bonding technique for elements that can have a value of 10 μΩ · cm or less.

上記課題を解決すべく、本発明者等は、半導体層とAl系合金層との直接接合を実現するべく、半導体層を形成するSiの検討を行ったところ、Siに窒素が含有されている場合、良好な直接接合を実現できることを見出した。   In order to solve the above problems, the present inventors have studied Si for forming a semiconductor layer in order to realize direct bonding between the semiconductor layer and the Al-based alloy layer. As a result, Si contains nitrogen. In this case, it was found that good direct bonding can be realized.

本発明は、半導体層と、該半導体層に直接接合されるAl系合金層と、を備えた素子の接合構造において、Al系合金層と直接接合される半導体層は、窒素を含有するSiであるものとした。   The present invention relates to a device junction structure comprising a semiconductor layer and an Al-based alloy layer bonded directly to the semiconductor layer, wherein the semiconductor layer directly bonded to the Al-based alloy layer is made of Si containing nitrogen. It was supposed to be.

そして、本発明における半導体層を形成するSiの窒素含有量は1×1018atoms/cm〜5×1021atoms/cmであることが好ましく、1×1018atoms/cm〜1×1020atoms/cmであることがより好ましい。The nitrogen content of Si forming the semiconductor layer in the present invention is preferably 1 × 10 18 atoms / cm 3 to 5 × 10 21 atoms / cm 3 , and preferably 1 × 10 18 atoms / cm 3 to 1 ×. More preferably, it is 10 20 atoms / cm 3 .

本発明に係る素子の接合構造における半導体層は、Al系合金層と直接接合される表面側から100Å以上の深さが、窒素を含有したSiからなるものとすることができる。   The semiconductor layer in the bonding structure of the element according to the present invention can be made of Si containing nitrogen with a depth of 100 mm or more from the surface side directly bonded to the Al-based alloy layer.

また、本発明における半導体層は、アモルファスのn−Siまたはp−Siからなることが好ましい。この場合の「n」とは電子がキャリアーとして支配的な半導体層であることを、「p」とは正孔がキャリアーとして支配的な半導体層であることを、「」とはSiへの添加元素を高ドーピングしていることを意味している。本発明における半導体層は、リン、ホウ素、アンチモンから選択されるドーパントを、5×1017atoms/cm〜5×1021atoms/cm含有することが好ましい。Moreover, it is preferable that the semiconductor layer in this invention consists of amorphous n <+>- Si or p <+>- Si. In this case, “n” is a semiconductor layer in which electrons are dominant as carriers, “p” is a semiconductor layer in which holes are dominant as carriers, and “ + ” is Si to This means that the additive element is highly doped. The semiconductor layer in the present invention preferably contains 5 × 10 17 atoms / cm 3 to 5 × 10 21 atoms / cm 3 of a dopant selected from phosphorus, boron, and antimony.

さらに、本発明におけるAl系合金は、Niを0.5at%〜10.0at%含有することが好ましい。加えて、ホウ素を0.1at%〜0.8at%含有することがより好ましい。また、本発明に係る素子の接合構造を形成する場合、Al系合金層はスパッタリング法により形成することが好ましい、その際のスパッタリングターゲットは、Niを0.5at%〜10.0at%含有するAl系合金からなるものが好ましい。
そして、Niに加えてホウ素を0.1at%〜0.8at%含有するAl系合金スパッタリングターゲットを用いることが好ましい。
Furthermore, the Al-based alloy in the present invention preferably contains 0.5 at% to 10.0 at% of Ni. In addition, it is more preferable to contain 0.1 at% to 0.8 at% of boron. Moreover, when forming the junction structure of the element which concerns on this invention, it is preferable to form Al type alloy layer by sputtering method, and the sputtering target in that case is Al containing 0.5at%-10.0at% of Ni What consists of a system alloy is preferable.
And it is preferable to use the Al type alloy sputtering target which contains boron at 0.1 to 0.8 at% in addition to Ni.

本発明は、上記した素子の接合構造を備える素子から形成された薄膜トランジスタに関する。   The present invention relates to a thin film transistor formed from an element having the above-described element junction structure.

上記した本発明に係る素子構造は、化学気相蒸着法により半導体層となるSiを成膜する際の成膜雰囲気に、N、NH、NOの少なくともいずれかを含むガスを導入して成膜することができる。In the element structure according to the present invention described above, a gas containing at least one of N 2 , NH 3 , and NO X is introduced into a film formation atmosphere when forming Si as a semiconductor layer by chemical vapor deposition. To form a film.

また、本発明に係る素子構造は、Nを含むガスを導入して半導体層となるSiを成膜する場合、窒素分圧比を0.001%〜20%として成膜を開始するか、或いは成膜途中から窒素分圧比を0.001%〜20%に調整することにより形成することができる。In addition, in the element structure according to the present invention, when a gas containing N 2 is introduced to form Si as a semiconductor layer, the film formation is started with a nitrogen partial pressure ratio of 0.001% to 20%, or The film can be formed by adjusting the nitrogen partial pressure ratio to 0.001% to 20% during the film formation.

そして、本発明に係る素子構造は、半導体層となるSiを成膜した後に、窒素雰囲気中200℃〜500℃の熱処理を行うことにより形成することもできる。   The element structure according to the present invention can also be formed by performing heat treatment at 200 ° C. to 500 ° C. in a nitrogen atmosphere after depositing Si as a semiconductor layer.

TFT概略断面図。TFT schematic sectional drawing. オーミック特性評価サンプル概略図。The ohmic characteristic evaluation sample schematic. Si拡散耐熱性評価の光学顕微鏡写真。Photomicrograph of Si diffusion heat resistance evaluation. Si拡散耐熱性評価の光学顕微鏡写真。Photomicrograph of Si diffusion heat resistance evaluation. 二次イオン質量分析装置による半導体層中の窒素分析結果を示す概念グラフ。The conceptual graph which shows the nitrogen analysis result in the semiconductor layer by a secondary ion mass spectrometer. TFT素子の配線構造を示す平面概念図。The plane conceptual diagram which shows the wiring structure of a TFT element.

以下、本発明における最良の実施形態について説明するが、本発明は下記実施形態に限定されるものではない。   Hereinafter, although the best embodiment in the present invention is described, the present invention is not limited to the following embodiment.

本発明における素子は、半導体層と、該半導体層に直接接合されるAl系合金層とを備えており、このAl系合金層と直接接合される半導体層は、窒素が含有されたSiである。この窒素含有量は、1×1018atoms/cm〜5×1021atoms/cmであることが好ましく、1×1018atoms/cm〜1×1020atoms/cmであることがより好ましい。The element according to the present invention includes a semiconductor layer and an Al-based alloy layer directly bonded to the semiconductor layer, and the semiconductor layer directly bonded to the Al-based alloy layer is Si containing nitrogen. . The nitrogen content is preferably 1 × 10 18 atoms / cm 3 to 5 × 10 21 atoms / cm 3 , and preferably 1 × 10 18 atoms / cm 3 to 1 × 10 20 atoms / cm 3. More preferred.

Siの窒素含有量が1×1018atoms/cm未満であると、AlとSiとの相互拡散が生じ易くなり、界面反応を十分に抑制できない傾向となる。具体的には、250℃以上の熱履歴が加わると、界面反応が生じ易くなり、直接接合が困難となる傾向がある。逆に、5×1021atoms/cmを超えると、素子を形成した際のトランジスタ特性におけるon電流が低下して、on/off比が低下する傾向となる。そして、Siの窒素含有量が1×1018atoms/cm〜1×1020atoms/cmであると、280℃以上の耐熱性を備え、素子のスイッチング特性であるon/off比を5桁以上確実に取れるようになる。When the nitrogen content of Si is less than 1 × 10 18 atoms / cm 3 , interdiffusion between Al and Si tends to occur, and the interface reaction tends not to be sufficiently suppressed. Specifically, when a thermal history of 250 ° C. or higher is applied, an interface reaction tends to occur, and direct bonding tends to be difficult. On the other hand, if it exceeds 5 × 10 21 atoms / cm 3 , the on current in the transistor characteristics when the element is formed tends to decrease, and the on / off ratio tends to decrease. When the nitrogen content of Si is 1 × 10 18 atoms / cm 3 to 1 × 10 20 atoms / cm 3 , the silicon has a heat resistance of 280 ° C. or more, and an on / off ratio which is a switching characteristic of the element is 5 You will be able to remove more than digits.

本発明に係る素子の接合構造では、半導体層の全体が、上記した窒素含有量のSiからなることが望ましいが、その半導体層の一部が上記窒素含有量のSiからなるようにしてもよい。例えば、Al系合金層に直接接合される半導体層の表面から100Å以上の深さが、窒素を含有したSiからなるものとするのである。要は、Al系合金層と直接接合する部分の半導体層に上記窒素含有量のSiであれば、AlとSiとの相互拡散が防止でき、オーミック特性を維持することが可能となるのである。   In the device junction structure according to the present invention, the entire semiconductor layer is preferably made of Si having the nitrogen content described above, but a part of the semiconductor layer may be made of Si having the nitrogen content. . For example, the depth of 100 mm or more from the surface of the semiconductor layer directly bonded to the Al-based alloy layer is made of Si containing nitrogen. In short, if the semiconductor layer in the portion directly bonded to the Al-based alloy layer has Si with the above nitrogen content, mutual diffusion between Al and Si can be prevented and ohmic characteristics can be maintained.

半導体層を形成するSiに窒素を含有させる方法としては、化学気相蒸着法、いわゆるCVD(Chemical Vapour Deposition)により半導体層を成膜する際に、アルゴンで希釈したSiH、PHなどの導入ガスに加えて、Nガス、NHガス、NOガスを単独或いは併用して、適量添加する手法を採用することができる。また、半導体層の一部に窒素を含有させる方法としては、CVDにより成膜する際に、水素希釈のSiH、PHなどの導入ガスに加えてN、NHガスを添加するタイミングをコントロールしたり、半導体層の成膜後、窒素雰囲気下において熱処理する方法などがある。例えば、液晶ディスプレイのTFT製造プロセスにおいて半導体層に窒素を含有させる場合、半導体層の全体或いは半導体層の表面一部のどちらでもよいが、製造プロセスの工程数の増減や窒素含有量の調整難度などを考慮して、現状の製造プロセスにおいて容易に対応できる方法を採用することが好ましい。As a method of adding nitrogen to Si forming the semiconductor layer, SiH 4 , PH 3, etc. diluted with argon are used when the semiconductor layer is formed by chemical vapor deposition, so-called CVD (Chemical Vapor Deposition). In addition to gas, a method of adding an appropriate amount of N 2 gas, NH 3 gas, or NO X gas alone or in combination can be employed. In addition, as a method of incorporating nitrogen into a part of the semiconductor layer, when forming a film by CVD, the timing of adding N 2 and NH 3 gas in addition to the introduced gas such as hydrogen diluted SiH 4 and PH 3 is set. There is a method of performing heat treatment in a nitrogen atmosphere after controlling or forming a semiconductor layer. For example, when nitrogen is contained in a semiconductor layer in a TFT manufacturing process of a liquid crystal display, either the entire semiconductor layer or a part of the surface of the semiconductor layer may be used, but the increase or decrease in the number of steps in the manufacturing process or the difficulty in adjusting the nitrogen content In consideration of the above, it is preferable to adopt a method that can easily cope with the current manufacturing process.

より具体的には、化学気相蒸着法(CVD)により半導体層となるSiを成膜する成膜雰囲気に、Nガスを添加する場合、0.001%〜20%窒素分圧比として成膜を開始するか、成膜途中から0.001%〜20%窒素分圧比に調整することにより、半導体層となるSiに窒素含有させることができる。この窒素分圧比は、Siを成膜する雰囲気に窒素ガスを導入した際の分圧比であり、これが0.001%未満であると、CVDにおける他の成膜条件を変動させても、耐熱性を確保できる窒素含有量(1×1018atoms/cm)を達成できなくなるためである。また、20%を超えると、半導体層の抵抗が高くなりトランジスタ特性が悪化する傾向となる。尚、この窒素分圧比とは、コンバーションファクターによる実流量から求めたものである。このCVD成膜において窒素の含有を行うと、半導体層全体に窒素を含有させることができ、或いは、半導体層の一部に窒素を含有することが可能となる。この窒素ガスの代わりに、アンモニア(NH)ガスを使用する場合には、その分圧比は0.001〜2%とすることが好ましい。More specifically, when N 2 gas is added to a film forming atmosphere for forming Si as a semiconductor layer by chemical vapor deposition (CVD), the film is formed with a nitrogen partial pressure ratio of 0.001% to 20%. Or by adjusting the nitrogen partial pressure ratio to 0.001% to 20% in the middle of the film formation, Si that becomes the semiconductor layer can contain nitrogen. This nitrogen partial pressure ratio is a partial pressure ratio when nitrogen gas is introduced into the atmosphere in which Si is formed, and if it is less than 0.001%, it is heat resistant even if other film formation conditions in CVD are changed. This is because it becomes impossible to achieve a nitrogen content (1 × 10 18 atoms / cm 3 ) that can secure the above. On the other hand, if it exceeds 20%, the resistance of the semiconductor layer increases and the transistor characteristics tend to deteriorate. The nitrogen partial pressure ratio is obtained from the actual flow rate based on the conversion factor. When nitrogen is contained in this CVD film formation, nitrogen can be contained in the entire semiconductor layer, or nitrogen can be contained in a part of the semiconductor layer. When ammonia (NH 3 ) gas is used instead of this nitrogen gas, the partial pressure ratio is preferably 0.001 to 2%.

また、別の方法としては、半導体層となるSiを成膜した後に、窒素雰囲気中200℃〜500℃の熱処理を行うことにより半導体層のSiに窒素を含有することもできる。この窒素雰囲気中での熱処理により半導体層のSiに窒素を含有させる場合、半導体層の表面から深さ方向に向けて窒素含有量が連続的に低下した半導体層となる。本願発明における窒素雰囲気とは、窒素が主成分とするガス、例えば、Nガス、NHガス、NOガスなどのガス種を用い、意図的に制御された環境を示し、好ましくは、窒素が主成分とするガスを分圧で90%以上、より好ましくは99%以上の環境である。As another method, after forming Si to be a semiconductor layer, nitrogen may be contained in Si of the semiconductor layer by performing a heat treatment at 200 ° C. to 500 ° C. in a nitrogen atmosphere. When nitrogen is contained in Si of the semiconductor layer by heat treatment in this nitrogen atmosphere, the semiconductor layer has a nitrogen content that continuously decreases from the surface of the semiconductor layer in the depth direction. The nitrogen atmosphere in the present invention refers to a deliberately controlled environment using a gas containing nitrogen as a main component, for example, a gas species such as N 2 gas, NH 3 gas, or NO X gas, preferably nitrogen. Is an environment having a partial pressure of 90% or more, more preferably 99% or more.

上記のように窒素を含有させたSiは、いわゆるドーパントされたもの、即ち、n−Siまたはp−Siであって、その結晶形態がアモルファスのものが好ましい。このような半導体層としては、リン、ホウ素、アンチモンから選択されるドーパントを、5×1017atoms/cm〜5×1021atoms/cm含有することが好ましい。このリン、ホウ素、アンチモンを高ドープされたSiであると、Al系合金層との直接接合においてオーミック特性が確保できるからである。このドープ量が5×1017atoms/cm〜5×1021atoms/cmであると、ドーパント種、活性化熱処理条件にもよるが、素子のトランジスタ特性を十分に確保できるものとなる。ドーパント種によっては5×1021atoms/cmを超える、さらなる高ドープも可能であるが、アモルファスSiの半導体素子の場合、ドーパントの活性化率が大きくならないため実用的なものとはならない。As described above, the nitrogen-containing Si is preferably a so-called dopant, that is, n + -Si or p + -Si, and has an amorphous crystal form. Such a semiconductor layer preferably contains 5 × 10 17 atoms / cm 3 to 5 × 10 21 atoms / cm 3 of a dopant selected from phosphorus, boron, and antimony. This is because when Si is highly doped with phosphorus, boron, and antimony, ohmic characteristics can be secured in direct bonding with the Al-based alloy layer. When the doping amount is 5 × 10 17 atoms / cm 3 to 5 × 10 21 atoms / cm 3 , although depending on the dopant species and the activation heat treatment conditions, the transistor characteristics of the device can be sufficiently secured. Depending on the type of dopant, even higher doping exceeding 5 × 10 21 atoms / cm 3 is possible. However, in the case of an amorphous Si semiconductor element, the activation rate of the dopant does not increase, so it is not practical.

尚、Siへの各ドーパント種の導入は、いわゆる熱拡散法やイオン打ち込み法などの公知の手法により行うことが可能である。そして、Si中のドーパント種やその含有量については、二次イオン質量分析装置(Dynamic SIMS)により測定することができる。   In addition, introduction | transduction of each dopant seed | species to Si can be performed by well-known methods, such as what is called a thermal diffusion method and an ion implantation method. And about the dopant seed | species in Si, and its content, it can measure with a secondary ion mass spectrometer (Dynamic SIMS).

また、本発明の素子を形成する場合、Al系合金層は、Ni(ニッケル)を含有するAl系合金であることが好ましい。Al系合金層が純Alであっても本発明は有効であるが、Niを含有するAl系合金であると、Al系合金層自体の抵抗を10μΩ・cm以下とすることが容易であるとともに、良好な素子特性を備える直接接合を実現しやすいからである。Niを含有するAl系合金としては、具体的には、Al−Ni合金、Al−Ni−B(ホウ素)合金、Al−Ni−C(炭素)合金、Al−Ni−Nd(ネオジウム)合金、Al−Ni−La(ランタン)合金などが挙げられる。そして、このNi含有量は、0.5at%〜10.0at%であることが好ましい。また、Nd、Laを使用する場合には、Ni含有量は0.5at%〜2.0at%の含有量とすることが好ましい。B、C、Nd、Laの含有量は、0.1at%から1.0at%であることが好ましい。   When forming the element of the present invention, the Al-based alloy layer is preferably an Al-based alloy containing Ni (nickel). The present invention is effective even if the Al-based alloy layer is pure Al. However, if the Al-based alloy contains Ni, it is easy to reduce the resistance of the Al-based alloy layer itself to 10 μΩ · cm or less. This is because it is easy to realize direct bonding with good element characteristics. Specific examples of the Al-based alloy containing Ni include an Al-Ni alloy, an Al-Ni-B (boron) alloy, an Al-Ni-C (carbon) alloy, an Al-Ni-Nd (neodymium) alloy, Al-Ni-La (lanthanum) alloy etc. are mentioned. And it is preferable that this Ni content is 0.5 at%-10.0 at%. When Nd and La are used, the Ni content is preferably 0.5 at% to 2.0 at%. The content of B, C, Nd, and La is preferably 0.1 at% to 1.0 at%.

さらに、Al系合金としては、Al−Ni−B合金であってB(ホウ素)を0.1at%〜0.8at%含有したものがより好ましい。このような組成のAl−Ni−B合金であると、ITOやIZOなどの透明電極層との直接接合が可能であるとともに、n−Siなどの半導体層と直接接合も可能となり、透明電極層或いは半導体層と直接接合した際の接合抵抗値が低く、耐熱性にも優れた素子を形成することが可能となる。このAl−Ni−B合金を採用する場合、Ni含有量が4.0at%以上であり、B含有量が0.80at%以下であることが好ましい。より好ましくは、Ni含有量が3.0at%〜6.0at%であり、B含有量が0.20at%〜0.80at%である。このような組成のAl−Ni−B合金であると、素子の製造工程における各熱履歴に対する優れた耐熱特性を備えるものとなるからである。尚、本発明のAl系合金は、低抵抗特性の観点より、Al自体を75at%以上含有していることが望ましい。また、上記Al系合金層は窒化処理や酸化処理が施されてもとくに問題はない。Furthermore, the Al-based alloy is more preferably an Al—Ni—B alloy containing 0.1 at% to 0.8 at% of B (boron). The Al—Ni—B alloy having such a composition enables direct bonding with a transparent electrode layer such as ITO or IZO, and also allows direct bonding with a semiconductor layer such as n + -Si. It is possible to form an element having a low junction resistance when directly bonded to a layer or a semiconductor layer and having excellent heat resistance. When this Al—Ni—B alloy is employed, the Ni content is preferably 4.0 at% or more and the B content is preferably 0.80 at% or less. More preferably, the Ni content is 3.0 at% to 6.0 at%, and the B content is 0.20 at% to 0.80 at%. This is because the Al—Ni—B alloy having such a composition is provided with excellent heat resistance characteristics against each thermal history in the manufacturing process of the element. The Al-based alloy of the present invention desirably contains Al at least 75 at% from the viewpoint of low resistance characteristics. The Al-based alloy layer has no particular problem even if it is subjected to nitriding treatment or oxidation treatment.

上記した本発明に係る素子の接合構造であれば、半導体層とAl系合金層との直接接合した界面の界面反応を抑制し、オーミック特性を維持するとともに、Al系合金層の抵抗値を10μΩ・cm以下とすることが可能となる素子となるため、薄膜トランジスタ(TFT)を形成するために好適なものといえる。また、本発明の係る素子の接合構造は、ゲート電極が基板側に位置する、いわゆるボトムゲート構造のTFTを形成する際に極めて好適な素子構造となる。   If the junction structure of the element according to the present invention described above is used, the interface reaction of the interface between the semiconductor layer and the Al-based alloy layer is suppressed, the ohmic characteristics are maintained, and the resistance value of the Al-based alloy layer is 10 μΩ. -Since it becomes an element which can be made into cm or less, it can be said that it is suitable for forming a thin film transistor (TFT). In addition, the junction structure of the element according to the present invention is a very suitable element structure when forming a so-called bottom gate TFT in which the gate electrode is located on the substrate side.

続いて、本発明の実施例について説明する。この実施例1では、Al系合金層として、純Al膜(比抵抗値2.8μΩ・cm)、Al−5.0at%Ni合金膜(比抵抗値4.0μΩ・cm)、Al−5.0at%Ni−0.4at%B膜(比抵抗値4.2μΩ・cm)の3種を用いて、Siによる半導体層とを直接接合させて、その素子の特性評価を行った(比較例にはAl−5.0at%Ni−0.3at%C膜(比抵抗値4.8μΩ・cm)も加えた)。特性評価としては、以下に説明するオーミック特性、Si拡散耐熱性について調査した。尚、各膜の比抵抗値は、ガラス基板上にスパッタリング(マグネトロン・スパッタリング装置、投入電力3.0W/cm、アルゴンガス流量100sccm、アルゴン圧力0.5Pa)により単膜(厚み約0.3μm)を形成し、窒素ガス雰囲気中、300℃、30分間の熱処理を行った後、4端子抵抗測定装置により測定したものである。Next, examples of the present invention will be described. In Example 1, as the Al-based alloy layer, a pure Al film (specific resistance value 2.8 μΩ · cm), an Al-5.0 at% Ni alloy film (specific resistance value 4.0 μΩ · cm), Al-5. Using three types of 0 at% Ni-0.4 at% B film (specific resistance value 4.2 μΩ · cm), a semiconductor layer made of Si was directly bonded, and the characteristics of the element were evaluated (Comparative Example) Is an Al-5.0 at% Ni-0.3 at% C film (with a specific resistance value of 4.8 μΩ · cm). As characteristic evaluation, the ohmic characteristics and Si diffusion heat resistance described below were investigated. The specific resistance value of each film is a single film (thickness of about 0.3 μm) formed on a glass substrate by sputtering (magnetron sputtering apparatus, input power 3.0 W / cm 2 , argon gas flow rate 100 sccm, argon pressure 0.5 Pa). ), And after heat treatment at 300 ° C. for 30 minutes in a nitrogen gas atmosphere, measurement is performed using a four-terminal resistance measurement device.

オーミック特性:このオーミック特性評価は、図2に示した評価サンプルを作製して行った(図2(A)はサンプル断面図、図2(B)はサンプル平面図を示す)。まず、CVD(サムコ株式会社製:PD−2202L)によりガラス基板1(コーニング社製:#1737)上に500Åのn−Si半導体層2を成膜した。このn−Si半導体層2を成膜条件は、RF100W(0.31W/cm)、SiHガス(水素希釈)流量300ccm、リン(P)成分含有ガス(水素希釈)流量50ccm、基板温度300℃で、膜厚300Åのn−Si半導体層2を形成した。そして、その上にスパッタリング(マグネトロン・スパッタリング装置、投入電力3.0W/cm、アルゴンガス流量100sccm、アルゴン圧力0.5Pa)により、Al系合金層3を2000Å厚で成膜した。そして、そのAl系合金層3をフォトリソグラフにより縦1000μm×横300μm電極パッドを、パッド間隔を50μmとなるようにして形成した評価サンプルを作製した。そして、この評価サンプルに形成された両電極パッド間で、+5V〜−5Vの範囲における電流−電圧測定を行うことによって、オーミック特性を評価した。このオーミック特性の評価方法は、測定した電流−電圧グラフより、電流と電圧との相関性が線形的なものであった評価サンプルをオーミック接合がされているものとして評価○とし、電流と電圧との相関性が非線形的なものをオーミック接合がされていないものとして評価×とした。Ohmic characteristics: The ohmic characteristics were evaluated by preparing the evaluation sample shown in FIG. 2 (FIG. 2A shows a sample cross-sectional view, and FIG. 2B shows a sample plan view). First, a 500-nm n + -Si semiconductor layer 2 was formed on a glass substrate 1 (Corning Corporation: # 1737) by CVD (manufactured by Samco Corporation: PD-2202L). The film formation conditions for the n + -Si semiconductor layer 2 are as follows: RF 100 W (0.31 W / cm 2 ), SiH 4 gas (hydrogen dilution) flow rate 300 ccm, phosphorus (P) component-containing gas (hydrogen dilution) flow rate 50 ccm, substrate temperature An n + -Si semiconductor layer 2 having a thickness of 300 mm was formed at 300 ° C. Then, an Al-based alloy layer 3 was formed to a thickness of 2000 mm by sputtering (magnetron sputtering apparatus, input power 3.0 W / cm 2 , argon gas flow rate 100 sccm, argon pressure 0.5 Pa). Then, an evaluation sample in which the Al-based alloy layer 3 was formed by photolithography using a 1000 μm long × 300 μm wide electrode pad with a pad spacing of 50 μm was produced. And ohmic characteristic was evaluated by performing the current-voltage measurement in the range of + 5V--5V between both the electrode pads formed in this evaluation sample. The evaluation method of the ohmic characteristics is based on the measured current-voltage graph, where an evaluation sample in which the correlation between the current and the voltage is linear is evaluated as having an ohmic junction. Those having a non-correlated correlation were evaluated as x not having an ohmic junction.

Si拡散耐熱性:この特性の評価サンプルには、ガラス基板上にn−Si半導体層(300Å)をCVD(上記オーミック特性の場合と同じ条件)により形成し、その半導体層上にスパッタリング(マグネトロン・スパッタリング装置、投入電力3.0W/cm、アルゴンガス流量100sccm、アルゴン圧力0.5Pa)により、各Al系合金層(2000Å)を形成したものを用いた。Si diffusion heat resistance: As an evaluation sample of this characteristic, an n + -Si semiconductor layer (300 mm) was formed on a glass substrate by CVD (same conditions as in the above ohmic characteristics), and sputtering (magnetron) was performed on the semiconductor layer. A sputtering apparatus, an input power of 3.0 W / cm 2 , an argon gas flow rate of 100 sccm, and an argon pressure of 0.5 Pa were used to form each Al alloy layer (2000 kg).

−Si半導体層における窒素の含有は、CVDにより成膜する際に、水素で希釈したSiHガス、リン(P)成分含有ガスの導入ガスに加えて、Nガスを分圧比で0.001〜20%の範囲となるように添加することによって調整した。The nitrogen content in the n + -Si semiconductor layer is such that N 2 gas is added at a partial pressure ratio of 0 in addition to SiH 4 gas diluted with hydrogen and an introduction gas of phosphorus (P) component-containing gas at the time of film formation by CVD. It adjusted by adding so that it might become the range of 0.001 to 20%.

そして、各評価サンプルを200〜380℃の温度域で10℃毎に熱処理温度を設定し、窒素ガス雰囲気中30分間の熱処理を行った後、リン酸系Alエッチング液(関東化学(株)社製、液温32℃のAl混酸エッチャント/組成(容量比)リン酸:蓚酸:酢酸:水=16:1:2:1)に10分間浸漬させることにより、上層に形成した各組成膜のみを溶解し、半導体層を露出させた。この露出した半導体層表面を光学顕微鏡(200倍)にて観察し、SiとAlとの相互拡散が生じているかを調べた。   And after setting heat processing temperature for every 10 degreeC in the temperature range of 200-380 degreeC for each evaluation sample and performing heat processing for 30 minutes in nitrogen gas atmosphere, phosphoric acid type Al etching liquid (Kanto Chemical Co., Ltd.) Made by immersing in an Al mixed acid etchant / composition (volume ratio) phosphoric acid: succinic acid: acetic acid: water = 16: 1: 2: 1) for 10 minutes. Dissolved to expose the semiconductor layer. The exposed surface of the semiconductor layer was observed with an optical microscope (200 times) to examine whether mutual diffusion between Si and Al occurred.

図3及び図4には、露出した半導体層表面における、代表的な光学顕微鏡写真を示す。図3は相互拡散が全く認められない半導体層表面であり(評価結果:○)、図4は相互拡散の痕跡(写真中の黒点)が認められたものである(評価結果:×)。尚、図3及び図4については、相互拡散の有無を判断した際に参考としたイメージであり、本実施例の観察結果を示したものでない。   3 and 4 show typical optical micrographs on the exposed semiconductor layer surface. FIG. 3 shows the surface of the semiconductor layer where no interdiffusion is observed (evaluation result: ◯), and FIG. 4 shows the trace of interdiffusion (black spots in the photograph) (evaluation result: x). 3 and 4 are images used as a reference when determining the presence or absence of mutual diffusion, and do not show the observation results of this example.

表1〜表3に上記特性評価結果を示す。試料No.1−1から1−3は、Si半導体層に窒素を含有した場合で、試料No.1−4〜1−7はSi半導体層に窒素を含有していない場合である。また、表1はSi半導体層の窒素含有量が4×1019atoms/cmの場合、表2は1×1018atoms/cmの場合、表3は1×1020atoms/cmの場合の結果を示している。ここでの窒素含有量は、平均値である。Tables 1 to 3 show the characteristics evaluation results. Sample No. 1-1 to 1-3 are cases where nitrogen is contained in the Si semiconductor layer. 1-4 to 1-7 are cases where the Si semiconductor layer does not contain nitrogen. Table 1 shows a case where the nitrogen content of the Si semiconductor layer is 4 × 10 19 atoms / cm 3 , Table 2 shows a case where the nitrogen content is 1 × 10 18 atoms / cm 3 , and Table 3 shows a case where 1 × 10 20 atoms / cm 3 is used. Shows the results of the case. The nitrogen content here is an average value.

尚、Si半導体層の窒素含有量は、4×1019atoms/cm以上の場合、二次イオン質量分析装置(Dynamic SIMS)により測定した。二次イオン質量分析装置(Dynamic SIMS)により、半導体層中の窒素を測定すると、図5に示すような分析結果が得られる。図5では、窒素を含有させたn−Siにより形成された半導体層(ソース或いはドレイン)を二次イオン質量分析装置により深さ方向へ、窒素を分析した測定結果の一例を示している。図5に示すように、半導体層のSiの一部に窒素が含有されている場合、窒素が含有したSi半導体層の部分において、窒素が含有されている部分の厚みに相当する部分で窒素が検出される。そして、その窒素含有量(濃度)は、図5のような台形状のピークの上底部分に該当する測定値の平均値により、特定している。Note that the nitrogen content of the Si semiconductor layer was measured by a secondary ion mass spectrometer (Dynamic SIMS) in the case of 4 × 10 19 atoms / cm 3 or more. When nitrogen in the semiconductor layer is measured by a secondary ion mass spectrometer (Dynamic SIMS), an analysis result as shown in FIG. 5 is obtained. FIG. 5 shows an example of measurement results obtained by analyzing nitrogen in a depth direction by a secondary ion mass spectrometer using a semiconductor layer (source or drain) formed of n + -Si containing nitrogen. As shown in FIG. 5, when nitrogen is contained in a part of Si of the semiconductor layer, in the part of the Si semiconductor layer containing nitrogen, the nitrogen is in a part corresponding to the thickness of the part containing nitrogen. Detected. The nitrogen content (concentration) is specified by the average value of the measured values corresponding to the upper base portion of the trapezoidal peak as shown in FIG.

また、窒素含有量が1×1018atoms/cmの場合は、二次イオン質量分析装置の検出限界以下となるので、X線光電子分光分析装置(XPS)によりSi半導体層の深さ方向に50〜100Å程度スパッタを行い、その後、そのスパッタ部分をX線光電子分光分析装置(XPS)により測定し、窒素含有量が既知のサンプル測定の結果より得られた窒素検出ピークの積分強度と比較して、その窒素含有量を算出した。尚、この窒素含有量の測定は、二次イオン質量分析装置、X線光電子分光分析装置のどちらでも測定可能であるが、二次イオン質量分析装置の検出限界付近の含有量の場合、その測定値の信頼性の観点からX線光電子分光分析装置による測定を行う場合がある。
In addition, when the nitrogen content is 1 × 10 18 atoms / cm 3 , it is below the detection limit of the secondary ion mass spectrometer, and therefore, in the depth direction of the Si semiconductor layer by the X-ray photoelectron spectrometer (XPS). Sputtering is performed for about 50 to 100 mm, and then the sputtered part is measured with an X-ray photoelectron spectrometer (XPS) and compared with the integrated intensity of the nitrogen detection peak obtained from the result of measuring the sample with a known nitrogen content. The nitrogen content was calculated. This nitrogen content can be measured by either a secondary ion mass spectrometer or an X-ray photoelectron spectrometer, but if the content is near the detection limit of the secondary ion mass spectrometer, the measurement In some cases, measurement by an X-ray photoelectron spectrometer is performed from the viewpoint of reliability of values.

表1〜表3の結果より、n−Si半導体層に窒素を含有させた場合には、250℃以上の熱履歴が加わっても、接合界面の反応が抑制されていることが判明した。また、表2に示すように窒素含有量が1×1018atoms/cmとなると、表1の結果に比べ拡散耐熱性が10〜20℃低くなる傾向が確認された。一方、表3に示すように窒素含有量が1×1020atoms/cmとなると、表2の結果に比べ拡散耐熱性が40〜50℃高くなる傾向が確認された。さらに、窒素含有量が1×1020atoms/cmを超えると、素子のスイッチング特性であるon/off比を6桁取れなくなる傾向となる。例えば、on電流10−4A、off電流10−10Aのときのon/off比は6桁となるが、このようなon/off比を維持できなくなるため、窒素含有量は1×1020atoms/cm以下にすることが実用的であると考えられる。From the results of Tables 1 to 3, it was found that when the n + -Si semiconductor layer contains nitrogen, the reaction at the bonding interface is suppressed even when a thermal history of 250 ° C. or higher is applied. Further, as shown in Table 2, when the nitrogen content was 1 × 10 18 atoms / cm 3 , it was confirmed that the diffusion heat resistance tends to be lower by 10 to 20 ° C. than the results of Table 1. On the other hand, as shown in Table 3, when the nitrogen content was 1 × 10 20 atoms / cm 3 , it was confirmed that the diffusion heat resistance tends to be higher by 40 to 50 ° C. than the results of Table 2. Furthermore, when the nitrogen content exceeds 1 × 10 20 atoms / cm 3 , the on / off ratio, which is the switching characteristic of the element, tends not to be obtained by 6 digits. For example, the on / off ratio when the on current is 10 −4 A and the off current is 10 −10 A is 6 digits. However, since such on / off ratio cannot be maintained, the nitrogen content is 1 × 10 20. It is considered practical to use atoms / cm 3 or less.

次に、この実施例2では、各種組成のAl系合金と窒素含有量を変化させたSi半導体層とに関し、Si拡散耐熱性と素子のスイッチング特性(on/off比)について詳細に調査した結果を説明する。   Next, in Example 2, the results of a detailed investigation of the Si diffusion heat resistance and the switching characteristics (on / off ratio) of the elements with respect to the Al-based alloys of various compositions and the Si semiconductor layers with varying nitrogen contents. Will be explained.

この実施例2で評価したAl系合金は、表4及び表5に示す試料No.2−1〜試料No.2−9の9種類である。   The Al-based alloys evaluated in Example 2 are sample Nos. Shown in Tables 4 and 5. 2-1 to Sample No. There are 9 types of 2-9.

そして、この実施例2では、上記実施例1で説明した方法と同様にして、半導体層の窒素含有量が異なる6種類サンプルについて評価を行った。また、半導体層のSiについては、P(リン)が2×1018〜5×1018atoms/cm程度含有された、高ドープn−Siとした。And in this Example 2, it evaluated like the method demonstrated in the said Example 1 about six types samples from which the nitrogen content of a semiconductor layer differs. Further, the Si semiconductor layer, P (phosphorus) is contained about 2 × 10 18 ~5 × 10 18 atoms / cm 3, and a highly doped n + -Si.

スイッチング特性:素子のスイッチング特性としては、on/off比を測定することによって行った。評価サンプルは、次の手順に従って作製した。 Switching characteristics: The switching characteristics of the elements were measured by measuring the on / off ratio. The evaluation sample was produced according to the following procedure.

まず、ガラス基板(コーニング社製:#1737)上に、各組成のAl系合金ターゲットを用い、厚み3000ÅのAl系合金膜を形成した。スパッタリング条件は、基板加熱温度100℃、DCPower1000W(3.1W/cm)、アルゴンガス流量100sccm、アルゴン圧力0.5Paで行った。続いて、フォトリソグラフィによりAl系合金膜をエッチングして、ゲート配線幅50μmを形成し、ゲート電極幅15μmを形成した(図6参照)。フォトリソグラフィ条件は、Al系合金膜表面にレジスト(TFR−970:東京応化工業(株)社製/塗布条件:スピンコーター3000rpm、ベーキング後レジスト厚1μm目標)を被覆し、プリベーキング処理(110℃、1.5分間)を行い、所定のパターンフィルムを配置して露光処理(マスクアナイラー MA−20:ミカサ(株)社製/露光条件15mJ/cm)を行った。続いて、濃度2.38%、液温23℃のテトラメチルアンモニウムハイドロオキサイドを含むアルカリ現像液(以下、TMAH現像液と略す)で現像処理をし、現像処理後、ホットプレートによりポストベーキング処理(110℃、3分間)を行い、リン酸系混酸エッチング液(関東化学(株)社製/組成 リン酸:硝酸:酢酸:水=16:1:2:1(容量比))により回路形成を行った。このような条件で回路形成を行うことで、回路のテーパー角が45°となるように制御した。First, an Al-based alloy film having a thickness of 3000 mm was formed on a glass substrate (Corning Corporation: # 1737) using an Al-based alloy target having each composition. The sputtering conditions were as follows: substrate heating temperature 100 ° C., DCPower 1000 W (3.1 W / cm 2 ), argon gas flow rate 100 sccm, and argon pressure 0.5 Pa. Subsequently, the Al-based alloy film was etched by photolithography to form a gate wiring width of 50 μm and a gate electrode width of 15 μm (see FIG. 6). Photolithographic conditions were such that the Al-based alloy film surface was coated with a resist (TFR-970: manufactured by Tokyo Ohka Kogyo Co., Ltd./application conditions: spin coater 3000 rpm, post-baking resist thickness 1 μm target) and pre-baked (110 ° C. 1.5 minutes), a predetermined pattern film was placed, and an exposure process (Mask Anyler MA-20: Mikasa Co., Ltd./exposure conditions 15 mJ / cm 2 ) was performed. Subsequently, the film was developed with an alkali developer containing tetramethylammonium hydroxide having a concentration of 2.38% and a liquid temperature of 23 ° C. (hereinafter abbreviated as TMAH developer). 110 ° C., 3 minutes), and circuit formation is performed with a phosphoric acid mixed acid etching solution (manufactured by Kanto Chemical Co., Inc./composition phosphoric acid: nitric acid: acetic acid: water = 16: 1: 2: 1 (capacity ratio)) went. By forming the circuit under such conditions, the circuit was controlled to have a taper angle of 45 °.

エッチング処理後、剥離液(ST106:東京応化工業(株)社製)によりレジストの除去を行い、ゲート配線回路の形成後、RFスパッタリングにより、絶縁層となるSiNxを厚さ2200Å成膜した。成膜条件は、基板加熱温度350℃、RF Power1000W(3.1W/cm)、アルゴンガス流量90sccm、窒素ガス流量10sccm、圧力0.5Paとした。さらに、この絶縁層の上に、CVDにより、アモルファスのi−Si、リンドープのn−Siを随時成膜した。i−Si(ノンドープSi膜)の成膜条件は、基板加熱温度300℃、RF Power100W(0.31W/cm)、SiH流量(10%アルゴンガス希釈)300sccmで、厚み2000Åとした。窒素添加n−Si(P(リン)ドープ膜)の成膜条件は、基板加熱温度200℃、RF Power100W(0.31W/cm)、SiH流量(8%アルゴンガス希釈)300sccmで、リン(P)成分含有ガス流量(8%アルゴンガス希釈)50sccmに対して、窒素ガス流量(0sccm、1sccm、10sccm、20sccm、40sccm、100sccm、)を変化させて、厚み500Åの窒素含有したn−Si層を形成した。各窒素ガス流量で形成したn−Si層の窒素含有量については、上記実施例1で示した測定方法に分析を行った。After the etching treatment, the resist was removed with a stripping solution (ST106: manufactured by Tokyo Ohka Kogyo Co., Ltd.), and after forming the gate wiring circuit, a SiNx film having a thickness of 2200 mm was formed by RF sputtering. The film forming conditions were a substrate heating temperature of 350 ° C., RF Power 1000 W (3.1 W / cm 2 ), an argon gas flow rate of 90 sccm, a nitrogen gas flow rate of 10 sccm, and a pressure of 0.5 Pa. Further, amorphous i-Si and phosphorus-doped n + -Si were formed on this insulating layer as needed by CVD. The film formation conditions for i-Si (non-doped Si film) were a substrate heating temperature of 300 ° C., RF Power 100 W (0.31 W / cm 2 ), SiH 4 flow rate (10% argon gas dilution) 300 sccm, and a thickness of 2000 mm. The film formation conditions of nitrogen-added n + -Si (P (phosphorus) doped film) were: substrate heating temperature 200 ° C., RF Power 100 W (0.31 W / cm 2 ), SiH 4 flow rate (8% argon gas dilution) 300 sccm, The nitrogen gas flow rate (0 sccm, 1 sccm, 10 sccm, 20 sccm, 20 sccm, 40 sccm, 100 sccm) is changed with respect to the phosphorus (P) component-containing gas flow rate (8% argon gas dilution) 50 sccm, and the nitrogen-containing n + having a thickness of 500 mm is changed. A -Si layer was formed. For the nitrogen content of the n + -Si layer formed at each nitrogen gas flow rate, the measurement method shown in Example 1 was analyzed.

その後、n−Si層上に、始めにガラス基板上に成膜したものと同じ組成のAl系合金膜を厚み2000Å成膜した。成膜条件は、上記ゲート配線と同条件で行った。Thereafter, an Al-based alloy film having the same composition as that first formed on the glass substrate was formed on the n + -Si layer with a thickness of 2000 mm. The film forming conditions were the same as those for the gate wiring.

そして、フォトリソグラフィによりソース配線、ドレイン配線、及び電極を形成した。このフォトリソグラフィ条件は、上記ゲート配線と同じである。この時、Al系合金膜のエッチング後は、n−Si層のドライエッチングを行った。ドライエッチング条件は、RF
Power50W、SFガス流量30sccm、圧力10Paで行った。その後、剥離液(ST106:東京応化工業(株)社製)によりレジストの除去を行った。
Then, a source wiring, a drain wiring, and an electrode were formed by photolithography. The photolithography conditions are the same as those for the gate wiring. At this time, after etching the Al-based alloy film, dry etching of the n + -Si layer was performed. The dry etching conditions are RF
Power 50W, SF 6 gas flow rate 30sccm, pressure 10Pa. Thereafter, the resist was removed with a stripping solution (ST106: manufactured by Tokyo Ohka Kogyo Co., Ltd.).

次に、パシベーションとなるSiNx絶縁膜を2500Å厚さ成膜し、ゲート、ソース、ドレインの各電極部分のみ、ドライエッチングにより露出させた。ドライエッチング条件は、RF Power100W、SFガス流量30sccm、Oガス流量5sccm、圧力10Paで行った。上記条件により、チャネル幅25μm、チャネル長5μmのトランジスタを形成した(図6参照)。Next, a passivation SiNx insulating film having a thickness of 2500 mm was formed, and only the gate, source, and drain electrode portions were exposed by dry etching. Dry etching conditions were RF Power 100W, SF 6 gas flow rate 30 sccm, O 2 gas flow rate 5 sccm, and pressure 10 Pa. Under the above conditions, a transistor having a channel width of 25 μm and a channel length of 5 μm was formed (see FIG. 6).

以上のようにして作成した評価サンプルについて、3端子法により素子のスイッチング特性のon/off比を測定した。測定機はアジレント・テクノロジー社製のB1500A装置を用い、Vg−Id測定を行った。そして、Vg=−10V、+20VでのId値からon/off比を計算した。   About the evaluation sample produced as mentioned above, the on / off ratio of the switching characteristic of an element was measured by the 3 terminal method. Vg-Id measurement was performed using a B1500A apparatus manufactured by Agilent Technologies. The on / off ratio was calculated from the Id values at Vg = −10V and + 20V.

尚、Si拡散耐熱性については、実施例1で説明した方法と同様にして行った。表4及び表5には、各組成のAl系合金と窒素含有量を変化させたSi半導体層における、Si拡散耐熱性評価(表4)及びon/off比測定の結果(表5)を示す。   The Si diffusion heat resistance was the same as the method described in Example 1. Tables 4 and 5 show the results of the Si diffusion heat resistance evaluation (Table 4) and on / off ratio measurement (Table 5) in the Si-based semiconductor layers with different Al-based alloys and nitrogen contents. .

表4及び表5の結果より、Si半導体層の窒素含有量が大きくなると、Si拡散耐熱性が高くなる傾向があり、on/off比も5桁(on/off比が10台の値になること)となる傾向が認められた。特に、窒素含有量が1018atoms/cmオーダーから1021atoms/cmオーダーであると、純Alを除き、on/off比も5桁以上となり、Si拡散耐熱性も280℃以上になることが判明した。しかし、窒素含有量が1022atoms/cmオーダーになると、on/off比が4桁となった。この表4及び表5の結果より、Si半導体層の窒素含有量は1018atoms/cmオーダーから1021atoms/cmオーダーであることが望ましい。また、Al−5.0at%Ni−0.4at%B合金(試料No.2−3)、Al−3.0at%Ni−0.4at%B合金(試料No.2−6)、Al−3.2at%Ni−0.2at%B合金(試料No.2−7)、Al−2.0at%Ni−0.4at%B合金(試料No.2−8)の結果より、1019atoms/cmオーダー或いは1020atoms/cmオーダーにおいて、6桁のon/off比が実現できることが確認された。表1〜表5に示した結果より総合的に判断すると、Si半導体層の窒素含有量は1018atoms/cmオーダーから1021atoms/cmオーダーであることが実用上望ましいものと考えられた。Table 4 and the results shown in Table 5, when the nitrogen content of the Si semiconductor layer is increased, there is a tendency that Si diffusion heat resistance is high, on / off ratio even 5 digits (on / off ratio of 10 five values A tendency to become) was observed. In particular, when the nitrogen content is from the order of 10 18 atoms / cm 3 to the order of 10 21 atoms / cm 3 , the on / off ratio becomes 5 digits or more, and the Si diffusion heat resistance becomes 280 ° C. or more, excluding pure Al. It has been found. However, when the nitrogen content was on the order of 10 22 atoms / cm 3 , the on / off ratio was 4 digits. From the results of Table 4 and Table 5, it is desirable that the nitrogen content of the Si semiconductor layer is on the order of 10 18 atoms / cm 3 to 10 21 atoms / cm 3 . Also, Al-5.0 at% Ni-0.4 at% B alloy (sample No. 2-3), Al-3.0 at% Ni-0.4 at% B alloy (sample No. 2-6), Al- From the results of 3.2 at% Ni-0.2 at% B alloy (Sample No. 2-7) and Al-2.0 at% Ni-0.4 at% B alloy (Sample No. 2-8), 10 19 atoms. It was confirmed that a 6-digit on / off ratio can be realized in the / cm 3 order or 10 20 atoms / cm 3 order. Judging from the results shown in Tables 1 to 5, it is considered practically desirable that the nitrogen content of the Si semiconductor layer is in the order of 10 18 atoms / cm 3 to 10 21 atoms / cm 3. It was.

本発明によれば、キャップ層を省略して、n−Siなどの半導体層とAl系合金層を直接接合させても、AlとSiとの相互拡散が防止でき、オーミック特性を維持することが可能であり、Al系合金層自体の低抵抗特性を備えた素子を実現できる。According to the present invention, even if a cap layer is omitted and a semiconductor layer such as n + -Si and an Al-based alloy layer are directly bonded, mutual diffusion between Al and Si can be prevented and ohmic characteristics can be maintained. Therefore, an element having the low resistance characteristic of the Al-based alloy layer itself can be realized.

Claims (14)

半導体層と、該半導体層に直接接合されるAl系合金層と、を備えた素子の接合構造において、
Al系合金層と直接接合される半導体層は、窒素を含有するSiであることを特徴とする素子の接合構造。
In a junction structure of an element comprising a semiconductor layer and an Al-based alloy layer that is directly joined to the semiconductor layer,
A semiconductor junction structure directly bonded to an Al-based alloy layer is Si containing nitrogen, wherein the element has a junction structure.
Siの窒素含有量が1×1018atoms/cm〜5×1021atoms/cmである請求項1に記載の素子の接合構造。2. The device junction structure according to claim 1, wherein the nitrogen content of Si is 1 × 10 18 atoms / cm 3 to 5 × 10 21 atoms / cm 3 . Siの窒素含有量が1×1018atoms/cm〜1×1020atoms/cmである請求項1または請求項2に記載の素子の接合構造。The element junction structure according to claim 1, wherein the nitrogen content of Si is 1 × 10 18 atoms / cm 3 to 1 × 10 20 atoms / cm 3 . 半導体層は、Al系合金層と直接接合される表面側から100Å以上の深さが、窒素を含有したSiからなる請求項1〜請求項3いずれかに記載の素子の接合構造。   4. The device junction structure according to claim 1, wherein the semiconductor layer is made of Si containing nitrogen at a depth of 100 mm or more from the surface side directly joined to the Al-based alloy layer. 5. 半導体層は、アモルファスのn−Siまたはp−Siからなる請求項1〜請求項4いずれかに記載の素子の接合構造。The element junction structure according to claim 1, wherein the semiconductor layer is made of amorphous n + -Si or p + -Si. 半導体層は、リン、ホウ素、アンチモンから選択されるドーパントを、5×1017atoms/cm〜5×1021atoms/cm含有する請求項5に記載の素子の接合構造。6. The device junction structure according to claim 5, wherein the semiconductor layer contains a dopant selected from phosphorus, boron, and antimony at 5 × 10 17 atoms / cm 3 to 5 × 10 21 atoms / cm 3 . Al系合金は、Niを0.5at%〜10.0at%含有する請求項1〜請求項6いずれかに記載の素子の接合構造。   The Al-based alloy contains 0.5 at% to 10.0 at% of Ni, according to any one of claims 1 to 6. Al系合金は、ホウ素を0.1at%〜0.8at%含有する請求項7に記載の素子の接合構造。 The device according to claim 7, wherein the Al-based alloy contains 0.1 at% to 0.8 at% of boron. 請求項1〜請求項8いずれかに記載の素子の接合構造を備える素子より形成された薄膜トランジスタ。   A thin film transistor formed from an element comprising the element junction structure according to claim 1. 半導体層と、該半導体層に直接接合されるAl系合金層と、を備えた素子の接合構造を形成する素子の形成方法において、
化学気相蒸着法により半導体層となるSiを成膜する際の成膜雰囲気に、N、NH、NOの少なくともいずれかを含むガスを導入して成膜することを特徴とする素子の形成方法。
In an element formation method for forming a junction structure of an element comprising a semiconductor layer and an Al-based alloy layer directly bonded to the semiconductor layer,
An element characterized in that a film containing at least one of N 2 , NH 3 , and NO X is introduced into a film formation atmosphere when forming a Si layer as a semiconductor layer by chemical vapor deposition. Forming method.
を含むガスを導入して半導体層となるSiを成膜する際に、窒素分圧比を0.001%〜20%として成膜を開始する請求項10に記載の素子の形成方法。The element formation method according to claim 10, wherein the film formation is started at a nitrogen partial pressure ratio of 0.001% to 20% when Si film to be a semiconductor layer is formed by introducing a gas containing N 2 . を含むガスを導入して半導体層となるSiを成膜する際に、窒素分圧比を0.001%〜20%に成膜途中から調整する請求項10に記載の素子の形成方法。The element forming method according to claim 10, wherein the nitrogen partial pressure ratio is adjusted to 0.001% to 20% from the middle of the film formation when forming the Si layer as a semiconductor layer by introducing a gas containing N 2 . 半導体層と、該半導体層に直接接合されるAl系合金層と、を備えた素子の接合構造を形成する素子の形成方法において、
半導体層となるSiを成膜した後に、窒素雰囲気中200℃〜500℃の熱処理を行うことを特徴とする素子の形成方法。
In an element formation method for forming a junction structure of an element comprising a semiconductor layer and an Al-based alloy layer directly bonded to the semiconductor layer,
A method for forming an element, characterized by performing heat treatment at 200 ° C. to 500 ° C. in a nitrogen atmosphere after depositing Si to be a semiconductor layer.
請求項7記載の素子の接合構造を形成するためのスパッタリングターゲットであって、
Niを0.5at%〜10.0at%含有するAl系合金スパッタリングターゲット。
A sputtering target for forming a junction structure of an element according to claim 7,
An Al-based alloy sputtering target containing Ni at 0.5 at% to 10.0 at%.
JP2007541229A 2006-08-09 2007-08-08 Device junction structure Pending JPWO2008018478A1 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006217228 2006-08-09
JP2006217228 2006-08-09
JP2006282051 2006-10-16
JP2006282051 2006-10-16
PCT/JP2007/065477 WO2008018478A1 (en) 2006-08-09 2007-08-08 Junction structure of device

Publications (1)

Publication Number Publication Date
JPWO2008018478A1 true JPWO2008018478A1 (en) 2009-12-24

Family

ID=39033007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007541229A Pending JPWO2008018478A1 (en) 2006-08-09 2007-08-08 Device junction structure

Country Status (4)

Country Link
JP (1) JPWO2008018478A1 (en)
KR (1) KR20080086997A (en)
TW (1) TW200813236A (en)
WO (1) WO2008018478A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968880B2 (en) 2008-03-01 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
JP5518366B2 (en) * 2008-05-16 2014-06-11 株式会社半導体エネルギー研究所 Thin film transistor
CN102349159B (en) * 2009-03-09 2014-03-12 株式会社半导体能源研究所 Thin film transistor
JP5354781B2 (en) 2009-03-11 2013-11-27 三菱マテリアル株式会社 Thin film transistor having barrier layer as constituent layer and Cu alloy sputtering target used for sputtering film formation of said barrier layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63178559A (en) * 1987-01-19 1988-07-22 Sanyo Electric Co Ltd Thin-film transistor
JP2000294556A (en) * 1999-04-05 2000-10-20 Hitachi Metals Ltd Aluminum alloy wiring film excellent in dry etching and target for aluminum alloy wiring film formation
JP2001053024A (en) * 1999-08-11 2001-02-23 Hitachi Metals Ltd Al alloy electrode film and sputtering target
JP2004214606A (en) * 2002-12-19 2004-07-29 Kobe Steel Ltd Display device, method of manufacturing same, and sputtering target

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63178559A (en) * 1987-01-19 1988-07-22 Sanyo Electric Co Ltd Thin-film transistor
JP2000294556A (en) * 1999-04-05 2000-10-20 Hitachi Metals Ltd Aluminum alloy wiring film excellent in dry etching and target for aluminum alloy wiring film formation
JP2001053024A (en) * 1999-08-11 2001-02-23 Hitachi Metals Ltd Al alloy electrode film and sputtering target
JP2004214606A (en) * 2002-12-19 2004-07-29 Kobe Steel Ltd Display device, method of manufacturing same, and sputtering target

Also Published As

Publication number Publication date
KR20080086997A (en) 2008-09-29
TW200813236A (en) 2008-03-16
WO2008018478A1 (en) 2008-02-14

Similar Documents

Publication Publication Date Title
CN102265323B (en) Display device
KR101320229B1 (en) Wiring structure and display apparatus having wiring structure
CN102473730B (en) Wiring structure and manufacture method thereof and possess the display unit of Wiring structure
KR101100504B1 (en) Wiring structure, thin film transistor substrate, method for manufacturing thin film transistor substrate, and display device
US8853683B2 (en) Semiconductor device, measurement apparatus, and measurement method of relative permittivity
US20120037918A1 (en) Semiconductor device and method of producing same
TW200415429A (en) Electronic device, method of manufacture of the same, and sputtering target
JP2011091364A (en) Wiring structure and method of manufacturing the same, as well as display apparatus with wiring structure
KR100720087B1 (en) Wire for display, thin film transistor using the wire and fabricating method thereof
KR20100127290A (en) Al alloy film for display device, display device, and sputtering target
JP2011049543A (en) Wiring structure, method for manufacturing the same, and display device with wiring structure
JPWO2008018478A1 (en) Device junction structure
JP5774005B2 (en) Thin film transistor (TFT) with copper electrode
JP4160110B2 (en) Element structure of display device and manufacturing method thereof
KR20100060003A (en) Display device and cu alloy film for use in the display device
JP5234892B2 (en) Thin film transistor substrate and display device
JP2009088049A (en) Liquid crystal display device
JP2009094325A (en) Bonding structure of element
JP2008108975A (en) Joining structure of element
KR20180033060A (en) Thin film transistor and manufacturing method thereof
CN108172611A (en) Thin film transistor (TFT) and preparation method thereof, array substrate, the production method of metal film
CN101390215A (en) Junction structure of device
KR20180033059A (en) Thin film transistor and manufacturing method thereof
KR20030055060A (en) A Liquid crystal display device method for fabricating the same

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under section 19 (pct)

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20080319

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100402