JPWO2007099622A1 - Amplifier circuit - Google Patents
Amplifier circuit Download PDFInfo
- Publication number
- JPWO2007099622A1 JPWO2007099622A1 JP2008502609A JP2008502609A JPWO2007099622A1 JP WO2007099622 A1 JPWO2007099622 A1 JP WO2007099622A1 JP 2008502609 A JP2008502609 A JP 2008502609A JP 2008502609 A JP2008502609 A JP 2008502609A JP WO2007099622 A1 JPWO2007099622 A1 JP WO2007099622A1
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- inductor
- amplifier circuit
- variable
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 57
- 230000005669 field effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 16
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/213—A variable capacitor being added in the input circuit, e.g. base, gate, of an amplifier stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/216—A coil being added in the input circuit, e.g. base, gate, of an amplifier stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/225—Indexing scheme relating to amplifiers the input circuit of an amplifying stage comprising an LC-network
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/72—Indexing scheme relating to amplifiers the amplifier stage being a common gate configuration MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
入力端子に接続され、ゲートが交流的に接地された第1のトランジスタ(Tr1)と、第1のトランジスタに対して直列に接続され、ゲートが交流的に接地された第2のトランジスタ(Tr2)と、第2のトランジスタのゲートに対して直列に接続されるインダクタ及び容量を含む第1の共振回路(101)とを有し、第1の共振回路のインダクタ及び/又は容量は可変であることを特徴とする増幅回路が提供される。A first transistor (Tr1) connected to the input terminal and having the gate AC-grounded, and a second transistor (Tr2) connected in series to the first transistor and having the gate AC-grounded And a first resonance circuit (101) including an inductor and a capacitor connected in series to the gate of the second transistor, and the inductor and / or the capacitance of the first resonance circuit is variable An amplifier circuit is provided.
Description
本発明は、増幅回路に関する。 The present invention relates to an amplifier circuit.
図8は、広帯域低雑音増幅回路の構成例を示す回路図である。フィルタ811は、インダクタ801、容量802、インダクタ803、容量804及びバイアス端子B11を有する。入力端子INは、フィルタ811及びインダクタ805を介してトランジスタ809のゲートに接続される。容量806は、トランジスタ809のゲート及びソース間に接続される。インダクタ810は、トランジスタ809のソース及びグランドGND間に接続される。トランジスタ808は、ゲートがバイアス端子B12に接続され、ソースがトランジスタ809のドレインに接続され、ドレインが出力端子OUTに接続される。負荷807は、出力端子OUT及び電源電圧VDD間に接続される。
FIG. 8 is a circuit diagram showing a configuration example of a wideband low noise amplifier circuit. The
ソース接地トランジスタ809のソースとゲートに接続したインダクタ810,805と、ソースとゲート間に接続した容量806で、端子812より右側を見たときのインピーダンスの実部が50Ωになるように設計して、更に端子812の左側のインダクタと容量で、入力端子INから見たときのインピーダンスの虚部が0に近い値になるように設計される。端子812より左側の回路は広い帯域の信号全てを通過させるフィルタ811となっており、広帯域の信号が低雑音増幅回路に入力される。この低雑音増幅回路には、入力信号のトータルパワーが大きいことと、妨害波も入力されることが問題となる。
The
この広帯域低雑音増幅回路は、広い帯域にチャネルが分布していて、その中から要求のあったチャネルを受信する用途で用いられる。低雑音増幅回路は、チャネルが分布する全ての帯域を受信して、後段のミキサとフィルタで周波数選択を行って、希望チャネルの信号を受信する。ただしこの方法では、低雑音増幅回路に広帯域の信号が入力されるため、出力信号が歪み易く、妨害波耐性が低いといった問題がある。 This wideband low noise amplifier circuit is used in applications where channels are distributed over a wide band and a requested channel is received from the wideband. The low noise amplifying circuit receives all the bands in which the channels are distributed, performs frequency selection by the subsequent mixer and filter, and receives the signal of the desired channel. However, this method has a problem that since a wideband signal is input to the low noise amplifier circuit, the output signal is easily distorted and the interference wave resistance is low.
また、下記の特許文献1には、トランジスタの負荷として例えばインダクタとコンデンサからなる共振回路を使用して、コンデンサは複数のコンデンサをスイッチで切り換える構成を持ち、共振周波数を入力信号の周波数ホッピングに合わせて変化させる高周波増幅回路が記載されている。 Also, in Patent Document 1 below, a resonance circuit composed of, for example, an inductor and a capacitor is used as a load of the transistor, and the capacitor has a configuration in which a plurality of capacitors are switched by a switch, and the resonance frequency is adjusted to the frequency hopping of the input signal. A high-frequency amplifier circuit to be changed is described.
本発明の目的は、広い帯域にチャネルが分布していて、その中から目的の周波数の信号を選択及び増幅する用途のために、周波数選択機能を備えた増幅回路を提供することである。 An object of the present invention is to provide an amplifier circuit having a frequency selection function for the purpose of selecting and amplifying a signal having a target frequency from among channels distributed over a wide band.
本発明の増幅回路は、入力端子に接続され、ゲートが交流的に接地された第1のトランジスタと、前記第1のトランジスタに対して直列に接続され、ゲートが交流的に接地された第2のトランジスタと、前記第2のトランジスタのゲートに対して直列に接続されるインダクタ及び容量を含む第1の共振回路とを有し、前記第1の共振回路のインダクタ及び/又は容量は可変であることを特徴とする。 An amplifier circuit according to the present invention includes a first transistor connected to an input terminal and having a gate connected to an AC ground, and a second transistor connected in series to the first transistor and having a gate connected to an AC ground. And a first resonance circuit including an inductor and a capacitor connected in series to the gate of the second transistor, and the inductor and / or the capacitance of the first resonance circuit is variable. It is characterized by that.
本発明の増幅回路は、入力端子に接続され、ゲートが交流的に接地された第1のトランジスタと、前記入力端子に対して並列に接続されるインダクタ及び容量を含む第1の共振回路を有し、前記第1の共振回路のインダクタ及び/又は容量は可変であることを特徴とする。 The amplifier circuit of the present invention includes a first transistor that is connected to an input terminal and whose gate is AC-grounded, and a first resonance circuit that includes an inductor and a capacitor connected in parallel to the input terminal. The inductor and / or capacitance of the first resonant circuit is variable.
(第1の実施形態)
図1は、本発明の第1の実施形態による低雑音増幅回路の構成例を示す回路図である。この低雑音増幅回路は、無線受信機のフロントエンドで用いられる高周波低雑音増幅回路であり、特に広い帯域にチャネルが分布していて、その中から任意のチャネルを受信する用途に適した低雑音増幅回路である。他の実施形態の低雑音増幅回路も同様である。以下、MOS(金属酸化物半導体)電界効果トランジスタを単にトランジスタという。(First embodiment)
FIG. 1 is a circuit diagram showing a configuration example of a low noise amplifier circuit according to the first embodiment of the present invention. This low-noise amplifier circuit is a high-frequency low-noise amplifier circuit used in the front end of a radio receiver, and is especially suitable for applications in which channels are distributed over a wide band and any channel is received. It is an amplifier circuit. The same applies to the low-noise amplifier circuits of the other embodiments. Hereinafter, a MOS (metal oxide semiconductor) field effect transistor is simply referred to as a transistor.
nチャネルトランジスタTr1及びTr2は、ゲートが交流(AC)的に接地されたトランジスタであり、直列に接続される。入力端子INは、トランジスタTr1のソースに接続される。インダクタL1は、トランジスタTr1のソース及びグランド(基準電位)GND間に接続される。入力端子INの入力信号の周波数が高くなると、インダクタL1のインピーダンスが大きくなり、入力端子INから見た入力インピーダンスはトランジスタTr1の1/gm(例えば50Ω)にし、インピーダンス整合を行うことができる。入力端子INの入力信号の周波数が低くなると、インダクタL1のインピーダンスが小さくなり、入力端子INは接地される。 The n-channel transistors Tr1 and Tr2 are transistors whose gates are grounded in an alternating current (AC) manner, and are connected in series. The input terminal IN is connected to the source of the transistor Tr1. The inductor L1 is connected between the source of the transistor Tr1 and the ground (reference potential) GND. When the frequency of the input signal at the input terminal IN increases, the impedance of the inductor L1 increases, and the input impedance viewed from the input terminal IN is set to 1 / gm (for example, 50Ω) of the transistor Tr1, and impedance matching can be performed. When the frequency of the input signal at the input terminal IN decreases, the impedance of the inductor L1 decreases and the input terminal IN is grounded.
バイアス端子B1は、抵抗R1を介してトランジスタTr1のゲートに接続され、バイアス電圧が印加される。容量C1はトランジスタTr1のゲート及びグランドGND間に接続され、トランジスタTr1のゲートが交流的に接地される。入力信号の周波数が高くなると、容量C1のインピーダンスが小さくなり、トランジスタTr1はゲートが接地され、増幅を行う。 The bias terminal B1 is connected to the gate of the transistor Tr1 via the resistor R1, and a bias voltage is applied thereto. The capacitor C1 is connected between the gate of the transistor Tr1 and the ground GND, and the gate of the transistor Tr1 is grounded in an alternating manner. When the frequency of the input signal increases, the impedance of the capacitor C1 decreases, and the transistor Tr1 performs amplification by having its gate grounded.
トランジスタTr2のソースは、トランジスタTr1のドレインに接続される。バイアス端子B2は、抵抗R2及び可変インダクタL2を介してトランジスタTr2のゲートに接続され、バイアス端子B1のバイアス電圧より高いバイアス電圧が印加される。可変インダクタL2及び可変容量C2は、直列共振回路101を構成し、トランジスタTr2のゲート及びグランドGND間に直列に接続される。共振回路101の共振周波数f0は、1/{2π×√(L2×C2)}である。入力信号の周波数が共振周波数foであるときに、トランジスタTr2はゲートが接地され、増幅を行う。可変容量C2及び/又は可変インダクタL2を制御することにより、共振周波数foを変化させることができる。
The source of the transistor Tr2 is connected to the drain of the transistor Tr1. The bias terminal B2 is connected to the gate of the transistor Tr2 via the resistor R2 and the variable inductor L2, and a bias voltage higher than the bias voltage of the bias terminal B1 is applied. The variable inductor L2 and the variable capacitor C2 constitute a
出力端子OUTは、トランジスタTr2のドレインに接続される。負荷102は、出力端子OUT及び電源電圧VDD間に接続される。低雑音増幅回路は、入力端子INから入力された信号のうち、共振回路101の共振周波数foの帯域の信号のみを増幅し、出力端子OUTから出力する。
The output terminal OUT is connected to the drain of the transistor Tr2. The
以上のように、本実施形態の増幅回路は、ゲート接地トランジスタTr1及びTr2を直列接続した増幅回路である。入力端子INから見た入力インピーダンスをトランジスタTr1の1/gmに設計することができる。トランジスタTr2が出力端子OUTから見た出力抵抗を上げるため、増幅回路全体のゲインを増加させる。インダクタL1、抵抗R1及び抵抗R2は、トランジスタTr1及びTr2をバイアスするための素子であり、容量C1はトランジスタTr1のゲートを交流的に接地するための素子である。トランジスタTr2のゲートにLC直列共振回路101を接続し、可変インダクタL2及び可変容量C2を用いて増幅したい周波数で共振させ、トランジスタTr2のゲートを交流的に接地する。この共振周波数foでのみトランジスタTr2はゲート接地アンプとして動作するため、低雑音増幅回路全体では共振周波数帯の信号を増幅する。
As described above, the amplifier circuit of this embodiment is an amplifier circuit in which the common-gate transistors Tr1 and Tr2 are connected in series. The input impedance viewed from the input terminal IN can be designed to be 1 / gm of the transistor Tr1. Since the transistor Tr2 increases the output resistance viewed from the output terminal OUT, the gain of the entire amplifier circuit is increased. The inductor L1, the resistor R1, and the resistor R2 are elements for biasing the transistors Tr1 and Tr2, and the capacitor C1 is an element for grounding the gate of the transistor Tr1 in an alternating manner. The LC
共振周波数foにおいてトランジスタTr2のゲートが交流的に接地されるため、共振周波数foでのみトランジスタTr2がゲート接地アンプとして信号を増幅する。このため周波数選択性を実現できる。可変容量C2及び/又は可変インダクタL2の値を変化させ、共振周波数foを制御することにより、所望の周波数帯の信号のみを選択して増幅し、出力端子OUTから出力させることができる。これにより、出力信号の飽和による歪みを防止し、所望の周波数帯以外の周波数の妨害波を除去することができる。 Since the gate of the transistor Tr2 is AC-grounded at the resonance frequency fo, the transistor Tr2 amplifies a signal as a gate-grounded amplifier only at the resonance frequency fo. Therefore, frequency selectivity can be realized. By changing the value of the variable capacitor C2 and / or the variable inductor L2 and controlling the resonance frequency fo, only a signal in a desired frequency band can be selected and amplified and output from the output terminal OUT. As a result, distortion due to saturation of the output signal can be prevented and interference waves having frequencies other than the desired frequency band can be removed.
(第2の実施形態)
図2は、本発明の第2の実施形態による低雑音増幅回路の構成例を示す回路図である。本実施形態は、第1の実施形態(図1)に対して、インダクタL1を削除し、共振回路201を追加したものである。その他の点については、本実施形態は第1の実施形態と同じである。(Second Embodiment)
FIG. 2 is a circuit diagram showing a configuration example of a low noise amplifier circuit according to the second embodiment of the present invention. In the present embodiment, the inductor L1 is deleted and a
共振回路201は、可変インダクタL11及び可変容量C12の並列接続回路である。可変インダクタL11及び可変容量C12は、入力端子IN及びグランドGND間に並列に接続される。並列共振回路201は、可変インダクタL11のインダクタンス及び可変容量C12のキャパシタンスに応じて、共振周波数が決まる。共振周波数帯では、並列共振回路201のインピーダンスが高くなり、入力端子INから見た入力インピーダンスをトランジスタTrの1/gmにし、インピーダンス整合を行うことができる。これに対し、共振周波数以外の周波数帯では、共振周波数回路201のインピーダンスが低くなり、入力端子INの入力信号が減衰してしまう。その結果、トランジスタTr1は、入力端子INの入力信号のうち共振周波数帯の信号のみを選択してトランジスタTr2に伝達することができる。
The
以上のように、本実施形態は、第1の実施形態(図1)の入力部にLC並列共振回路201を追加した増幅回路である。この並列共振回路201の可変インダクタL11はグランド電位にバイアスする役割もある。この共振回路201は、トランジスタTr2のゲートに接続された共振回路101と共にバンドパスフィルタとして入力信号の周波数選択を行う。2個の共振回路101及び201を備えることで、バンドバスフィルタの減衰特性を急峻にでき、周波数選択能力を高めることができる。また、2個の共振回路101及び201の共振周波数をずらすことにより、バンドパスフィルタの通過帯域を広げることが可能となる。
As described above, the present embodiment is an amplifier circuit in which the LC parallel
(第3の実施形態)
図3は、本発明の第3の実施形態による低雑音増幅回路の構成例を示す回路図である。本実施形態は、第2の実施形態(図2)に対して、負荷102、トランジスタTr2、共振回路101、抵抗R2及びバイアス端子B2を削除し、共振回路301を追加したものである。その他の点については、本実施形態は第2の実施形態と同じである。(Third embodiment)
FIG. 3 is a circuit diagram showing a configuration example of a low noise amplifier circuit according to the third embodiment of the present invention. In this embodiment, the
共振回路301は、可変インダクタL22及び可変容量C23の並列接続回路を有する。可変インダクタL22及び可変容量C23は、出力端子OUT及び電源電圧VDD間に並列に接続される。LC並列共振回路301は、可変インダクタL22及び可変容量C23の値に応じて共振周波数が決まる。共振周波数帯では、共振回路301のインピーダンスが高くなり、トランジスタTr1のゲインが高くなる。これに対して、共振周波数帯以外の周波数帯では、共振回路301のインピーダンスが低くなり、出力端子OUTの出力信号が減衰する。この結果、入力端子INの入力信号のうちの共振周波数帯の信号のみが増幅され、出力端子OUTから出力される。
The
以上のように、本実施形態は、トランジスタTr1のソースに入力端子INを接続し、ドレインに共振回路301及び出力端子OUTを接続し、ゲートに十分大きな容量C1を接続して、トランジスタTr1のゲートを交流的に接地したゲート接地アンプである。入力端子INに、可変インダクタL11と可変容量C12で構成した並列共振回路201を接続する。インダクタL11及び/又は容量C12の値が可変であるので、共振回路201の共振周波数を可変できるチューナブルバンドパスフィルタの機能を実現することができる。さらに、負荷として、可変インダクタL22と可変容量C23で構成した並列共振回路301を用いる。2個の共振回路201及び301は、2個のチューナブルバンドパスフィルタとして機能するため、バンドパスフィルタの減衰特性を急峻にし、周波数選択能力を高くすることができる。また、2個の共振回路201及び301の共振周波数をずらすことにより、信号の通過帯域を広げる効果が得られる。
As described above, in the present embodiment, the input terminal IN is connected to the source of the transistor Tr1, the
トランジスタTr1のソースに接続する共振回路201のインダクタL11により、トランジスタTr1のソースにグランド電位をバイアスすることができる。また、トランジスタTr1のドレインに接続する共振回路301のインダクタL22は、増幅回路の負荷であり、トランジスタTr1のドレインにバイアスを給電する。
The ground potential can be biased to the source of the transistor Tr1 by the inductor L11 of the
(第4の実施形態)
図4は、本発明の第4の実施形態による低雑音増幅回路の構成例を示す回路図である。本実施形態は、第3の実施形態(図3)に対して、nチャネルトランジスタTr32を追加したものである。その他の点については、本実施形態は第3の実施形態と同じである。(Fourth embodiment)
FIG. 4 is a circuit diagram showing a configuration example of a low noise amplifier circuit according to the fourth embodiment of the present invention. In the present embodiment, an n-channel transistor Tr32 is added to the third embodiment (FIG. 3). In other respects, the present embodiment is the same as the third embodiment.
nチャネルトランジスタTr32は、ゲートが電源電圧VDDに接続され、ソースがトランジスタTr1のドレインに接続され、ドレインが出力端子OUTに接続される。nチャネルトランジスタTr32のゲートは、直流的及び交流的に接地されている。なお、トランジスタTr32のゲートは、トランジスタTr1のゲートと同様に、容量を介してグランドGNDに接続され、かつ抵抗を介してバイアス端子に接続されるようにしてもよい。その場合、トランジスタTr32のバイアス端子には、トランジスタTr1のバイアス端子B1よりも高い電圧を印加する必要がある。以上のように、トランジスタTr32のゲートは、交流的に接地されていればよい。 The n-channel transistor Tr32 has a gate connected to the power supply voltage VDD, a source connected to the drain of the transistor Tr1, and a drain connected to the output terminal OUT. The gate of the n-channel transistor Tr32 is grounded in a direct current and alternating current manner. Note that the gate of the transistor Tr32 may be connected to the ground GND via a capacitor and to the bias terminal via a resistor, similarly to the gate of the transistor Tr1. In that case, it is necessary to apply a higher voltage to the bias terminal of the transistor Tr32 than to the bias terminal B1 of the transistor Tr1. As described above, the gate of the transistor Tr32 only needs to be grounded in an alternating manner.
本実施形態は、第3の実施形態(図3)のトランジスタTr1と出力端子OUTの間にゲート接地トランジスタTr32を追加した増幅回路である。トランジスタTr32を追加することにより、出力端子OUTから見た出力抵抗が上がり、増幅回路の利得が向上する。 The present embodiment is an amplifier circuit in which a grounded-gate transistor Tr32 is added between the transistor Tr1 and the output terminal OUT of the third embodiment (FIG. 3). By adding the transistor Tr32, the output resistance viewed from the output terminal OUT is increased, and the gain of the amplifier circuit is improved.
(第5の実施形態)
図5は、本発明の第5の実施形態による可変容量の構成例を示す回路図である。本実施形態の可変容量は、第1〜第4の実施形態による増幅回路内の可変容量に対応する。可変容量は、端子A1及びA2間に構成される。(Fifth embodiment)
FIG. 5 is a circuit diagram showing a configuration example of a variable capacitor according to the fifth embodiment of the present invention. The variable capacitor of the present embodiment corresponds to the variable capacitor in the amplifier circuit according to the first to fourth embodiments. The variable capacitor is configured between the terminals A1 and A2.
固定容量501及びnチャネルトランジスタ511は直列に接続され、固定容量502及びnチャネルトランジスタ512は直列に接続される。同様に、固定容量50n及びnチャネルトランジスタ51nは直列に接続される。これらの直列接続は、端子A1及びA2間に並列に接続される。スイッチングトランジスタ511〜51nのゲート電圧をそれぞれハイレベルにすれば、スイッチングトランジスタ511〜51nはオンする。これに対し、スイッチングトランジスタ511〜51nのゲート電圧をそれぞれローレベルにすれば、スイッチングトランジスタ511〜51nはオフする。オンさせるスイッチングトランジスタ511〜51nの数を多くするほど、端子A1及びA2間の可変容量の値が大きくなる。オンさせるスイッチングトランジスタ511〜51nの数に応じて、可変容量の値を変えることができる。
The fixed
固定容量501〜50nは、例えば金属−絶縁物−金属(MIM)の3層構造で構成される。この可変容量は、固定容量501〜50nとトランジスタ511〜51nを直列に接続した回路を、複数個並列接続した回路である。トランジスタ511〜51nのゲート電圧をハイレベルにすると、端子A1及びA2間のキャパシタンスが増加することを利用して、キャパシタンスを可変する。なお、第1〜第4の実施形態の共振回路は、固定インダクタ及び可変容量を有することが好ましい。
The fixed
(第6の実施形態)
図6は、本発明の第6の実施形態による可変容量の構成例を示す回路図である。本実施形態の可変容量は、第1〜第4の実施形態による増幅回路内の可変容量に対応する。可変容量は、端子A3及びグランドGND間に構成される。バラクタダイオード601のカソードは、端子A3に接続される。容量602は、バラクタダイオード601のアノード及びグランドGND間に接続される。抵抗603は、バラクタダイオード601のアノード及びバイアス端子B3間に接続される。バイアス端子B3には、バイアス電圧が印加される。バラクタダイオード601は、バイアス端子B3に印加するバイアス電圧に応じて、キャパシタンスが変化する。すなわち、バイアス電圧を制御することにより、端子A3及びグランドGND間のキャパシタンスを変化させることができる。なお、第1〜第4の実施形態の共振回路は、固定インダクタ及び可変容量を有することが好ましい。(Sixth embodiment)
FIG. 6 is a circuit diagram showing a configuration example of a variable capacitor according to the sixth embodiment of the present invention. The variable capacitor of the present embodiment corresponds to the variable capacitor in the amplifier circuit according to the first to fourth embodiments. The variable capacitor is configured between the terminal A3 and the ground GND. The cathode of the
(第7の実施形態)
図7は、本発明の第7の実施形態による可変インダクタの構成例を示す回路図である。本実施形態の可変インダクタは、第1〜第4の実施形態による増幅回路内の可変インダクタに対応する。可変インダクタは、端子A4及びA5間に構成される。(Seventh embodiment)
FIG. 7 is a circuit diagram showing a configuration example of a variable inductor according to the seventh embodiment of the present invention. The variable inductor of this embodiment corresponds to the variable inductor in the amplifier circuit according to the first to fourth embodiments. The variable inductor is configured between terminals A4 and A5.
複数の固定インダクタ701、702、・・・、70nは、端子A4及びnチャネルトランジスタ71nのドレイン間に直列に接続される。複数のnチャネルトランジスタ711、712、・・・、71nのソースは、端子A5に接続される。トランジスタ711のドレインは、固定インダクタ701及び702の相互接続点に接続される。トランジスタ712のドレインは、固定インダクタ702及びその隣の固定インダクタの相互接続点に接続される。スイッチングトランジスタ711のみをオンさせれば、端子A4及びA5間に1個の固定インダクタ701のみが接続され、インダクタンスが小さくなる。また、スイッチングトランジスタ71nのみをオンさせれば、端子A4及びA5間にn個の固定インダクタ701〜70nが接続され、インダクタンスが大きくなる。このように、スイッチングトランジスタ711〜71nのオン/オフを制御することにより、端子A4及びA5間のインダクタンスを変化させることができる。
The plurality of fixed
以上のように、本実施形態によれば、複数の固定インダクタ701〜70nを直列に接続して、その各接続点にトランジスタ711〜71nを接続して、1個のトランジスタを選択して端子A4及びA5間のインダクタンスを可変にすることができる。
As described above, according to the present embodiment, the plurality of fixed
(第8の実施形態)
本発明の第8の実施形態は、第1〜第4の実施形態のLC共振回路の共振周波数の設定方法を説明する。LC共振回路の共振周波数の設定は、インダクタンスとキャパシタンスで計算できる。しかし、実際には寄生容量等の寄生素子が接続されるため、レイアウトパターンから寄生素子を抽出してシミュレーションするか、もしくは実測データに基いて寄生素子の値を求めるかの方法により、LC共振回路のインダクタ及び容量の値と共振周波数の関係を求める。この結果を利用して共振周波数を目的の信号周波数に合わせる。2つのLC共振回路の共振周波数を合わせる方法は、前記方法でそれぞれの共振回路のインダクタ及び容量の値と共振周波数の関係を求め、2つの共振回路内の寄生素子の値の差を調整用の固定容量で打ち消すようにして、2つの共振周波数を合わせることができる。(Eighth embodiment)
The eighth embodiment of the present invention describes a method for setting the resonance frequency of the LC resonance circuit of the first to fourth embodiments. The setting of the resonance frequency of the LC resonance circuit can be calculated by inductance and capacitance. However, since parasitic elements such as parasitic capacitance are actually connected, the LC resonance circuit can be obtained by extracting the parasitic elements from the layout pattern and performing simulation, or obtaining the values of the parasitic elements based on actually measured data. The relationship between the inductor and capacitance values and the resonance frequency is obtained. Using this result, the resonance frequency is adjusted to the target signal frequency. The method of matching the resonance frequencies of the two LC resonance circuits is to obtain the relationship between the resonance frequency and the inductor and capacitance values of each resonance circuit by the above method, and to adjust the difference between the values of the parasitic elements in the two resonance circuits. The two resonance frequencies can be matched by canceling with a fixed capacitance.
以上のように、第1〜第8の実施形態によれば、受信システムにおけるRF信号経路にチューナブルバンドパスフィルタを備えて、RF信号の周波数制限を行うことで、周波数選択を行うことができる。受信システムでは、RF信号を扱う広帯域低雑音増幅回路が必要である。入力インピーダンスの整合が容易なゲート接地アンプに1個又は2個の共振周波数可変のLC共振回路を接続することで、広い帯域の中の任意の周波数帯を選択及び増幅することが容易に可能になる。 As described above, according to the first to eighth embodiments, it is possible to perform frequency selection by providing a tunable bandpass filter in the RF signal path in the receiving system and limiting the frequency of the RF signal. . In a receiving system, a wideband low noise amplifier circuit that handles RF signals is required. By connecting one or two LC resonant circuits with variable resonant frequency to a grounded-gate amplifier with easy input impedance matching, it is easy to select and amplify any frequency band in a wide band. Become.
チューナブルバンドパスフィルタを備えた広帯域アンプを用いることにより、広い帯域に分布する中の任意のチャネルを選択及び増幅できる。チューナブルバンドパスフィルタは受信信号のトータルパワーを制限し、妨害波を除去するため、希望信号の劣化を低減し、受信性能を向上させることができる。 By using a wideband amplifier including a tunable bandpass filter, any channel distributed in a wide band can be selected and amplified. The tunable bandpass filter limits the total power of the received signal and removes the interference wave, thereby reducing the degradation of the desired signal and improving the reception performance.
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。 The above-described embodiments are merely examples of implementation in carrying out the present invention, and the technical scope of the present invention should not be construed in a limited manner. That is, the present invention can be implemented in various forms without departing from the technical idea or the main features thereof.
共振回路を設けることにより、広い周波数帯域に分布する中の任意の周波数帯の信号を選択及び増幅することができる。受信信号のトータルパワーを制限し、妨害波を除去するため、所望の周波数帯の信号の劣化を低減し、受信性能を向上させることができる。
By providing the resonance circuit, it is possible to select and amplify a signal in an arbitrary frequency band distributed in a wide frequency band. Since the total power of the received signal is limited and the interference wave is removed, it is possible to reduce the deterioration of the signal in a desired frequency band and improve the reception performance.
本発明の増幅回路は、入力端子にソースが接続され、ゲートが交流的に接地された第1のトランジスタと、前記第1のトランジスタに対して直列に接続された第2のトランジスタと、前記第2のトランジスタのゲートと接地点との間に接続されるインダクタ及び容量を含む第1の共振回路とを有し、前記第1の共振回路のインダクタ及び/又は容量は可変であることを特徴とする。 An amplifier circuit according to the present invention includes a first transistor having a source connected to an input terminal and a gate grounded in an alternating manner, a second transistor connected in series to the first transistor, A first resonance circuit including an inductor and a capacitor connected between the gate of the second transistor and a ground point , wherein the inductor and / or the capacitance of the first resonance circuit is variable. And
Claims (17)
前記第1のトランジスタに対して直列に接続され、ゲートが交流的に接地された第2のトランジスタと、
前記第2のトランジスタのゲートに対して直列に接続されるインダクタ及び容量を含む第1の共振回路とを有し、
前記第1の共振回路のインダクタ及び/又は容量は可変であることを特徴とする増幅回路。A first transistor connected to the input terminal, the gate of which is AC-grounded;
A second transistor connected in series to the first transistor, the gate of which is AC-grounded;
A first resonance circuit including an inductor and a capacitor connected in series to the gate of the second transistor;
An amplifying circuit, wherein the inductor and / or the capacitance of the first resonant circuit is variable.
前記第2の共振回路のインダクタ及び/又は容量は可変であることを特徴とする請求項1記載の増幅回路。And a second resonance circuit including an inductor and a capacitor connected in parallel to the input terminal,
2. The amplifier circuit according to claim 1, wherein the inductor and / or the capacitance of the second resonant circuit is variable.
前記出力端子及び電源電圧間に接続される負荷とを有し、
前記入力端子は、前記第1のトランジスタのソースに接続されることを特徴とする請求項1記載の増幅回路。An output terminal connected to the drain of the second transistor;
A load connected between the output terminal and a power supply voltage;
The amplifier circuit according to claim 1, wherein the input terminal is connected to a source of the first transistor.
前記入力端子に対して並列に接続されるインダクタ及び容量を含む第1の共振回路を有し、
前記第1の共振回路のインダクタ及び/又は容量は可変であることを特徴とする増幅回路。A first transistor connected to the input terminal, the gate of which is AC-grounded;
A first resonant circuit including an inductor and a capacitor connected in parallel to the input terminal;
An amplifying circuit, wherein the inductor and / or capacitance of the first resonant circuit is variable.
前記出力端子に対して並列に接続されるインダクタ及び容量を含む第2の共振回路を有し、
前記第2の共振回路のインダクタ及び/又は容量は可変であることを特徴とする請求項9記載の増幅回路。And an output terminal connected to the first transistor;
A second resonant circuit including an inductor and a capacitor connected in parallel to the output terminal;
The amplifier circuit according to claim 9, wherein an inductor and / or a capacitance of the second resonant circuit is variable.
前記入力端子は、前記第1のトランジスタのソースに接続されることを特徴とする請求項9記載の増幅回路。
And an output terminal connected to the drain of the first transistor,
The amplifier circuit according to claim 9, wherein the input terminal is connected to a source of the first transistor.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2006/303867 WO2007099622A1 (en) | 2006-03-01 | 2006-03-01 | Amplifier circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2007099622A1 true JPWO2007099622A1 (en) | 2009-07-16 |
Family
ID=38458746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008502609A Pending JPWO2007099622A1 (en) | 2006-03-01 | 2006-03-01 | Amplifier circuit |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2007099622A1 (en) |
WO (1) | WO2007099622A1 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8283946B2 (en) * | 2010-04-15 | 2012-10-09 | Micron Technology, Inc. | Signaling systems, preamplifiers, memory devices and methods |
US9035703B2 (en) * | 2012-12-17 | 2015-05-19 | Qualcomm Incorporated | Tunable wide band driver amplifier |
WO2015019523A1 (en) | 2013-08-08 | 2015-02-12 | パナソニック株式会社 | Parallel resonant circuit |
JP2015106906A (en) * | 2013-12-03 | 2015-06-08 | 日本電信電話株式会社 | Wireless receiver |
JP6260334B2 (en) | 2014-02-20 | 2018-01-17 | 富士通株式会社 | Amplifier circuit |
JP6747031B2 (en) | 2016-04-15 | 2020-08-26 | 富士通株式会社 | amplifier |
JP6781670B2 (en) * | 2017-06-16 | 2020-11-04 | 日本電信電話株式会社 | amplifier |
US10707817B2 (en) * | 2018-05-30 | 2020-07-07 | Speedlink Technology Inc. | Wideband low noise amplifier (LNA) with a reconfigurable bandwidth for millimeter-wave 5G communication |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6043907A (en) * | 1983-07-27 | 1985-03-08 | テレフンケン・エレクトロニク・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | Amplifying circuit |
JPS63227106A (en) * | 1987-02-25 | 1988-09-21 | テレフンケン・エレクトロニク・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | Amplifier |
JPH11234064A (en) * | 1998-02-13 | 1999-08-27 | New Japan Radio Co Ltd | High-frequency amplifier |
JP2005033596A (en) * | 2003-07-08 | 2005-02-03 | Nec Corp | High-frequency amplifying circuit |
JP2005175819A (en) * | 2003-12-10 | 2005-06-30 | Sony Corp | Amplifier and communication device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2314474B (en) * | 1996-06-21 | 2001-03-07 | Univ Bristol | Low power audio device |
-
2006
- 2006-03-01 WO PCT/JP2006/303867 patent/WO2007099622A1/en active Application Filing
- 2006-03-01 JP JP2008502609A patent/JPWO2007099622A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6043907A (en) * | 1983-07-27 | 1985-03-08 | テレフンケン・エレクトロニク・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | Amplifying circuit |
JPS63227106A (en) * | 1987-02-25 | 1988-09-21 | テレフンケン・エレクトロニク・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | Amplifier |
JPH11234064A (en) * | 1998-02-13 | 1999-08-27 | New Japan Radio Co Ltd | High-frequency amplifier |
JP2005033596A (en) * | 2003-07-08 | 2005-02-03 | Nec Corp | High-frequency amplifying circuit |
JP2005175819A (en) * | 2003-12-10 | 2005-06-30 | Sony Corp | Amplifier and communication device |
Also Published As
Publication number | Publication date |
---|---|
WO2007099622A1 (en) | 2007-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7323939B2 (en) | Low noise amplifier for wideband tunable matching | |
JP4998460B2 (en) | Low noise amplifier | |
US8577325B2 (en) | Low noise amplifier having both ultra-high linearity and low noise characteristic and radio receiver including the same | |
US20150349726A1 (en) | Mutual Coupling Inductor Based Ultra-Wideband Power Amplifier And Design Method Thereof | |
JPWO2007099622A1 (en) | Amplifier circuit | |
US7750739B2 (en) | Dual reactive shunt low noise amplifier | |
US10673393B2 (en) | Amplifier | |
KR100789918B1 (en) | Input matching circuit for ultra-wideband low noise amplifier | |
US7639079B2 (en) | Techniques for designing wide band low noise amplifiers | |
GB2481487A (en) | An LNA switchable between inductively degenerated and feedback resistance configurations | |
JP2013110619A (en) | Amplifier | |
Aneja et al. | Multiband LNAs for software-defined radios: recent advances in the design of multiband reconfigurable LNAs for SDRs in CMOS, microwave integrated circuits technology | |
JP2014175675A (en) | High frequency amplifier circuit, radio communication device, and high frequency amplifier circuit control method | |
US9160285B2 (en) | Signal amplifier having inverted topology | |
KR100789375B1 (en) | Ultra-Wideband Low Noise Amplifier | |
US20110128079A1 (en) | Multi-band power amplifier with high-frequency transformer | |
KR100963816B1 (en) | A narrow band multi-band low noise amplifier with common source structure | |
CN116248056A (en) | Low noise amplifier and radio frequency receiver | |
KR101037613B1 (en) | Low noise amplifier | |
KR101607030B1 (en) | Concurrent dual-band signal amplifier | |
Imanishi et al. | A 0.9–3.0 GHz fully integrated tunable CMOS power amplifier for multi-band transmitters | |
CN111654247A (en) | Broadband low-noise amplifier adopting current multiplexing and voltage combining | |
US10911007B2 (en) | High-frequency amplifier circuitry and semiconductor device | |
JP2004364068A (en) | Frequency band variable amplifier | |
Amiri et al. | A pseudo-concurrent multiband LNA using double tuned transformers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111122 |