JPWO2006009025A1 - Semiconductor device and manufacturing method of semiconductor device - Google Patents
Semiconductor device and manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JPWO2006009025A1 JPWO2006009025A1 JP2006529077A JP2006529077A JPWO2006009025A1 JP WO2006009025 A1 JPWO2006009025 A1 JP WO2006009025A1 JP 2006529077 A JP2006529077 A JP 2006529077A JP 2006529077 A JP2006529077 A JP 2006529077A JP WO2006009025 A1 JPWO2006009025 A1 JP WO2006009025A1
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor device
- film
- metal compound
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 89
- 238000004519 manufacturing process Methods 0.000 title claims description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 205
- 239000002184 metal Substances 0.000 claims abstract description 205
- 238000009792 diffusion process Methods 0.000 claims abstract description 103
- 150000002736 metal compounds Chemical class 0.000 claims abstract description 82
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 74
- 238000010438 heat treatment Methods 0.000 claims abstract description 69
- 239000010703 silicon Substances 0.000 claims abstract description 64
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 46
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 72
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 56
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 51
- 229910021529 ammonia Inorganic materials 0.000 claims description 36
- 229910052760 oxygen Inorganic materials 0.000 claims description 33
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 32
- 239000001301 oxygen Substances 0.000 claims description 32
- 238000000151 deposition Methods 0.000 claims description 22
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 239000011261 inert gas Substances 0.000 claims description 11
- 150000002831 nitrogen free-radicals Chemical class 0.000 claims description 10
- 229910052735 hafnium Inorganic materials 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 8
- 229910052684 Cerium Inorganic materials 0.000 claims description 6
- 229910052692 Dysprosium Inorganic materials 0.000 claims description 6
- 229910052691 Erbium Inorganic materials 0.000 claims description 6
- 229910052693 Europium Inorganic materials 0.000 claims description 6
- 229910052688 Gadolinium Inorganic materials 0.000 claims description 6
- 229910052689 Holmium Inorganic materials 0.000 claims description 6
- 229910052765 Lutetium Inorganic materials 0.000 claims description 6
- 229910052779 Neodymium Inorganic materials 0.000 claims description 6
- 229910052777 Praseodymium Inorganic materials 0.000 claims description 6
- 229910052772 Samarium Inorganic materials 0.000 claims description 6
- 229910052771 Terbium Inorganic materials 0.000 claims description 6
- 229910052775 Thulium Inorganic materials 0.000 claims description 6
- 229910052769 Ytterbium Inorganic materials 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910052746 lanthanum Inorganic materials 0.000 claims description 6
- 229910052758 niobium Inorganic materials 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052727 yttrium Inorganic materials 0.000 claims description 6
- 229910052726 zirconium Inorganic materials 0.000 claims description 6
- 229910052706 scandium Inorganic materials 0.000 claims description 5
- 239000010408 film Substances 0.000 description 262
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 50
- 125000004429 atom Chemical group 0.000 description 43
- 229910052757 nitrogen Inorganic materials 0.000 description 25
- 238000003746 solid phase reaction Methods 0.000 description 25
- 238000010893 electron trap Methods 0.000 description 20
- 230000001603 reducing effect Effects 0.000 description 17
- 239000007790 solid phase Substances 0.000 description 17
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 16
- 230000007423 decrease Effects 0.000 description 16
- 230000000694 effects Effects 0.000 description 16
- 238000005121 nitriding Methods 0.000 description 13
- 230000009467 reduction Effects 0.000 description 13
- 239000007789 gas Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 229910044991 metal oxide Inorganic materials 0.000 description 8
- 150000004706 metal oxides Chemical class 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 8
- 238000011282 treatment Methods 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 229910052914 metal silicate Inorganic materials 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 239000006104 solid solution Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 125000004433 nitrogen atom Chemical group N* 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052761 rare earth metal Inorganic materials 0.000 description 2
- 238000004335 scaling law Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- -1 ammonia (NH 3 ) Chemical compound 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
Abstract
シリコン基板の界面に良質のゲート絶縁膜の形成を可能とし、界面電気特性を改善した半導体装置を提供する。シリコン基板（１０１）表面にシリコンを含む下地層（酸化膜、または、酸窒化膜）（１０２）を形成し、該形成した下地層（１０２）表面上に金属供給源または金属拡散源として金属化合物からなる金属化合物層（１０３）を堆積し、下地層（１０２）と、金属化合物層（１０３）と、に熱処理を施すことで、金属化合物層（１０３）に含まれる金属化合物の金属元素を下地層（１０２）に拡散させ、シリコン基板（１０１）上に高誘電率のゲート絶縁膜（１０６）を形成し、金属化合物層（１０３）の金属化合物中の金属原子量が、１．５Ｅ＋１５ｃｍ-2から２．６Ｅ＋１５ｃｍ-2の範囲となる半導体装置を形成する。Provided is a semiconductor device capable of forming a high-quality gate insulating film at an interface of a silicon substrate and having improved interface electrical characteristics. A base layer (oxide film or oxynitride film) (102) containing silicon is formed on the surface of the silicon substrate (101), and a metal compound is used as a metal supply source or metal diffusion source on the surface of the formed base layer (102). A metal compound layer (103) made of the above is deposited, and a heat treatment is performed on the base layer (102) and the metal compound layer (103), thereby lowering the metal element of the metal compound contained in the metal compound layer (103). A gate insulating film (106) having a high dielectric constant is formed on the silicon substrate (101) by diffusing into the base layer (102), and the metal atom amount in the metal compound of the metal compound layer (103) is 1.5E + 15 cm −2 A semiconductor device having a range of 2.6E + 15 cm −2 is formed.
Description
本発明は、高誘電率薄膜を有した半導体装置及び半導体装置の製造方法に関するものであり、特に、高性能で低消費電力を実現するＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を構成するゲート絶縁膜の信頼性を高めた半導体装置及び半導体装置の製造方法に関するものである。 The present invention relates to a semiconductor device having a high dielectric constant thin film and a method of manufacturing the semiconductor device, and in particular, a gate constituting a MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor) realizing high performance and low power consumption. The present invention relates to a semiconductor device with improved reliability of an insulating film and a method for manufacturing the semiconductor device.
シリコン酸化膜は、プロセス上の安定性が高く、また、優れた絶縁特性を有するため、ＭＯＳＦＥＴのゲート絶縁膜材料として有用である。近年、素子微細化と共にゲート絶縁膜の薄膜化が進んでおり、ゲート長が１００ｎｍ以下のデバイスでは、スケーリング則の要請からゲート絶縁膜であるシリコン酸化膜の厚さは２．０ｎｍ以下であることが必要となっている。 A silicon oxide film is useful as a gate insulating film material for MOSFETs because of its high process stability and excellent insulating properties. In recent years, the gate insulating film has been made thinner with the miniaturization of elements, and the thickness of the silicon oxide film, which is the gate insulating film, is 2.0 nm or less due to the requirement of scaling law in devices with a gate length of 100 nm or less. Is required.
このような極薄の絶縁膜を用いた場合、ゲートバイアス印加時に絶縁層を挿んで流れるトンネル電流が、ソース／ドレイン電流に対して無視できない値となる。従ってＭＯＳＦＥＴの高性能化と低消費電力化を図るために、実効的（電気的）なゲート絶縁膜の膜厚を薄くし、かつ、トンネル電流をデバイス設計上の許容値内に抑えるための研究開発が盛んに進められているのが現状である。 When such an extremely thin insulating film is used, the tunnel current flowing through the insulating layer when the gate bias is applied becomes a value that cannot be ignored with respect to the source / drain current. Therefore, in order to achieve high performance and low power consumption of MOSFETs, research to reduce the effective (electrical) gate insulating film thickness and to keep the tunnel current within the allowable range in device design. At present, development is actively underway.
その研究開発の１つとして、シリコン酸化膜中に窒素を添加することで、純粋なシリコン酸化膜に比べて誘電率を増加させ、物理的な膜厚を薄層化することなしに実効的（電気的）なゲート絶縁層の膜厚を減少させる方法がある。このようなシリコン酸窒化膜の形成手法としては、シリコン基板表面に酸化膜を形成した後、アンモニア（ＮＨ3）などの窒素を含有したガス中で高温熱処理することで窒素導入する方法や、窒素プラズマにシリコン酸化膜を曝し、表面側を選択的に窒化する技術（プラズマ窒化技術）が検討されている。As one of the research and development, by adding nitrogen to the silicon oxide film, the dielectric constant is increased compared to a pure silicon oxide film, and it is effective without reducing the physical film thickness ( There is a method of reducing the thickness of the electrical gate insulating layer. As a method for forming such a silicon oxynitride film, after forming an oxide film on the surface of a silicon substrate, nitrogen is introduced by performing high-temperature heat treatment in a gas containing nitrogen such as ammonia (NH 3 ), A technique (plasma nitriding technique) in which a silicon oxide film is exposed to plasma and the surface side is selectively nitrided has been studied.
しかしながら、純粋なシリコン窒化膜の比誘電率でもシリコン酸化膜の２倍程度であるため、シリコン酸化膜への窒素添加による高誘電率化には限界があり、比誘電率を１０以上にすることは原理的に不可能である。 However, since the relative dielectric constant of pure silicon nitride film is about twice that of silicon oxide film, there is a limit to increasing the dielectric constant by adding nitrogen to the silicon oxide film, and the relative dielectric constant should be 10 or more. Is impossible in principle.
従って、さらに素子の微細化が進んだ世代の技術として、シリコン酸化膜や酸窒化膜に代えて比誘電率が１０以上の薄膜材料をゲート絶縁膜に採用する試みがなされている。このような高誘電率材料としてはＡｌ2Ｏ3、ＺｒＯ2やＨｆＯ2、およびＹ2Ｏ3などの数多くの希土類元素酸化物、さらには、Ｌａ2Ｏ3などのランタノイド系希土類元素の酸化物が候補材料として検討されている。また、これらの金属酸化物にシリコンを混入したシリケート材料も比誘電率が低下するものの熱安定性が向上することから候補材料として検討されている。これらの材料を用いればゲート長を微細にしてもスケーリング則に矛盾しないゲート絶縁膜容量を保持しつつトンネル電流を低減可能な物理的な厚さにすることは可能である。Therefore, as a generation technology with further miniaturization of elements, an attempt has been made to employ a thin film material having a relative dielectric constant of 10 or more instead of a silicon oxide film or an oxynitride film as a gate insulating film. Examples of such a high dielectric constant material include many rare earth element oxides such as Al 2 O 3 , ZrO 2 , HfO 2 , and Y 2 O 3 , and oxides of lanthanoid rare earth elements such as La 2 O 3 . Is being considered as a candidate material. In addition, silicate materials in which silicon is mixed into these metal oxides are also considered as candidate materials because they have improved thermal stability although their relative permittivity is reduced. If these materials are used, it is possible to achieve a physical thickness capable of reducing the tunnel current while maintaining the gate insulating film capacitance consistent with the scaling law even if the gate length is made fine.
しかしながら、高誘電率酸化膜の移動度は、シリコン酸化膜に比べて低く、ＭＯＳＦＥＴの電流駆動能力の低下によりゲート絶縁膜を薄層化した効果が相殺されてしまうことが問題となっており、この問題は、高誘電率酸化膜の移動度劣化の主要因が膜中電子トラップによるリモートクーロン散乱であることが判明し（例えば、非特許文献１参照）、膜中電子トラップを低減するための努力がなされているのが現状である。 However, the mobility of the high dielectric constant oxide film is lower than that of the silicon oxide film, and there is a problem that the effect of thinning the gate insulating film is offset by a decrease in the current drive capability of the MOSFET, This problem has been found that the main factor of mobility degradation of the high dielectric constant oxide film is remote Coulomb scattering due to the in-film electron trap (see, for example, Non-Patent Document 1). Efforts are currently being made.
また、電子トラップが存在すると、トランジスタの閾値電圧（ＶＴ）が動作時に変化し、トランジスタの出力電流の長期安定性を確保することが難しくなる。 In addition, the presence of an electron trap changes the threshold voltage (VT) of the transistor during operation, making it difficult to ensure long-term stability of the transistor output current.
なお、シリコン基板表面への高誘電率ゲート絶縁膜の堆積手法として、シリコン基板表面に高誘電率膜を直接堆積するか、もしくは、極薄（通常１ｎｍ未満）のシリコン酸化膜を堆積した後で、高誘電率膜を堆積し、該堆積した高誘電率膜と下地との反応を極力抑制して形成する方法がある（例えば、特許文献１参照）。 As a method for depositing a high dielectric constant gate insulating film on the surface of a silicon substrate, a high dielectric constant film is deposited directly on the surface of the silicon substrate, or after an extremely thin (usually less than 1 nm) silicon oxide film is deposited. There is a method in which a high dielectric constant film is deposited, and the reaction between the deposited high dielectric constant film and a base is suppressed as much as possible (see, for example, Patent Document 1).
シリコン基板表面への高誘電率ゲート絶縁膜の堆積手法は、主に、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置やＡＬＣＶＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置を用いて研究開発が進められており、プリカーサーや成膜温度、成膜シーケンスを最適化することで堆積する高誘電率膜が化学量論的な組成を有する金属酸化物（あるいは、酸素濃度に過不足のないシリケート組成）と一致するように条件出しが行われている。これは、膜中酸素欠損などの構造欠陥が膜中電子トラップの要因の１つと考えられているからである。 The deposition method of the high dielectric constant gate insulating film on the surface of the silicon substrate is mainly researched and developed using a MOCVD (Metal Organic Chemical Vapor Deposition) apparatus and an ALCVD (Atomic Layer Chemical Vapor Deposition) apparatus. Optimize film deposition temperature and film deposition sequence so that the high dielectric constant film matches the stoichiometric metal oxide (or silicate composition with sufficient oxygen concentration) Conditioning has been done. This is because structural defects such as oxygen vacancies in the film are considered to be one of the causes of electron traps in the film.
また、シリコン基板表面に予めシリコン酸化膜を形成した後に、該形成したシリコン酸化膜内に少なくとも一種類の金属をイオン注入し、熱処理により、該注入した金属をシリコン酸化膜内に拡散させ、半導体基板との間の界面状態の良好な、かつ、リーク特性の良好な半導体装置の製造方法がある（例えば、特許文献２参照）。 In addition, after forming a silicon oxide film in advance on the surface of the silicon substrate, at least one kind of metal is ion-implanted into the formed silicon oxide film, and the implanted metal is diffused into the silicon oxide film by heat treatment, so that the semiconductor There is a method for manufacturing a semiconductor device having a good interface state with a substrate and good leak characteristics (see, for example, Patent Document 2).
また、シリコン基板上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜上に、前記シリコン酸化膜に対する固溶限界以上の金属原子を有する金属膜又は金属シリサイド膜を形成する工程と、前記金属膜真又は金属シリサイド膜中の金属原子を前記シリコン酸化膜中に拡散させて金属シリケイト層を形成する工程と、を有し、固溶限界による拡散の抑制作用により、金属原子を制御性よく、必要十分にシリコン酸化膜中に含有させることができ、誘電率の高い金属シリケイト層を形成し、シリコン基板と金属シリケイト層との間の界面特性に優れた半導体装置の製造方法がある（例えば、特許文献３参照）。
しかしながら、上記特許文献１の方法は、シリコン酸化膜が界面熱安定性を向上させることになるが、シリコン酸化膜の比誘電率が低いために、シリコン基板表面に形成する初期シリコン酸化膜の膜厚を０．６ｎｍ以下にすることが重要であると考えられる。
However, although the method of
また、上記特許文献２の方法は、シリコン酸化膜内に金属をイオン注入する際に、欠陥が生じやすく、また、熱処理時に金属元素の拡散の制御を行うことが出来ないことになる。
In the method of
また、上記特許文献３は、固溶限界による拡散の抑制作用により、金属原子を制御性よく必要十分にシリコン酸化膜中に含有させることができ、誘電率の高い金属シリケイト層を形成することになるが、金属原子をシリコン酸化膜中に含有できない領域が発生してしまった場合には、特性劣化を引き起こす虞がある。 Further, the above-mentioned Patent Document 3 can form a metal silicate layer having a high dielectric constant by allowing a metal atom to be contained in a silicon oxide film with sufficient controllability by a diffusion suppressing action due to a solid solution limit. However, if a region in which metal atoms cannot be contained in the silicon oxide film is generated, there is a risk of deteriorating characteristics.
本発明は、上記事情に鑑みてなされたものであり、シリコン基板の界面に良質のゲート絶縁膜の形成を可能とし、界面電気特性を改善した半導体装置及び半導体装置の製造方法を提供することを目的とするものである。 The present invention has been made in view of the above circumstances, and provides a semiconductor device capable of forming a high-quality gate insulating film at the interface of a silicon substrate and having improved interface electrical characteristics and a method for manufacturing the semiconductor device. It is the purpose.
かかる目的を達成するために、本発明は以下の特徴を有することとする。 In order to achieve this object, the present invention has the following features.
本発明にかかる半導体装置は、ゲート電極をシリコン基板から電気的に絶縁するゲート絶縁膜を有する半導体装置であって、シリコン基板上にシリコンを含有する下地層を形成し、該形成した下地層上に、金属拡散源としての金属化合物を堆積し、熱処理を施すことで、金属化合物の金属元素を下地層に拡散させ、シリコン基板上に高誘電率のゲート絶縁膜が形成されてなり、金属化合物中の金属原子量が、１．５Ｅ＋１５ｃｍ-2から２．６Ｅ＋１５ｃｍ-2の範囲であることを特徴とするものである。A semiconductor device according to the present invention is a semiconductor device having a gate insulating film that electrically insulates a gate electrode from a silicon substrate, wherein a base layer containing silicon is formed on the silicon substrate, and the formed base layer is formed on the base layer. Then, a metal compound as a metal diffusion source is deposited and subjected to heat treatment to diffuse the metal element of the metal compound into the underlying layer, and a high dielectric constant gate insulating film is formed on the silicon substrate. It is characterized in that the metal atomic weight in the range is from 1.5E + 15 cm −2 to 2.6E + 15 cm −2 .
また、本発明にかかる半導体装置は、金属拡散源としての金属化合物の膜厚（ｎｍ）と、金属濃度（金属原子数／（シリコン原子数＋金属原子数））と、の積により決定する金属化合物中の金属量が、０．６以上０．９以下であることを特徴とするものである。 The semiconductor device according to the present invention is a metal determined by the product of the film thickness (nm) of a metal compound as a metal diffusion source and the metal concentration (number of metal atoms / (number of silicon atoms + number of metal atoms)). The amount of metal in the compound is 0.6 or more and 0.9 or less.
また、本発明にかかる半導体装置において、下地層は、シリコン酸化物、または、シリコン酸窒化物からなることを特徴とするものである。 In the semiconductor device according to the present invention, the underlayer is made of silicon oxide or silicon oxynitride.
また、本発明にかかる半導体装置において、熱処理は、アンモニアまたは酸素を少なくとも含む雰囲気で行うことで、金属化合物の金属元素が下地層に拡散した金属拡散膜が形成されることを特徴とするものである。 In the semiconductor device according to the present invention, the heat treatment is performed in an atmosphere containing at least ammonia or oxygen, whereby a metal diffusion film in which the metal element of the metal compound is diffused into the underlayer is formed. is there.
また、本発明にかかる半導体装置において、熱処理は、不活性ガス中で行い、その後に、アンモニアまたは酸素を少なくとも含む雰囲気で熱処理を施すことで、金属化合物の金属元素が下地層に拡散した金属拡散膜が形成されることを特徴とするものである。 Further, in the semiconductor device according to the present invention, the heat treatment is performed in an inert gas, and then the heat treatment is performed in an atmosphere containing at least ammonia or oxygen, whereby the metal element in which the metal element of the metal compound is diffused into the underlayer. A film is formed.
また、本発明にかかる半導体装置は、アンモニアまたは酸素を少なくとも含む雰囲気で行う熱処理を、７００℃以上９５０℃以下で行うことで、金属化合物の金属元素が下地層に拡散した金属拡散膜が形成されることを特徴とするものである。 In the semiconductor device according to the present invention, the metal diffusion film in which the metal element of the metal compound is diffused in the base layer is formed by performing the heat treatment in an atmosphere containing at least ammonia or oxygen at 700 ° C. or more and 950 ° C. or less. It is characterized by that.
また、本発明にかかる半導体装置において、熱処理は、アンモニアを少なくとも含む雰囲気において７５０℃以上９００℃以下で行われ、金属化合物中の金属原子量が、２．３Ｅ＋１５ｃｍ-2から２．６Ｅ＋１５ｃｍ-2の範囲であることを特徴とするものである。In the semiconductor device according to the present invention, the heat treatment is performed at 750 ° C. or more and 900 ° C. or less in an atmosphere containing at least ammonia, and the amount of metal atoms in the metal compound ranges from 2.3E + 15 cm −2 to 2.6E + 15 cm −2 . It is characterized by being.
また、本発明にかかる半導体装置において、熱処理は、アンモニアを少なくとも含む雰囲気において７００℃以上７５０℃未満で行われ、金属化合物中の金属原子量が、１．５Ｅ＋１５ｃｍ-2から１．７Ｅ＋１５ｃｍ-2の範囲であることを特徴とするものである。In the semiconductor device according to the present invention, the heat treatment is performed at 700 ° C. or more and less than 750 ° C. in an atmosphere containing at least ammonia, and the amount of metal atoms in the metal compound is in a range of 1.5E + 15 cm −2 to 1.7E + 15 cm −2 . It is characterized by being.
また、本発明にかかる半導体装置において、熱処理は、不活性ガス中で行い、その後に、窒素ラジカルを含む雰囲気に暴露することで、金属化合物の金属元素が下地層に拡散した金属拡散膜が形成されることを特徴とするものである。 Further, in the semiconductor device according to the present invention, the heat treatment is performed in an inert gas, and then exposed to an atmosphere containing nitrogen radicals to form a metal diffusion film in which the metal element of the metal compound is diffused into the underlayer. It is characterized by that.
また、本発明にかかる半導体装置において、熱処理は、酸素を少なくとも含む雰囲気で行い、その後に、窒素ラジカルを含む雰囲気に暴露することで、金属化合物の金属元素が下地層に拡散した金属拡散膜が形成されることを特徴とするものである。 Further, in the semiconductor device according to the present invention, the heat treatment is performed in an atmosphere containing at least oxygen, and then exposed to an atmosphere containing nitrogen radicals, whereby a metal diffusion film in which the metal element of the metal compound is diffused into the underlayer is obtained. It is characterized by being formed.
また、本発明にかかる半導体装置は、酸素を少なくとも含む雰囲気での熱処理の際に、下地層の下部を酸化してなることを特徴とするものである。 The semiconductor device according to the present invention is characterized in that the lower portion of the underlayer is oxidized during the heat treatment in an atmosphere containing at least oxygen.
また、本発明にかかる半導体装置は、金属化合物の金属濃度（金属原子数／（シリコン原子数＋金属原子数））が０．３以上であることを特徴とするものである。 The semiconductor device according to the present invention is characterized in that the metal concentration of the metal compound (number of metal atoms / (number of silicon atoms + number of metal atoms)) is 0.3 or more.
また、本発明にかかる半導体装置は、熱処理後における、高誘電率ゲート酸化膜の酸化膜換算膜厚が、高誘電率ゲート酸化膜を形成する際に用いた下地層よりも薄くなることを特徴とするものである。 In addition, the semiconductor device according to the present invention is characterized in that the oxide equivalent film thickness of the high dielectric constant gate oxide film after the heat treatment is thinner than the base layer used when forming the high dielectric constant gate oxide film. It is what.
また、本発明にかかる半導体装置において、金属化合物は、Ｚｒ、Ｈｆ、Ｔａ、Ａｌ、Ｔｉ、Ｎｂ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕの少なくとも１つの金属元素を含有することを特徴とするものである。 In the semiconductor device according to the present invention, the metal compound may be Zr, Hf, Ta, Al, Ti, Nb, Sc, Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, It contains at least one metal element of Er, Tm, Yb, and Lu.
また、本発明にかかる半導体装置の製造方法は、ゲート電極をシリコン基板から電気的に絶縁するゲート絶縁膜を有する半導体装置の製造方法であって、シリコン基板上にシリコンを含有する下地層を形成する工程と、下地層上に金属拡散源として金属化合物を堆積する工程と、下地層と、金属化合物と、に熱処理を施し、金属化合物の金属元素を下地層に拡散させ、シリコン基板上に高誘電率のゲート絶縁膜を形成する工程と、を行い、金属化合物中の金属原子量が、１．５Ｅ＋１５ｃｍ-2から２．６Ｅ＋１５ｃｍ-2の範囲であることを特徴とするものである。The method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device having a gate insulating film that electrically insulates a gate electrode from a silicon substrate, wherein a base layer containing silicon is formed on the silicon substrate. And a step of depositing a metal compound as a metal diffusion source on the underlayer, a heat treatment is applied to the underlayer and the metal compound, and the metal element of the metal compound is diffused into the underlayer so that a high concentration is formed on the silicon substrate. And a step of forming a gate insulating film having a dielectric constant, wherein the amount of metal atoms in the metal compound is in the range of 1.5E + 15 cm −2 to 2.6E + 15 cm −2 .
また、本発明にかかる半導体装置の製造方法において、金属拡散源として用いる金属化合物の膜厚（ｎｍ）と、金属濃度（金属原子数／（シリコン原子数＋金属原子数））と、の積により決定する金属化合物中の金属量は、０．６以上０．９以下の範囲であることを特徴とするものである。 In the method for manufacturing a semiconductor device according to the present invention, the product of the film thickness (nm) of the metal compound used as the metal diffusion source and the metal concentration (number of metal atoms / (number of silicon atoms + number of metal atoms)). The amount of metal in the metal compound to be determined is in the range of 0.6 to 0.9.
また、本発明にかかる半導体装置の製造方法において、下地層は、シリコン酸化物、または、シリコン酸窒化物からなることを特徴とするものである。 In the method for manufacturing a semiconductor device according to the present invention, the underlayer is made of silicon oxide or silicon oxynitride.
また、本発明にかかる半導体装置の製造方法において、熱処理は、アンモニアまたは酸素を少なくとも含む雰囲気で行うことで、金属化合物の金属元素が下地層に拡散した金属拡散膜を形成することを特徴とするものである。 In the method for manufacturing a semiconductor device according to the present invention, the heat treatment is performed in an atmosphere containing at least ammonia or oxygen to form a metal diffusion film in which the metal element of the metal compound is diffused into the underlayer. Is.
また、本発明にかかる半導体装置の製造方法において、熱処理は、不活性ガス中で行い、その後に、アンモニアまたは酸素を少なくとも含む雰囲気で行うことで、金属化合物の金属元素が下地層に拡散した金属拡散膜を形成することを特徴とするものである。 In the method for manufacturing a semiconductor device according to the present invention, the heat treatment is performed in an inert gas, and then performed in an atmosphere containing at least ammonia or oxygen, whereby the metal element of the metal compound is diffused into the underlayer. A diffusion film is formed.
また、本発明にかかる半導体装置の製造方法において、アンモニアまたは酸素を少なくとも含む雰囲気で行う熱処理は、７００℃以上９５０℃以下で行うことを特徴とするものである。 In the method for manufacturing a semiconductor device according to the present invention, the heat treatment performed in an atmosphere containing at least ammonia or oxygen is performed at 700 ° C. or higher and 950 ° C. or lower.
また、本発明にかかる半導体装置の製造方法において、熱処理は、アンモニアを少なくとも含む雰囲気において、７５０℃以上９００℃以下で行われ、金属化合物中の金属原子量が、２．３Ｅ＋１５ｃｍ-2から２．６Ｅ＋１５ｃｍ-2の範囲であることを特徴とするものである。In the method for manufacturing a semiconductor device according to the present invention, the heat treatment is performed at 750 ° C. or more and 900 ° C. or less in an atmosphere containing at least ammonia, and the amount of metal atoms in the metal compound is 2.3E + 15 cm −2 to 2.6E + 15 cm. It is characterized by being in the range of -2 .
また、本発明にかかる半導体装置の製造方法において、熱処理は、アンモニアを少なくとも含む雰囲気において、７００℃以上７５０℃未満で行われ、金属化合物中の金属原子量が、１．５Ｅ＋１５ｃｍ-2から１．７Ｅ＋１５ｃｍ-2の範囲であることを特徴とするものである。In the method for manufacturing a semiconductor device according to the present invention, the heat treatment is performed at 700 ° C. or higher and lower than 750 ° C. in an atmosphere containing at least ammonia, and the metal atomic weight in the metal compound is 1.5E + 15 cm −2 to 1.7E + 15 cm. It is characterized by being in the range of -2 .
また、本発明にかかる半導体装置の製造方法において、熱処理は、不活性ガス中で行い、その後に、窒素ラジカルを含む雰囲気に暴露することで、金属化合物の金属元素が下地層に拡散した金属拡散膜を形成することを特徴とするものである。 Further, in the method of manufacturing a semiconductor device according to the present invention, the heat treatment is performed in an inert gas, and then exposed to an atmosphere containing nitrogen radicals, whereby the metal element of the metal compound diffuses into the underlayer. A film is formed.
また、本発明にかかる半導体装置の製造方法において、熱処理は、酸素を少なくとも含む雰囲気で行い、その後に、窒素ラジカルを含む雰囲気に暴露することで、金属化合物の金属元素が下地層に拡散した金属拡散膜を形成することを特徴とするものである。 In the method for manufacturing a semiconductor device according to the present invention, the heat treatment is performed in an atmosphere containing at least oxygen, and then exposed to an atmosphere containing nitrogen radicals, whereby the metal element of the metal compound is diffused into the underlayer. A diffusion film is formed.
また、本発明にかかる半導体装置の製造方法において、酸素を少なくとも含む雰囲気での熱処理の際に、下地層の下部を酸化することを特徴とするものである。 In the method for manufacturing a semiconductor device according to the present invention, the lower portion of the underlayer is oxidized during the heat treatment in an atmosphere containing at least oxygen.
また、本発明にかかる半導体装置の製造方法において、金属化合物の金属濃度（金属原子数／（シリコン原子数＋金属原子数））は、０．３以上であることを特徴とするものである。 In the method for manufacturing a semiconductor device according to the present invention, the metal concentration of the metal compound (number of metal atoms / (number of silicon atoms + number of metal atoms)) is 0.3 or more.
また、本発明にかかる半導体装置の製造方法は、熱処理後における、高誘電率ゲート酸化膜の酸化膜換算膜厚が、高誘電率のゲート酸化膜を形成する際に用いた下地層よりも薄くなることを特徴とするものである。 In addition, in the method of manufacturing a semiconductor device according to the present invention, the oxide equivalent film thickness of the high dielectric constant gate oxide film after the heat treatment is thinner than the base layer used when forming the high dielectric constant gate oxide film. It is characterized by.
また、本発明にかかる半導体装置の製造方法において、金属化合物は、Ｚｒ、Ｈｆ、Ｔａ、Ａｌ、Ｔｉ、Ｎｂ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕの少なくとも１つの金属元素を含有することを特徴とするものである。 In the method for manufacturing a semiconductor device according to the present invention, the metal compound is Zr, Hf, Ta, Al, Ti, Nb, Sc, Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy. , Ho, Er, Tm, Yb, and Lu, containing at least one metal element.
このように、本発明は、ゲート電極をシリコン基板から電気的に絶縁するゲート絶縁膜を有する半導体装置において、シリコン基板上に、下地シリコン酸化膜を形成し、該形成した下地シリコン酸化膜上に、金属拡散源として、Ｚｒ、Ｈｆ、Ｔａ、Ａｌ、Ｔｉ、Ｎｂ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕの少なくとも１つの金属元素を含有する金属酸化物、金属シリコン酸化物、あるいは、窒化物を堆積し、界面シリケート反応を促進するための熱処理を行い、下地シリコン酸化膜中に、金属元素を拡散させることで、シリコン基板上に、高誘電率のゲート絶縁膜が形成されることになり、金属酸化膜（窒化膜）中の金属原子量が、１．５Ｅ＋１５ｃｍ−2〜２．６Ｅ＋１５ｃｍ−2の範囲であることを特徴とするものである。つまり、電子トラップのほとんど無い固相反応膜形成にとって、ウェハ上に生成された下地シリコン酸化膜に供給する金属原子量が重要となる。金属拡散源として用いる金属シリコン酸化膜、または、金属窒化膜の堆積法は、どのような堆積法を用いても良く、拡散源である金属含有酸化物、あるいは、金属窒化物中に含まれる金属量を適正な値にすることが固相反応膜を形成する上で必須となる。なお、下地シリコン酸化膜に代えてシリコン酸窒化膜を下地層として用いた場合も同様である。Thus, according to the present invention, in a semiconductor device having a gate insulating film that electrically insulates a gate electrode from a silicon substrate, a base silicon oxide film is formed on the silicon substrate, and the base silicon oxide film thus formed is formed. , Zr, Hf, Ta, Al, Ti, Nb, Sc, Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu Depositing metal oxide, metal silicon oxide, or nitride containing at least one metal element, performing heat treatment to promote the interfacial silicate reaction, and diffusing the metal element into the underlying silicon oxide film in, on a silicon substrate, will be the gate insulating film of a high dielectric constant is formed, the metal atom content in the metal oxide film (
また、本発明は、金属拡散した後に、あるいは、金属拡散している間に、金属シリコン酸窒化物を形成する低コストで再現性に優れた方法を採用している。金属酸化物を窒化処理することで、誘電率が大幅に増加することになる。 In addition, the present invention employs a low-cost and highly reproducible method of forming metal silicon oxynitride after metal diffusion or during metal diffusion. By nitriding the metal oxide, the dielectric constant is greatly increased.
このため、固相反応膜下部に用いるシリコン酸窒化膜、あるいは、シリコン酸化膜に、厚い膜厚を適用しても、薄い電気的酸化膜厚を形成することが可能となる。また、金属酸化物を窒化処理することで、結晶化温度を高めることも可能となるため、半導体装置の製造工程時の温度マージンを広げることが可能となる。特に、固相反応した膜は、窒化に加えてＳｉが膜中に拡散してくるため、ＣＶＤ等で成長した膜に比べて緻密な膜となっており、窒化処理した後の非晶質性を維持する限界温度が、従来のＭＯＣＶＤやＡＬＤを使用した結晶化温度に比べて高くなる。一方、純粋な金属窒化物は、リーク電流が大きく、絶縁膜としての機能に乏しいことになる。したがって、金属酸窒化物の形成が必要となる。 For this reason, even if a thick film thickness is applied to the silicon oxynitride film or silicon oxide film used in the lower part of the solid phase reaction film, it is possible to form a thin electric oxide film thickness. In addition, since the crystallization temperature can be increased by nitriding the metal oxide, the temperature margin during the manufacturing process of the semiconductor device can be widened. In particular, the solid-phase-reacted film is denser than a film grown by CVD or the like because Si diffuses into the film in addition to nitriding, and is amorphous after nitriding. The limit temperature for maintaining the temperature is higher than the crystallization temperature using conventional MOCVD or ALD. On the other hand, pure metal nitride has a large leakage current and a poor function as an insulating film. Therefore, it is necessary to form a metal oxynitride.
また、本発明における、Ｈｆ濃度と膜厚、及び、Ｈｆ量の関係は、単なる設計事項ではなく、例えば、膜厚やＳｉ濃度で膜を形成しても、固相反応させなければ、電子トラップの低減を実現することはできないことになる。 In addition, the relationship between the Hf concentration, the film thickness, and the Hf amount in the present invention is not merely a design matter. For example, even if a film is formed with a film thickness or Si concentration, an electron trap can be used unless a solid phase reaction occurs. Therefore, it is impossible to realize the reduction.
本発明にかかる半導体装置及び半導体装置の製造方法は、ゲート電極をシリコン基板から電気的に絶縁するゲート絶縁膜を有する半導体装置において、シリコン基板上にシリコンを含有する下地層を形成し、該形成した下地層上に金属拡散源として金属化合物を堆積し、下地層と、金属化合物と、に熱処理を施し、金属化合物の金属元素を下地層に拡散させ、シリコン基板上に高誘電率のゲート絶縁膜を形成し、金属化合物中の金属原子量が、１．５Ｅ＋１５ｃｍ-2から２．６Ｅ＋１５ｃｍ-2の範囲であることを特徴とするものである。このように、成膜条件を最適化することで、シリコン基板の界面に良質のゲート絶縁膜の形成を可能とし、界面電気特性の改善を図ることが可能となる。In a semiconductor device having a gate insulating film that electrically insulates a gate electrode from a silicon substrate, a base layer containing silicon is formed on the silicon substrate. A metal compound is deposited on the underlying layer as a metal diffusion source, heat treatment is applied to the underlying layer and the metal compound, the metal element of the metal compound is diffused into the underlying layer, and a high dielectric constant gate insulation is formed on the silicon substrate. A film is formed, and the amount of metal atoms in the metal compound is in the range of 1.5E + 15 cm −2 to 2.6E + 15 cm −2 . As described above, by optimizing the film formation conditions, a high-quality gate insulating film can be formed on the interface of the silicon substrate, and the electrical interface characteristics can be improved.
まず、図１を参照しながら、本実施形態における半導体装置について説明する。本実施形態における半導体装置は、シリコン基板（１０１）表面にシリコンを含む下地層（酸化膜、または、酸窒化膜）（１０２）を形成する工程（図１（ａ））と、下地層（１０２）表面上に金属供給源または金属拡散源として金属化合物からなる金属化合物層（１０３）を堆積する工程（図１（ｂ））と、下地層（１０２）と、金属化合物層（１０３）と、に熱処理を施すことで、金属化合物層（１０３）に含まれる金属化合物の金属元素を下地層（１０２）に拡散させ、シリコン基板（１０１）上に高誘電率のゲート絶縁膜（１０６）を形成する工程（図１（ｃ））と、を行うことになる。これにより、シリコン基板（１０１）の界面に良質のゲート絶縁膜（１０６）の形成を可能とし、界面電気特性の改善を図ることが可能となる（図１（ｄ））。なお、ゲート絶縁膜（１０６）は、Ｈｆリッチ領域（１０４）と、Ｓｉリッチ領域（１０５）と、で構成されることになる。 First, the semiconductor device according to the present embodiment will be described with reference to FIG. The semiconductor device according to the present embodiment includes a step (FIG. 1A) of forming a base layer (oxide film or oxynitride film) (102) containing silicon on the surface of a silicon substrate (101), and a base layer (102 ) A step of depositing a metal compound layer (103) made of a metal compound as a metal supply source or metal diffusion source on the surface (FIG. 1 (b)), an underlayer (102), a metal compound layer (103), Is subjected to heat treatment to diffuse the metal element of the metal compound contained in the metal compound layer (103) into the base layer (102), thereby forming a high dielectric constant gate insulating film (106) on the silicon substrate (101). The process (FIG.1 (c)) to perform is performed. This makes it possible to form a high-quality gate insulating film (106) at the interface of the silicon substrate (101) and to improve the interface electrical characteristics (FIG. 1 (d)). The gate insulating film (106) is composed of the Hf rich region (104) and the Si rich region (105).
なお、本実施形態における半導体装置は、シリケートからなる高誘電率のゲート絶縁膜をシリコン基板（１０１）上に直接堆積するのではなく、図１（ｃ）に示唆するように、下地層（１０２）と金属化合物層（１０３）との界面反応によって形成した高品質なシリケート膜をゲート絶縁膜（１０６）として用いることになる。このゲート絶縁膜（１０６）は、高誘電率であり、極めて薄い絶縁膜にすることが可能となる。なお、本実施形態における半導体装置は、金属化合物層（１０３）の金属化合物中の金属原子量が、１．５Ｅ＋１５ｃｍ-2から２．６Ｅ＋１５ｃｍ-2の範囲で、金属拡散源としての金属化合物の膜厚（ｎｍ）と、金属濃度（金属原子数／（シリコン原子数＋金属原子数））と、の積により決定する金属化合物中の金属量が、０．６以上０．９以下の範囲であることを特徴とするものである。以下、添付図面を参照しながら、膜厚（ｎｍ）と濃度の異なる金属化合物を、金属拡散源として適用し、電子トラップの低減とリーク電流低減効果とを最大限に引き出すことが可能な固相反応膜の形成方法について説明する。In the semiconductor device according to the present embodiment, a high dielectric constant gate insulating film made of silicate is not directly deposited on the silicon substrate (101), but as shown in FIG. ) And the metal compound layer (103) are used as the gate insulating film (106). This gate insulating film (106) has a high dielectric constant, and can be an extremely thin insulating film. In the semiconductor device according to the present embodiment, the thickness of the metal compound as a metal diffusion source is such that the amount of metal atoms in the metal compound of the metal compound layer (103) is in the range of 1.5E + 15 cm −2 to 2.6E + 15 cm −2. The amount of metal in the metal compound determined by the product of (nm) and the metal concentration (number of metal atoms / (number of silicon atoms + number of metal atoms)) is in the range of 0.6 to 0.9. It is characterized by. Hereinafter, with reference to the attached drawings, metal compounds having different thicknesses (nm) and concentrations can be applied as a metal diffusion source, and a solid phase capable of maximizing the effects of reducing electron traps and reducing leakage current. A method for forming the reaction film will be described.
（第１の実施形態）
まず、第１の実施形態における半導体装置について説明する。
第１の実施形態では、特に、金属拡散源としてＨｆＯ2、ＨｆＳｉＯを用いた場合について説明する。(First embodiment)
First, the semiconductor device according to the first embodiment will be described.
In the first embodiment, a case where HfO 2 or HfSiO is used as a metal diffusion source will be described.
なお、図１は、本実施形態における高品質のＨｆＳｉＯゲート絶縁膜の作製工程を示唆するものである。 FIG. 1 suggests a manufacturing process of a high-quality HfSiO gate insulating film in the present embodiment.
図１に示唆するように、まず、シリコン基板（１０１）を硫酸過水、及び、アンモニア過水によって洗浄した後、熱酸化を施すことにより下地酸化膜層（１０２）となるシリコン酸化膜をここでは１．８ｎｍ形成することになる（図１（ａ））。そして、下地酸化膜層（１０２）表面にＨｆ濃度の異なるハフニウムシリケート（１０３）（ＨｆＳｉＯ膜、もしくは、ＨｆＯ2膜）を堆積する（図１（ｂ））。As suggested in FIG. 1, first, a silicon substrate (101) is washed with sulfuric acid / hydrogen peroxide and ammonia / hydrogen peroxide, and then subjected to thermal oxidation to form a silicon oxide film to be a base oxide film layer (102). Then, 1.8 nm is formed (FIG. 1A). Then, hafnium silicate (103) (HfSiO film or HfO 2 film) having a different Hf concentration is deposited on the surface of the base oxide film layer (102) (FIG. 1B).
なお、Ｓｉ濃度の異なるＨｆＳｉＯ膜（１０３）の堆積には、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＣＶＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法もしくはＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いるのが好ましい。 For the deposition of the HfSiO film (103) having different Si concentrations, the MOCVD (Metal Organic Chemical Vapor Deposition) method, the ALCVD (Atomic Layer Chemical Vapor Deposition) method or the PVD (Physical Vapor Pod) method is preferred.
ＭＯＣＶＤ法を用いた場合の第１の堆積方法としては、Ｈｆ原料ガスとしてＨＴＢ（Ｔｅｒｔｉａｒｙ Ｂｕｔｏｘｙ Ｈａｆｎｉｕｍ）、Ｓｉ原料として、シラン、もしくは、ジシランを用いて、ＨｆＳｉＯ層（１０３）を堆積する。そして、酸素、もしくは、オゾン雰囲気でアニールすることになる。 As a first deposition method using the MOCVD method, an HfSiO layer (103) is deposited using HTB (Tertiary Buty Hafnium) as the Hf source gas and silane or disilane as the Si source. Then, annealing is performed in an oxygen or ozone atmosphere.
ＭＯＣＶＤ法を用いた場合の第２の堆積方法としては、Ｈｆ原料ガスとしてＴＤＥＡＨ、Ｓｉ原料としてＴＤＭＡＳを用いて、ＨｆＳｉＯ膜（１０３）を堆積することになる。 As a second deposition method using the MOCVD method, the HfSiO film (103) is deposited using TDEAH as the Hf source gas and TDMA as the Si source.
ＡＬＣＶＤ法を用いた場合の堆積方法としては、Ｈｆ原料ガスとしてＴＥＭＡＨを用いて、Ｈｆ原料と、Ｓｉ原料と、を堆積した後に、ＨＦ原料と、Ｓｉ原料と、を酸化する工程を繰り返すことで、ＨｆＳｉＯ膜（１０３）を形成することになる。 As a deposition method in the case of using the ALCVD method, by using TEMAH as the Hf source gas and depositing the Hf source and the Si source, the step of oxidizing the HF source and the Si source is repeated. Then, the HfSiO film (103) is formed.
ＰＶＤ法を用いた場合の堆積方法としては、Ｈｆ原子をスパッタリングして堆積し、７００℃の酸素雰囲気で、Ｈｆ層を酸化してＨｆＯ2膜（１０３）を形成することになる。As a deposition method using the PVD method, Hf atoms are sputtered and deposited, and the Hf layer is oxidized in an oxygen atmosphere at 700 ° C. to form an HfO 2 film (103).
ＨｆＳｉＯ膜（１０３）、もしくは、ＨｆＯ2膜（１０３）の堆積後、熱処理を施すことで（図１（ｃ））、下地酸化膜層（１０２）と、ＨｆＳｉＯ膜（１０３）、もしくは、ＨｆＯ2膜（１０３）と、の界面反応（金属拡散反応）を促進させ、ゲート絶縁膜（１０６）を作製することになる（図１（ｄ））。なお、ゲート絶縁膜（１０６）を作製する下地層（１０２）と、金属化合物層（１０３）と、の界面においては、界面シリケート反応が進行してシリケート領域となり、Ｈｆリッチ領域（１０４）と、Ｓｉリッチ領域（１０５）と、に区分されることになる。After the HfSiO film (103) or HfO 2 film (103) is deposited, heat treatment is performed (FIG. 1 (c)), so that the base oxide film layer (102), the HfSiO film (103), or HfO 2 is processed. The interface reaction (metal diffusion reaction) with the film (103) is promoted to produce the gate insulating film (106) (FIG. 1 (d)). Note that, at the interface between the base layer (102) for forming the gate insulating film (106) and the metal compound layer (103), the interface silicate reaction proceeds to form a silicate region, and the Hf-rich region (104). It is divided into the Si rich region (105).
次に、金属拡散源として１．５ｎｍのＨｆＳｉＯ膜（１０３）を堆積した場合に、電子トラップの低減とリーク電流低減効果とを最大限に引き出すことが可能となるＨｆ量を決定する際の実験結果について説明する。 Next, when a 1.5-nm HfSiO film (103) is deposited as a metal diffusion source, an experiment for determining the amount of Hf that can maximize the reduction of the electron trap and the leakage current reduction effect. The results will be described.
なお、本実形態における金属拡散反応のための熱処理は、アンモニア雰囲気において８００℃、１０分の条件を用い、金属拡散源中の金属元素が十分拡散できるようにした。 Note that the heat treatment for the metal diffusion reaction in this embodiment was performed under conditions of 800 ° C. and 10 minutes in an ammonia atmosphere so that the metal element in the metal diffusion source could be sufficiently diffused.
なお、図２から図４は、下地酸化膜層（１０２）上に堆積するＨｆＳｉＯ膜（１０３）の膜厚を1．５ｎｍに固定し、供給Ｈｆ量を変化させて作製した固相反応ＨｆＳｉＯＮ膜（１０３）のＭIＳＦＥＴの特性評価結果を示唆するものである。 2 to 4 show solid phase reaction HfSiON films prepared by fixing the thickness of the HfSiO film (103) deposited on the base oxide film layer (102) to 1.5 nm and changing the amount of supplied Hf. This suggests the characteristic evaluation result of (103) MISFET.
図２は、電気的酸化膜換算膜厚が同等なＳｉＯＮ膜に対するゲート絶縁膜（１０６）の反転側リーク電流低減効果のＨｆ量依存性を示唆するものである。 FIG. 2 suggests the Hf amount dependency of the reverse side leakage current reduction effect of the gate insulating film (106) with respect to the SiON film having an equivalent electrical oxide film thickness.
図２に示唆するように、Ｈｆ量の低下とともに固相反応後のＨｆＳｉＯ膜（１０３）の誘電率が減少し、ゲートリーク低減効果が低下していくことになる。なお、図２に示唆するように、Ｈｆ量が２．３Ｅ＋１５ｃｍ-2未満でゲートリーク低減効果が急激に減るため、下地酸化膜層（１０２）上に堆積するＨｆＳｉＯ膜（１０３）のＨｆ量は、少なくとも２．３Ｅ＋１５ｃｍ-2以上にする必要があることがわかる。As suggested in FIG. 2, as the amount of Hf decreases, the dielectric constant of the HfSiO film (103) after the solid-phase reaction decreases, and the gate leak reduction effect decreases. As suggested in FIG. 2, since the gate leakage reduction effect is drastically reduced when the Hf amount is less than 2.3E + 15 cm −2 , the Hf amount of the HfSiO film (103) deposited on the base oxide film layer (102) is It can be seen that at least 2.3E + 15 cm −2 or more is necessary.
図３は、種々のＨｆ量におけるヒステリシス測定結果を示唆したものである。ヒステリシスは、電圧印加時にゲート絶縁膜（１０６）中の電子トラップに電荷が捕獲される現象に対応することになる。なお、図３は、電圧スイープ幅を１．８Ｖまで変化させた場合の測定結果を示唆している。図３では、Ｈｆ量が低くなるに従って、ヒステリシスが減少することがわかる。これは、金属拡散源となるＨｆＳｉＯ膜（１０３）中に残された未反応の余剰Ｈｆ原子が減少するためである。特に、Ｈｆ量：２．６Ｅ＋１５ｃｍ-2以下においてヒステリシスが数ｍＶ以下と非常に低く、ヒステリシス抑制のためにはＨｆ量を２．６Ｅ＋１５ｃｍ-2以下にする必要があることがわかる。FIG. 3 suggests hysteresis measurement results at various Hf amounts. The hysteresis corresponds to a phenomenon in which charges are trapped in the electron traps in the gate insulating film (106) when a voltage is applied. FIG. 3 suggests a measurement result when the voltage sweep width is changed to 1.8V. In FIG. 3, it can be seen that the hysteresis decreases as the amount of Hf decreases. This is because the unreacted surplus Hf atoms left in the HfSiO film (103) serving as the metal diffusion source are reduced. In particular, when the amount of Hf is 2.6E + 15 cm −2 or less, the hysteresis is very low at several mV or less, and it is found that the amount of Hf needs to be 2.6E + 15 cm −2 or less in order to suppress hysteresis.
図４は、トランジスタのオン電流（Ｉｏｎ）を反転容量で規格化し、参照用のＳｉＯＮゲート絶縁膜を有したトランジスタの特性と比較したものである。Ｈｆ量が２．３Ｅ＋１５ｃｍ-2〜２．６Ｅ＋１５ｃｍ-2にオン電流のピークがあり、２．６Ｅ＋１５ｃｍ-2以上のＨｆ量ではオン電流が急激に劣化することがわかる。FIG. 4 is a graph in which the on-current (Ion) of a transistor is normalized by an inversion capacitance and compared with the characteristics of a transistor having a reference SiON gate insulating film. Hf weight has the peak of the on-current to the 2.3E + 15cm -2 ~2.6E + 15cm -2 , it can be seen that the on-current deteriorates rapidly at 2.6E + 15cm -2 or more amount of Hf.
つまり、図３に示唆するヒステリシスの傾向と完全に一致しており、金属拡散源中の余剰Ｈｆ原子を減らして電子トラップを低減することで移動度が向上していることがわかる。 That is, it is completely consistent with the hysteresis tendency suggested in FIG. 3, and it can be seen that the mobility is improved by reducing the excess Hf atoms in the metal diffusion source and reducing the electron traps.
即ち、図４に示唆するように、Ｈｆ量が２．３Ｅ＋１５ｃｍ-2〜２．６Ｅ＋１５ｃｍ-2の範囲のときに、ＳｉＯＮの９０％程度の特性を維持することが可能となる。That is, as suggested in FIG. 4, when the Hf amount is in the range of 2.3E + 15 cm −2 to 2.6E + 15 cm −2 , it is possible to maintain the characteristics of about 90% of SiON.
この図２〜図４の測定結果を総合すると、Ｈｆ拡散源となるＨｆＳｉＯＮ膜中のＨｆ量を、２．３Ｅ＋１５ｃｍ-2から２．６Ｅ＋１５ｃｍ-2の範囲にすることで電子トラップの低減とリーク電流低減効果とを最大限に引き出した固相反応膜を形成することが可能となることがわかる。When the measurement results of FIGS. 2 to 4 are combined, the amount of Hf in the HfSiON film serving as the Hf diffusion source is set in the range of 2.3E + 15 cm −2 to 2.6E + 15 cm −2 , thereby reducing electron traps and leakage current. It can be seen that it is possible to form a solid phase reaction film that maximizes the reduction effect.
また、Ｈｆ量を、２．３Ｅ＋１５ｃｍ-2から２．６Ｅ＋１５ｃｍ-2の範囲とした場合は、ＮＭＯＳＢＴ不安定性（Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｉｎｓｔａｂｉｌｉｔｙ）の実験から得られる予測値（動作温度８５℃、動作電圧１．１Ｖの条件における１０年後のＶＴシフト量）は、２０ｍＶ以下であった。この値は、本実施形態において作製したゲート絶縁膜（１０６）が非常に優れたな信頼性を有することを示唆している。これは、本実施形態において作製したゲート絶縁膜（１０６）中の電子トラップが少ないことに起因するためである。Further, when the amount of Hf is in the range of 2.3E + 15 cm −2 to 2.6E + 15 cm −2 , the predicted value (operating temperature 85 ° C., operating voltage 1.1 V) obtained from the experiment of NMOS BT instability (Bias Temperature Instability). The VT shift amount after 10 years under the above conditions was 20 mV or less. This value suggests that the gate insulating film (106) manufactured in this embodiment has very excellent reliability. This is because there are few electron traps in the gate insulating film (106) manufactured in this embodiment.
さらに、本実施形態において、１．８ｎｍの下地酸化膜層（１０２）に対して、Ｈｆ量原子量２．４Ｅ＋１５ｃｍ-2のＨｆＳｉＯを１．５ｎｍ堆積した場合、固相反応後の酸化膜換算膜厚が１．７ｎｍとなり、下地酸化膜層（１０２）の酸化膜換算膜厚よりも薄膜化することが可能となる。これは、固相反応と窒化により下地酸化膜層（１０２）も高誘電率化したためである。Furthermore, in this embodiment, when 1.5 nm of HfSiO having an atomic weight of 2.4E + 15 cm −2 is deposited on the underlying oxide film layer (102) of 1.8 nm, the equivalent oxide thickness after the solid-phase reaction is deposited. Becomes 1.7 nm, and it is possible to make the film thickness thinner than the equivalent oxide thickness of the base oxide film layer (102). This is because the base oxide film layer (102) also has a high dielectric constant by solid phase reaction and nitridation.
次に、図５を参照しながら、固相反応処理の温度を下げた場合における、供給可能なＨｆ量の変化について説明する。なお、固相拡散のための熱処理は、すべてアンモニア雰囲気で１０分間行った。図５は、ヒステリシスの固相拡散温度、及び、Ｈｆ量依存性を示唆する。 Next, a change in the amount of Hf that can be supplied when the temperature of the solid-phase reaction treatment is lowered will be described with reference to FIG. All heat treatments for solid phase diffusion were performed in an ammonia atmosphere for 10 minutes. FIG. 5 suggests the dependence of hysteresis on the solid phase diffusion temperature and the amount of Hf.
図５に示唆するように、金属拡散源のＨｆ量が、２．３Ｅ＋１５ｃｍ-2〜２．６Ｅ＋１５ｃｍ-2の場合、固相拡散処理温度が７５０℃未満になると、ヒステリシスが急激に増大し、特性が劣化することになる。このため、図５に示唆するように、固相拡散処理温度が７５０℃未満の場合には、Ｈｆ量を１．５Ｅ＋１５ｃｍ-2〜１．７Ｅ＋１５ｃｍ-2に減らすことで、ヒステリシスの劣化を抑制することが可能となる。As suggested in FIG. 5, when the amount of Hf of the metal diffusion source is 2.3E + 15 cm −2 to 2.6E + 15 cm −2 , when the solid phase diffusion treatment temperature is less than 750 ° C., the hysteresis increases rapidly, Will deteriorate. Therefore, as suggested in FIG. 5, when the solid phase diffusion treatment temperature is less than 750 ° C., the deterioration of hysteresis is suppressed by reducing the Hf amount to 1.5E + 15 cm −2 to 1.7E + 15 cm −2. It becomes possible.
なお、熱処理温度を下げることで、供給可能な金属量が減少するのは、固相反応可能なＨｆ量の低下により、余剰Ｈｆによる電子トラップの増大が起こるためと、窒化の強度が低下することで、結晶化温度の低下を抑制しきれないためである。なお、７００℃未満ではＨｆの固相反応が起きず、特性劣化の改善は見られなかった。 Note that the amount of metal that can be supplied is reduced by lowering the heat treatment temperature because the amount of Hf that can be subjected to solid-phase reaction is reduced, resulting in an increase in electron traps due to excess Hf, and the strength of nitriding is reduced. This is because the decrease in the crystallization temperature cannot be suppressed. When the temperature was lower than 700 ° C., no solid phase reaction of Hf occurred, and no improvement in characteristic deterioration was observed.
上記と同様な実験を、ＨｆＳｉＯ膜（１０３）の成膜法、膜厚、及び、濃度を変化させ、固相反応に最適なＨｆ拡散源が成膜法に関係なくＨｆ量によって決定される図６に示唆する結果を導いた。なお、図６に示唆する、Ｈｆ量：１．５Ｅ＋１５ｃｍ-2〜２．６Ｅ＋１５ｃｍ-2の範囲は、金属シリコン酸化物膜厚（ｎｍ）と、金属濃度（金属原子数／（金属原子数＋シリコン原子数））と、の積により決定する金属化合物中の金属量が０．６から０．９になるような金属拡散源の膜厚と、金属濃度と、の組み合わせに対応することになる。The same experiment as described above is carried out by changing the film formation method, film thickness, and concentration of the HfSiO film (103), and the optimum Hf diffusion source for the solid phase reaction is determined by the amount of Hf regardless of the film formation method. The result suggested in 6 was derived. Incidentally, suggesting Figure 6, Hf amount: range of 1.5E + 15cm -2 ~2.6E + 15cm -2 includes a metal silicon oxide film thickness (nm), a metal concentration (metal atoms / (metal atoms + silicon This corresponds to the combination of the metal concentration and the metal diffusion source thickness such that the amount of metal in the metal compound determined by the product of the number of atoms)) is 0.6 to 0.9.
図６に示唆するように、金属化合物中の金属原子量が１．５Ｅ＋１５ｃｍ-2〜２．６Ｅ＋１５ｃｍ-2の範囲で、金属拡散源としての金属化合物の膜厚（ｎｍ）と、金属濃度（金属原子数／（シリコン原子数＋金属原子数））と、の積により決定する金属化合物中の金属量が、０．６以上０．９以下の範囲のＨｆ量であれば、異なる膜厚と、組成と、のＨｆＳｉＯ膜をいかなる方法で堆積しても、固相拡散後には同一の膜質となることがわかる。つまり、ＭＯＣＶＤ法を用いて、Ｈｆ濃度０．６のＨｆＳｉＯ膜を１．５ｎｍ堆積後、８５０℃の少なくともアンモニアを含む雰囲気で固相反応させた場合でも、ＰＶＤ法を用いて、ＨｆＯ2膜（Ｈｆ濃度：１．０）を０．９ｎｍ堆積後、８５０℃のアンモニア雰囲気で固相反応させた場合でも、同様の性能の固相反応膜を形成することが可能となる。As suggested in FIG. 6, when the amount of metal atoms in the metal compound is in the range of 1.5E + 15 cm −2 to 2.6E + 15 cm −2 , the film thickness (nm) of the metal compound as the metal diffusion source and the metal concentration (metal atom Number / (number of silicon atoms + number of metal atoms)) and the amount of metal in the metal compound determined by the product of Hf in the range of 0.6 to 0.9 is different in film thickness and composition. It can be seen that no matter how the HfSiO film is deposited, the film quality becomes the same after solid phase diffusion. That is, even when a solid phase reaction is performed in an atmosphere containing at least ammonia at 850 ° C. after depositing an HfSiO film having an Hf concentration of 0.6 nm using MOCVD, the HfO 2 film ( Even when a solid phase reaction is performed in an ammonia atmosphere at 850 ° C. after depositing 0.9 nm of Hf concentration: 1.0), a solid phase reaction film having the same performance can be formed.
しかし、金属拡散層の金属濃度が０．３以下では、最適な金属量を得るための膜厚が２ｎｍ以上となり、固相拡散をする上で非常に厚くなる。そのため、金属拡散層上部が固相拡散しにくく、完全に固相拡散させるためには長時間の熱処理を必要とし、生産効率上望ましくない。 However, when the metal concentration of the metal diffusion layer is 0.3 or less, the film thickness for obtaining the optimum amount of metal is 2 nm or more, which is very thick for solid phase diffusion. Therefore, the upper part of the metal diffusion layer is difficult to be solid-phase diffused, and long heat treatment is required for complete solid-phase diffusion, which is not desirable in terms of production efficiency.
なお、上記実施形態では、金属拡散源の固相反応のための熱処理に、アンモニアを含む雰囲気で行ったが、アンモニアの替わりに窒素やＡｒ、Ｈｅ等の不活性ガス中で拡散反応を行い、その後に、少なくともアンモニアを含む雰囲気で熱処理を行うか、または、窒素ラジカルへの曝露を行って窒素を導入することでも同様の結果が得られることになる。つまり、初めの熱処理による固相反応で電子トラップが低減し、次の窒化処理で、膜中に窒素が導入されることで耐熱性が向上することになる。特に、窒素ラジカルを用いた場合の最終的な膜中窒素濃度プロファイルは、表面で高く、基板界面にいくに従って低くなる。この場合、基板界面の窒素濃度を低減することができるため、ＰＭＯＳのＢＴ信頼性（動作温度８５℃、動作電圧−１．１Ｖの条件における１０年後ＶＴシフト量）を、アンモニア処理を行った場合に比べて５ｍＶ以上改善することが可能となる。 In the above embodiment, the heat treatment for the solid phase reaction of the metal diffusion source was performed in an atmosphere containing ammonia, but instead of ammonia, a diffusion reaction was performed in an inert gas such as nitrogen, Ar, or He, Thereafter, heat treatment is performed in an atmosphere containing at least ammonia, or exposure to nitrogen radicals is performed to introduce nitrogen, and similar results can be obtained. That is, electron traps are reduced by the solid phase reaction by the first heat treatment, and heat resistance is improved by introducing nitrogen into the film in the next nitriding treatment. In particular, when the nitrogen radical is used, the final in-film nitrogen concentration profile is high on the surface and lowers toward the substrate interface. In this case, since the nitrogen concentration at the substrate interface can be reduced, the BT reliability of the PMOS (VT shift amount after 10 years under the conditions of an operating temperature of 85 ° C. and an operating voltage of −1.1 V) was subjected to ammonia treatment. Compared to the case, it becomes possible to improve 5 mV or more.
なお、上記実施形態では下地層（１０２）にシリコン酸化膜を用いたが、下地層（１０２）にシリコン酸窒化膜を用いても同様の電子トラップ低減効果を得ることになり、下地層（１０２）が窒化によって高誘電率化しているためより薄膜化することが可能となる。 In the above embodiment, a silicon oxide film is used for the base layer (102). However, even if a silicon oxynitride film is used for the base layer (102), the same effect of reducing electron traps is obtained. ) Is increased in dielectric constant by nitriding, so that it can be made thinner.
（第２の実施形態）
次に、第２の実施形態について説明する。(Second Embodiment)
Next, a second embodiment will be described.
第２の実施形態では、金属拡散源としてＨｆ窒化物（ＨｆＮ）もしくはＨｆシリコン窒化物（ＨｆＳｉＮ）を用いることとする。シリコン基板（１０１）を硫酸過水、及び、アンモニア過水で洗浄後、熱酸化を施して下地酸化膜層（１０２）となるシリコン酸化膜１．８ｎｍを形成した（図１（ａ））。なお、下地酸化膜層（１０２）の形成にはどのような装置を用いても良いが、本実施形態では、枚葉式のランプアニーラー装置を用い、５０％の窒素希釈酸素雰囲気中で９００℃の熱処理を行うことで下地酸化膜層（１０２）を形成する。 In the second embodiment, Hf nitride (HfN) or Hf silicon nitride (HfSiN) is used as the metal diffusion source. After cleaning the silicon substrate (101) with sulfuric acid / hydrogen peroxide and ammonia / hydrogen peroxide, thermal oxidation was performed to form a silicon oxide film (1.8 nm) to be a base oxide film layer (102) (FIG. 1A). Note that any apparatus may be used for forming the base oxide film layer (102). However, in this embodiment, a single-wafer type lamp annealer apparatus is used, and a 900% nitrogen diluted oxygen atmosphere is used. A base oxide film layer (102) is formed by performing heat treatment at a temperature of ° C.
次に、下地酸化膜層（１０２）表面にＨｆＮ層（１０３）もしくはＨｆＳｉＮ層（１０３）を０．５ｎｍ〜２．０ｎｍ堆積する（図１（ｂ））。 Next, the HfN layer (103) or the HfSiN layer (103) is deposited on the surface of the base oxide film layer (102) by 0.5 nm to 2.0 nm (FIG. 1B).
なお、ＰＶＤ法を用いた場合のＨｆＮ層（１０３）の形成は、金属Ｈｆターゲットと、スパッタガス（反応ガス）としてアルゴンと窒素との混合ガスを用いて成膜する。また、ＨｆＳｉＮ層（１０３）の形成は、金属ＨｆターゲットとＳｉターゲットとを交互に用い、反応ガスとしてアルゴンと窒素の混合ガスを用いて成膜することになる。 Note that when the PVD method is used, the HfN layer (103) is formed using a metal Hf target and a mixed gas of argon and nitrogen as a sputtering gas (reactive gas). The HfSiN layer (103) is formed by alternately using a metal Hf target and a Si target and using a mixed gas of argon and nitrogen as a reaction gas.
また、ＡＬＤ法を用いた場合は、Ｈｆ原料ガスとしてＴＥＭＡＨを用い、Ｈｆ原料とＳｉ原料とを堆積後、アンモニア雰囲気で窒化する工程を繰り返すことでＨｆＳｉＮ膜層（１０３）を形成し、Ｓｉ原料の堆積工程を無くすことで、ＨｆＮ膜層（１０３）を形成する。なお、本実施形態では主にＰＶＤ法を用いることとする。 When the ALD method is used, the HfSiN film layer (103) is formed by repeating the step of nitriding in an ammonia atmosphere after depositing the Hf raw material and the Si raw material using TEMAH as the Hf raw material gas. By eliminating the deposition step, the HfN film layer (103) is formed. In this embodiment, the PVD method is mainly used.
金属拡散層の堆積後、窒素やＡｒ、Ｈｅなどの希ガス等の不活性ガス雰囲気で８００℃の熱処理を１０分間行い、下地シリコン酸化膜層（１０２）にＨｆ金属を拡散した（図１（ｃ））。なお、熱処理では、下地酸化膜層（１０２）に堆積したＨｆＮ膜（１０３）、もしくは、ＨｆＳｉＮ膜（１０３）中の窒素の大部分が膜外に放出され、最終的なＨｆＳｉＯＮ膜中の窒素濃度は、５％まで減少することになる。ＨｆＮ膜（１０３）そのものは非常にリーク電流の大きい膜であるが、逆に、膜中窒素濃度が非常に少ない場合、耐熱性劣化の原因となるため、膜中窒素量を補充する目的でＨｆ拡散後に、窒素ラジカルに曝したり、アンモニア雰囲気で８００℃の熱処理を施したりすることで、最終的な窒素濃度を１０％〜２０％にすることになる。 After deposition of the metal diffusion layer, heat treatment is performed at 800 ° C. for 10 minutes in an inert gas atmosphere such as nitrogen, Ar, He or other rare gas to diffuse Hf metal into the underlying silicon oxide film layer (102) (FIG. 1 ( c)). In the heat treatment, most of the nitrogen in the HfN film (103) or HfSiN film (103) deposited on the base oxide film layer (102) is released out of the film, and the nitrogen concentration in the final HfSiON film is reduced. Will be reduced to 5%. The HfN film (103) itself is a film having a very large leakage current, but conversely, if the nitrogen concentration in the film is very low, it causes heat resistance deterioration. Therefore, the HfN film (103) is used for the purpose of supplementing the amount of nitrogen in the film. After diffusion, exposure to nitrogen radicals or heat treatment at 800 ° C. in an ammonia atmosphere results in a final nitrogen concentration of 10% to 20%.
このように、金属原子を拡散する工程と、窒化する工程と、を分ける方法は、金属原子を十分に拡散するための熱処理条件と所望の窒素濃度、及び、窒素プロファイルを実現するための窒化条件をそれぞれ独立に制御できる利点がある。 As described above, the method of separating the step of diffusing metal atoms and the step of nitriding is based on the heat treatment conditions for sufficiently diffusing the metal atoms, the desired nitrogen concentration, and the nitriding conditions for realizing the nitrogen profile. There is an advantage that each can be controlled independently.
一方、金属原子の拡散を、アンモニアを少なくとも含む雰囲気で行うことで、上述したような独立した制御はできないものの、金属原子の拡散と、窒素原子の補充と、を同時に行うことが可能となり、処理時間を短縮することが可能となる。なお、本実施形態では、主に、枚葉式ランプアニール装置を用いてアンモニアを含む雰囲気で８５０℃、２分間の熱処理を行い、金属原子の拡散と窒素原子との補充を同時に行った。縦型炉を用いてアンモニアを含む雰囲気で８００℃、３０分の処理を行っても同様の結果が得られた。このとき最終的な窒素濃度は、１５％〜２０％となる。 On the other hand, by performing diffusion of metal atoms in an atmosphere containing at least ammonia, although independent control as described above cannot be performed, it is possible to perform diffusion of metal atoms and replenishment of nitrogen atoms at the same time. Time can be shortened. In this embodiment, heat treatment is mainly performed at 850 ° C. for 2 minutes in an atmosphere containing ammonia using a single-wafer lamp annealing apparatus, and diffusion of metal atoms and replenishment with nitrogen atoms are performed simultaneously. Similar results were obtained even when the treatment was performed at 800 ° C. for 30 minutes in an atmosphere containing ammonia using a vertical furnace. At this time, the final nitrogen concentration is 15% to 20%.
なお、図７から図９は、金属拡散源として用いる１．５ｎｍのＨｆ窒化物、および、Ｈｆシリコン窒化物中のＨｆ量を変化させた場合におけるゲートリーク電流低減効果（図７）、ヒステリシス（図８）、トランジスタオン電流（図９）を評価した測定結果を示唆する。 7 to FIG. 9 show the effect of reducing the gate leakage current (FIG. 7) and hysteresis when the amount of Hf in the 1.5-nm Hf nitride and Hf silicon nitride used as the metal diffusion source is changed. FIG. 8) suggests a measurement result of evaluating the transistor on-current (FIG. 9).
なお、図７は、電気的酸化膜換算膜厚が同等なＳｉＯＮ膜に対するゲート絶縁膜の反転側リーク電流低減効果についてＨｆ量依存性を示唆したものである。 FIG. 7 suggests the dependence of the gate insulating film on the inversion side leakage current with respect to the SiON film having the equivalent electrical oxide film thickness that is dependent on the amount of Hf.
図７に示唆するように、Ｈｆ量の低下とともに固相反応後のＨｆＳｉＯ膜の誘電率が減少し、ゲートリーク低減効果が低下していくことがわかる。 As suggested in FIG. 7, it can be seen that as the amount of Hf decreases, the dielectric constant of the HfSiO film after the solid-phase reaction decreases, and the gate leak reduction effect decreases.
図７に示唆するように、Ｈｆ量が２．３Ｅ＋１５ｃｍ-2未満でゲートリーク低減効果が急激に減るため、堆積するＨｆＳｉＯ膜のＨｆ量は少なくとも２．３Ｅ＋１５ｃｍ-2以上にする必要がある。As suggested in FIG. 7, since the gate leakage reduction effect is drastically reduced when the Hf amount is less than 2.3E + 15 cm −2 , the Hf amount of the deposited HfSiO film needs to be at least 2.3E + 15 cm −2 or more.
また、図８は、種々のＨｆ量におけるヒステリシス測定結果を示唆したものである。ヒステリシスは、電圧印加時にゲート絶縁膜中の電子トラップに電荷が捕獲される現象に対応することになる。図８は、電圧スイープ幅を１．８Ｖまで変化させた場合の測定結果を示唆している。図８に示唆するように、Ｈｆ量が低くなるに従って、ヒステリシスが減少することがわかる。これは、金属拡散源となるＨｆＳｉＯ膜中に残された未反応の余剰Ｈｆ原子が減少するためである。特に、Ｈｆ量：２．３Ｅ＋１５ｃｍ-2以下においてヒステリシスが数ｍＶ以下と非常に小さく、ヒステリシス抑制のためには金属拡散源のＨｆ量を２．３Ｅ＋１５ｃｍ-2以下にする必要があること示している。FIG. 8 suggests hysteresis measurement results at various Hf amounts. Hysteresis corresponds to a phenomenon in which charges are trapped in an electron trap in the gate insulating film when a voltage is applied. FIG. 8 suggests a measurement result when the voltage sweep width is changed to 1.8V. As suggested in FIG. 8, it can be seen that the hysteresis decreases as the Hf amount decreases. This is because the unreacted surplus Hf atoms left in the HfSiO film serving as a metal diffusion source are reduced. In particular, when the Hf amount is 2.3E + 15 cm −2 or less, the hysteresis is very small at several mV or less, which indicates that the Hf amount of the metal diffusion source needs to be 2.3E + 15 cm −2 or less in order to suppress hysteresis. .
また、図９は、トランジスタのオン電流（Ｉｏｎ）を反転容量で規格化し、参照用のＳｉＯＮゲート絶縁膜を有したトランジスタの特性と比較したものである。図９に示唆するように、Ｈｆ量が２．３Ｅ＋１５ｃｍ-2〜２．６Ｅ＋１５ｃｍ-2付近にオン電流のピークがあり、２．６Ｅ＋１５ｃｍ-2以上のＨｆ量ではオン電流が急激に劣化することがわかる。つまり、図８に示唆するヒステリシスの傾向と完全に一致しており、金属拡散源中の余剰Ｈｆ原子を減らして電子トラップを低減することで移動度が向上することがわかる。また、図９に示唆するように、Ｈｆ量が２．３Ｅ＋１５ｃｍ-2〜２．６Ｅ＋１５ｃｍ-2の範囲のときに、ＳｉＯＮの９０％程度の特性を実現することが可能となる。FIG. 9 is a graph in which the on-state current (Ion) of the transistor is normalized by an inversion capacitance and compared with the characteristics of a transistor having a reference SiON gate insulating film. As suggested in FIG. 9, Hf amount has a peak on-state current in the vicinity of 2.3E + 15cm -2 ~2.6E + 15cm -2 , the 2.6E + 15cm -2 or more Hf amount that is on-current rapidly degraded Recognize. That is, it is completely consistent with the hysteresis tendency suggested in FIG. 8, and it can be seen that the mobility is improved by reducing the number of excess Hf atoms in the metal diffusion source and reducing the number of electron traps. Further, as suggested in FIG. 9, when the amount of Hf is in the range of 2.3E + 15 cm −2 to 2.6E + 15 cm −2 , it is possible to realize characteristics of about 90% of SiON.
図７〜図９に示唆する測定結果を総合すると、Ｈｆ拡散源となるＨｆＳｉＯＮ膜中のＨｆ量を２．３Ｅ＋１５ｃｍ-2〜２．６Ｅ＋１５ｃｍ-2とすることで電子トラップの低減とリーク電流低減効果とを最大限に引き出した固相反応膜を形成することが可能なことが判明し、第１の実施形態と同様の結果を得ることになる。Summarizing the measurement results suggested in FIGS. 7 to 9, the amount of Hf in the HfSiON film serving as the Hf diffusion source is set to 2.3E + 15 cm −2 to 2.6E + 15 cm −2 , thereby reducing the electron trap and the leakage current reducing effect. It is found that it is possible to form a solid-phase reaction film that draws out the maximum amount, and the same result as in the first embodiment is obtained.
なお、Ｈｆ量が２．３Ｅ＋１５ｃｍ-2のＨｆＳｉＮ膜を金属拡散層として堆積し、ＴＺＤＢ（初期破壊）測定の固相拡散温度依存性を評価した。その結果、７５０℃以上では１個／ｃｍ2の欠陥密度であったが、７５０℃未満で激増し、７００℃では５０００個／ｃｍ2となった。また、７５０℃未満でヒステリシスも急激に増加し、１０ｍＶ以上となった。熱処理温度を下げることによる電子トラップの増加は、第１の実施形態と同様に、固相反応が起こる量が低下するためである。また、ＴＺＤＢの劣化は窒化の強度が低下し、結晶化温度の低下を抑制しきれないためである。上記低温固相拡散でのヒステリシスと欠陥密度とはＨｆ量の低減により改善することは可能であり、Ｈｆ量を１．５Ｅ＋１５ｃｍ-2〜１．７Ｅ＋１５ｃｍ-2にすることでヒステリシスを５ｍｖ以下、欠陥密度を１個／ｃｍ2まで改善することが可能となる。つまり、固相反応のための処理温度を７００℃以上７５０℃未満とした場合、Ｈｆ拡散反応に最適なＨｆ量は、７５０℃以上の場合に比べて低く１．５Ｅ＋１５ｃｍ-2〜１．７Ｅ＋１５ｃｍ-2であった。７００℃以下においては、固相拡散は発生しなかった。An HfSiN film having an Hf content of 2.3E + 15 cm −2 was deposited as a metal diffusion layer, and the solid phase diffusion temperature dependence of TZDB (initial fracture) measurement was evaluated. As a result, the defect density was 1 / cm 2 at 750 ° C. or higher, but increased dramatically below 750 ° C., and reached 5000 / cm 2 at 700 ° C. In addition, the hysteresis increased sharply below 750 ° C. and became 10 mV or more. The increase in the number of electron traps due to the lowering of the heat treatment temperature is due to a decrease in the amount of solid phase reaction that occurs as in the first embodiment. Moreover, the deterioration of TZDB is because the strength of nitriding decreases and the decrease in crystallization temperature cannot be suppressed. Hysteresis and defect density in the above-mentioned low-temperature solid phase diffusion can be improved by reducing the amount of Hf. By setting the amount of Hf to 1.5E + 15 cm −2 to 1.7E + 15 cm −2 , the hysteresis is 5 mv or less and the defect The density can be improved to 1 piece / cm 2 . That is, when the processing temperature for the solid phase reaction is 700 ° C. or more and less than 750 ° C., the optimum amount of Hf for the Hf diffusion reaction is 1.5E + 15 cm −2 to 1.7E + 15 cm − 2 . At 700 ° C. or lower, solid phase diffusion did not occur.
また、本実施形態と同様の実験を、ＨｆＳｉＮ膜の成膜法、膜厚、及び、濃度を変化させて行い、固相反応に最適なＨｆ拡散源が成膜法に関係なくＨｆ量によって決まり、Ｈｆ拡散源中のＨｆ原子量を１．５Ｅ＋１５ｃｍ-2〜２．６Ｅ＋１５ｃｍ-2にしなければならないという結論に至った。In addition, the same experiment as in this embodiment is performed by changing the film formation method, film thickness, and concentration of the HfSiN film, and the optimum Hf diffusion source for the solid phase reaction is determined by the amount of Hf regardless of the film formation method. It was concluded that the Hf atomic weight in the Hf diffusion source must be 1.5E + 15 cm −2 to 2.6E + 15 cm −2 .
なお、本実施形態では下地層にシリコン酸化膜を用いたが、シリコン酸化膜に換えてシリコン酸窒化膜を用いても、同様の電子トラップ低減効果が得られることになる。この場合は、下地層が窒化によって高誘電率化しているためより薄膜化することになる。 In this embodiment, the silicon oxide film is used for the underlayer. However, the same effect of reducing the electron trap can be obtained even if a silicon oxynitride film is used instead of the silicon oxide film. In this case, since the underlayer has a high dielectric constant by nitriding, the film is made thinner.
（第３の実施形態）
次に、第３の実施形態について説明する。(Third embodiment)
Next, a third embodiment will be described.
第３の実施形態は、金属拡散層（２０３）から下地層（２０２）に金属を固相拡散する際、もしくは、固相拡散後において、少なくとも酸素を含む雰囲気で熱処理を行うことを特徴とするものである。 The third embodiment is characterized in that heat treatment is performed in an atmosphere containing at least oxygen at the time of solid phase diffusion of metal from the metal diffusion layer (203) to the underlayer (202) or after solid phase diffusion. Is.
図１０は、金属拡散層（２０３）から下地層（２０２）に金属を固相拡散する際に、少なくとも酸素を含む雰囲気で熱処理を行った場合の高品質のＨｆＳｉＯゲート絶縁膜（２０６）を作製する工程を示している。 FIG. 10 shows the production of a high quality HfSiO gate insulating film (206) when heat treatment is performed in an atmosphere containing at least oxygen when solid phase diffusing metal from the metal diffusion layer (203) to the underlayer (202). The process to perform is shown.
図１０に示唆するように、まず、シリコン基板（２０１）を洗浄後、下地層（２０２）となるシリコン酸化膜を１．５ｎｍ形成する（図１０（ａ））。そして、この下地シリコン酸化膜（２０２）表面に金属拡散源となるＨｆＳｉＯ膜、ＨｆＯ2膜、ＨｆＮ膜、もしくは、ＨｆＳｉＮ膜の金属拡散層（２０３）を堆積する（図１０（ｂ））。本実施形態では、それぞれ、ＭＯＣＶＤ法とＰＶＤ法とを用いて、膜中Ｈｆ量が、２．５Ｅ＋１５ｃｍ-2のＨｆＳｉＯ膜、または、ＨｆＳｉＮ膜１．５ｎｍを堆積する。As suggested in FIG. 10, first, after cleaning the silicon substrate (201), a silicon oxide film to be a base layer (202) is formed to a thickness of 1.5 nm (FIG. 10 (a)). Then, a metal diffusion layer (203) of HfSiO film, HfO 2 film, HfN film, or HfSiN film serving as a metal diffusion source is deposited on the surface of the underlying silicon oxide film (202) (FIG. 10B). In the present embodiment, an HfSiO film or an HfSiN film of 1.5 nm having a Hf content of 2.5E + 15 cm −2 is deposited using MOCVD and PVD, respectively.
その後、枚様式のランプアニーラーを用いて窒素希釈した酸素雰囲気（０．５％Ｏ2）中８００℃、１０分間の熱処理を行い（図１０（ｃ））、金属拡散源中のＨｆ原子を、完全に下地シリコン酸化膜（２０２）中に固相拡散する。拡散雰囲気中に酸素が含まれる場合、図１０（ｄ）に示唆するように、金属原子の下地シリコン酸化膜（２０２）への拡散による膜中電子トラップの低減に加えて、酸素原子もしくは酸素分子の拡散によりシリコン基板（２０１）と下地シリコン酸化膜層（２０２）の界面が新たに酸化され、界面酸化膜層（２０７）が形成されることになり、界面準位が改善することになる。このため、移動度が界面酸化をしない場合に比べて約８％向上することになる。ただし、１オングストローム以上の酸化膜増加に起因した反転層容量の低下により、移動度の向上分は相殺され、トランジスタオン電流の改善は、４％程度であった。よって、少なくとも1オングストローム以上は下地シリコン酸化膜（２０２）を薄くしておき、最終的な酸化膜換算膜厚が所望の膜厚になるように調整する必要がある。なお、ゲート絶縁膜（２０６）を作製する下地層（２０２）と、金属化合物層（２０３）と、の界面においては、界面シリケート反応が進行してシリケート領域となり、Ｈｆリッチ領域（２０４）と、Ｓｉリッチ領域（２０５）と、に区分されることになる。Thereafter, heat treatment was performed at 800 ° C. for 10 minutes in an oxygen atmosphere (0.5% O 2 ) diluted with nitrogen using a single-plate lamp annealer (FIG. 10C), and the Hf atoms in the metal diffusion source were removed. Then, solid phase diffusion is completely performed in the underlying silicon oxide film (202). When oxygen is contained in the diffusion atmosphere, as suggested in FIG. 10 (d), in addition to the reduction of electron traps in the film due to diffusion of metal atoms into the underlying silicon oxide film (202), oxygen atoms or oxygen molecules As a result of the diffusion, the interface between the silicon substrate (201) and the underlying silicon oxide film layer (202) is newly oxidized to form the interface oxide film layer (207), and the interface state is improved. For this reason, the mobility is improved by about 8% as compared with the case where the interface is not oxidized. However, the decrease in inversion layer capacitance due to an increase in oxide film of 1 angstrom or more offsets the improvement in mobility, and the improvement in transistor on-current was about 4%. Therefore, it is necessary to make the underlying silicon oxide film (202) thin at least 1 angstrom or more and adjust the final oxide film equivalent film thickness to a desired film thickness. Note that at the interface between the base layer (202) for forming the gate insulating film (206) and the metal compound layer (203), an interface silicate reaction proceeds to form a silicate region, and an Hf-rich region (204). It is divided into a Si rich region (205).
なお、上記実施形態において、金属原子の固相拡散を窒素やＡｒ、Ｈｅなどの不活性ガスで行い、その後、酸素を少なくとも含む雰囲気で熱処理を行うことでも界面に新たな酸化膜が形成され同様の効果が得られることになる。ただし、ＨｆＳｉＯ膜、ＨｆＯ2膜を金属拡散源として使用した場合、膜中に窒素が含まれないため、金属原子の拡散による耐熱性の劣化を抑制できないことになる。従って、酸素雰囲気での固相反応後、窒素ラジカル等を用いて膜中に窒素を導入することが望ましい。Note that in the above embodiment, a new oxide film is formed at the interface by performing solid phase diffusion of metal atoms with an inert gas such as nitrogen, Ar, or He, and then performing heat treatment in an atmosphere containing at least oxygen. The effect of will be obtained. However, when an HfSiO film or an HfO 2 film is used as a metal diffusion source, since the film does not contain nitrogen, deterioration of heat resistance due to diffusion of metal atoms cannot be suppressed. Therefore, it is desirable to introduce nitrogen into the film using a nitrogen radical or the like after the solid phase reaction in an oxygen atmosphere.
なお、上記第１から第３の実施形態では、金属拡散源としてＨｆＳｉＯ、ＨｆＯ2、ＨｆＮ、ＨｆＳｉＮを用いて説明したが、金属拡散源がＺｒ、Ｈｆ、Ｔａ、Ａｌ、Ｔｉ、Ｎｂ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕの少なくとも１つの元素を含有することを特徴とする金属酸化物、金属窒化物、またはそれらの、シリケート材料を用いた場合も同様の結果が得られることになる。In the first to third embodiments, description has been given using HfSiO, HfO 2 , HfN, and HfSiN as the metal diffusion source. However, the metal diffusion source is Zr, Hf, Ta, Al, Ti, Nb, Sc, A metal oxide, a metal nitride, characterized by containing at least one element of Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Alternatively, similar results can be obtained when using silicate materials.
このように、本実施形態における半導体装置は、ゲート電極をシリコン基板から電気的に絶縁するゲート絶縁膜を有する半導体装置において、シリコン基板上に下地シリコン酸化膜を形成し、該形成した下地シリコン酸化膜上に金属拡散源として金属酸化物、金属窒化物あるいはそれらのシリケート材料を堆積し、熱処理を施すことで、界面シリケート反応を促進させ、下地シリコン酸化膜中に金属元素を拡散させることでシリコン基板上に高誘電率のゲート絶縁膜を形成することになる。そして、本実施形態において示されたＨｆ量を含有する膜厚と、組成比と、の金属拡散源を用いることで、どのような金属拡散源の形成方法を用いても最大のゲートリーク低減効果とトランジスタオン電流とを実現することが可能となる。また、下地酸化膜厚を高誘電率のゲート絶縁膜の酸化膜換算膜厚よりも厚めに設定することが可能となるため、薄膜化しやすい特徴をもつことが可能となる。 As described above, in the semiconductor device according to the present embodiment, the base silicon oxide film is formed on the silicon substrate in the semiconductor device having the gate insulating film that electrically insulates the gate electrode from the silicon substrate. By depositing metal oxide, metal nitride or their silicate material as a metal diffusion source on the film and applying heat treatment, the interfacial silicate reaction is promoted and silicon element is diffused into the underlying silicon oxide film to form silicon. A high dielectric constant gate insulating film is formed on the substrate. Further, by using the metal diffusion source having the film thickness containing Hf amount and the composition ratio shown in the present embodiment, the maximum gate leakage reduction effect can be obtained regardless of the method of forming the metal diffusion source. And transistor on-current can be realized. In addition, since the base oxide film thickness can be set larger than the equivalent oxide film thickness of the gate insulating film having a high dielectric constant, it is possible to have a characteristic that the film thickness can be easily reduced.
なお、上述する実施形態は、本発明の好適な実施形態であり、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。 The above-described embodiment is a preferred embodiment of the present invention, and the scope of the present invention is not limited to the above-described embodiment alone, and various modifications are made without departing from the gist of the present invention. Implementation is possible.
本発明にかかる半導体装置及び半導体装置の製造方法は、高誘電率薄膜を有する半導体装置及びその半導体装置の製造方法に適用可能である。 The semiconductor device and the method for manufacturing the semiconductor device according to the present invention can be applied to a semiconductor device having a high dielectric constant thin film and a method for manufacturing the semiconductor device.
１０１、２０１ シリコン基板
１０２、２０２ 下地層（下地シリコン酸化膜層、または、下地シリコン酸窒化膜層）
１０３、２０３ ハフニウムシリケート（ＨｆＳｉＯ）層（または、ＨｆＯ2、ＨｆＮ）
１０４、２０４ Ｈｆリッチ領域
１０５、２０５ Ｓｉリッチ領域
１０６、２０６ ゲート絶縁膜
２０７ 界面酸化膜層101, 201
103, 203 Hafnium silicate (HfSiO) layer (or HfO 2 , HfN)
104, 204 Hf
Claims (28)
前記シリコン基板上にシリコンを含有する下地層を形成し、該形成した下地層上に、金属拡散源としての金属化合物を堆積し、熱処理を施すことで、前記金属化合物の金属元素を前記下地層に拡散させ、前記シリコン基板上に高誘電率のゲート絶縁膜が形成されてなり、
前記金属化合物中の金属原子量が、１．５Ｅ＋１５ｃｍ-2から２．６Ｅ＋１５ｃｍ-2の範囲であることを特徴とする半導体装置。A semiconductor device having a gate insulating film for electrically insulating a gate electrode from a silicon substrate,
A base layer containing silicon is formed on the silicon substrate, a metal compound as a metal diffusion source is deposited on the formed base layer, and heat treatment is performed, whereby the metal element of the metal compound is added to the base layer. A high dielectric constant gate insulating film is formed on the silicon substrate,
The semiconductor device characterized in that the metal atomic weight in the metal compound is in a range of 1.5E + 15 cm −2 to 2.6E + 15 cm −2 .
不活性ガス中で行い、その後に、アンモニアまたは酸素を少なくとも含む雰囲気で熱処理を施すことで、前記金属化合物の金属元素が前記下地層に拡散した金属拡散膜が形成されることを特徴とする請求項１記載の半導体装置。The heat treatment
The metal diffusion film in which the metal element of the metal compound is diffused into the underlayer is formed by performing heat treatment in an atmosphere containing at least ammonia or oxygen after being performed in an inert gas. Item 14. A semiconductor device according to Item 1.
アンモニアを少なくとも含む雰囲気において７５０℃以上９００℃以下で行われ、前記金属化合物中の金属原子量が、２．３Ｅ＋１５ｃｍ-2から２．６Ｅ＋１５ｃｍ-2の範囲であることを特徴とする請求項１記載の半導体装置。The heat treatment
2. The process according to claim 1, wherein the reaction is performed at 750 ° C. or more and 900 ° C. or less in an atmosphere containing at least ammonia, and the amount of metal atoms in the metal compound is in the range of 2.3E + 15 cm −2 to 2.6E + 15 cm −2 . Semiconductor device.
アンモニアを少なくとも含む雰囲気において７００℃以上７５０℃未満で行われ、前記金属化合物中の金属原子量が、１．５Ｅ＋１５ｃｍ-2から１．７Ｅ＋１５ｃｍ-2の範囲であることを特徴とする請求項１記載の半導体装置。The heat treatment
2. The process according to claim 1, wherein the process is performed at 700 ° C. or more and less than 750 ° C. in an atmosphere containing at least ammonia, and the amount of metal atoms in the metal compound is in a range of 1.5E + 15 cm −2 to 1.7E + 15 cm −2 . Semiconductor device.
不活性ガス中で行い、その後に、窒素ラジカルを含む雰囲気に暴露することで、前記金属化合物の金属元素が前記下地層に拡散した金属拡散膜が形成されることを特徴とする請求項１記載の半導体装置。The heat treatment
The metal diffusion film in which the metal element of the metal compound is diffused into the underlayer is formed by performing in an inert gas and then exposing to an atmosphere containing nitrogen radicals. Semiconductor device.
酸素を少なくとも含む雰囲気で行い、その後に、窒素ラジカルを含む雰囲気に暴露することで、前記金属化合物の金属元素が前記下地層に拡散した金属拡散膜が形成されることを特徴とする請求項１記載の半導体装置。The heat treatment
The metal diffusion film in which the metal element of the metal compound is diffused in the underlayer is formed by performing in an atmosphere containing at least oxygen and then exposing to an atmosphere containing nitrogen radicals. The semiconductor device described.
前記シリコン基板上にシリコンを含有する下地層を形成する工程と、
前記下地層上に金属拡散源として金属化合物を堆積する工程と、
前記下地層と、前記金属化合物と、に熱処理を施し、前記金属化合物の金属元素を前記下地層に拡散させ、前記シリコン基板上に高誘電率のゲート絶縁膜を形成する工程と、を行い、
前記金属化合物中の金属原子量が、１．５Ｅ＋１５ｃｍ-2から２．６Ｅ＋１５ｃｍ-2の範囲であることを特徴とする半導体装置の製造方法。A method of manufacturing a semiconductor device having a gate insulating film for electrically insulating a gate electrode from a silicon substrate,
Forming a base layer containing silicon on the silicon substrate;
Depositing a metal compound as a metal diffusion source on the underlayer;
Performing a heat treatment on the base layer and the metal compound, diffusing the metal element of the metal compound in the base layer, and forming a high dielectric constant gate insulating film on the silicon substrate,
The method of manufacturing a semiconductor device, wherein the metal atom amount in the metal compound is in a range of 1.5E + 15 cm −2 to 2.6E + 15 cm −2 .
アンモニアまたは酸素を少なくとも含む雰囲気で行うことで、前記金属化合物の金属元素が前記下地層に拡散した金属拡散膜を形成することを特徴とする請求項１５記載の半導体装置の製造方法。The heat treatment
The method for manufacturing a semiconductor device according to claim 15, wherein a metal diffusion film in which a metal element of the metal compound is diffused in the underlayer is formed by performing in an atmosphere containing at least ammonia or oxygen.
不活性ガス中で行い、その後に、アンモニアまたは酸素を少なくとも含む雰囲気で行うことで、前記金属化合物の金属元素が前記下地層に拡散した金属拡散膜を形成することを特徴とする請求項１５記載の半導体装置の製造方法。The heat treatment
The metal diffusion film in which the metal element of the metal compound is diffused in the underlayer is formed by performing in an inert gas and thereafter in an atmosphere containing at least ammonia or oxygen. Semiconductor device manufacturing method.
アンモニアを少なくとも含む雰囲気において、７５０℃以上９００℃以下で行われ、前記金属化合物中の金属原子量が、２．３Ｅ＋１５ｃｍ-2から２．６Ｅ＋１５ｃｍ-2の範囲であることを特徴とする請求項１５記載の半導体装置の製造方法。The heat treatment
16. The process is performed at 750 ° C. or more and 900 ° C. or less in an atmosphere containing at least ammonia, and the amount of metal atoms in the metal compound is in the range of 2.3E + 15 cm −2 to 2.6E + 15 cm −2. Semiconductor device manufacturing method.
アンモニアを少なくとも含む雰囲気において、７００℃以上７５０℃未満で行われ、前記金属化合物中の金属原子量が、１．５Ｅ＋１５ｃｍ-2から１．７Ｅ＋１５ｃｍ-2の範囲であることを特徴とする請求項１５記載の半導体装置の製造方法。The heat treatment
16. The process is performed at 700 ° C. or more and less than 750 ° C. in an atmosphere containing at least ammonia, and the metal atom amount in the metal compound is in a range of 1.5E + 15 cm −2 to 1.7E + 15 cm −2. Semiconductor device manufacturing method.
不活性ガス中で行い、その後に、窒素ラジカルを含む雰囲気に暴露することで、前記金属化合物の金属元素が前記下地層に拡散した金属拡散膜を形成することを特徴とする請求項１５記載の半導体装置の製造方法。The heat treatment
The metal diffusion film in which the metal element of the metal compound is diffused in the underlayer is formed by performing in an inert gas and then exposing to an atmosphere containing nitrogen radicals. A method for manufacturing a semiconductor device.
酸素を少なくとも含む雰囲気で行い、その後に、窒素ラジカルを含む雰囲気に暴露することで、前記金属化合物の金属元素が前記下地層に拡散した金属拡散膜を形成することを特徴とする請求項１５記載の半導体装置の製造方法。The heat treatment
The metal diffusion film in which the metal element of the metal compound is diffused in the underlayer is formed by performing in an atmosphere containing at least oxygen and then exposing to an atmosphere containing nitrogen radicals. Semiconductor device manufacturing method.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004211202 | 2004-07-20 | ||
| JP2004211202 | 2004-07-20 | ||
| PCT/JP2005/012890 WO2006009025A1 (en) | 2004-07-20 | 2005-07-13 | Semiconductor device and semiconductor device manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2006009025A1 true JPWO2006009025A1 (en) | 2008-05-01 |
Family
ID=35785140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006529077A Pending JPWO2006009025A1 (en) | 2004-07-20 | 2005-07-13 | Semiconductor device and manufacturing method of semiconductor device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPWO2006009025A1 (en) |
| WO (1) | WO2006009025A1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006319091A (en) * | 2005-05-12 | 2006-11-24 | Renesas Technology Corp | Manufacturing method of semiconductor device |
| JP4420032B2 (en) * | 2007-01-31 | 2010-02-24 | ソニー株式会社 | Method for manufacturing thin film semiconductor device |
| JP5286565B2 (en) * | 2007-06-15 | 2013-09-11 | 株式会社日立国際電気 | Semiconductor device manufacturing method, substrate processing method, and substrate processing apparatus |
| JP2016195214A (en) * | 2015-04-01 | 2016-11-17 | 株式会社 ワコム研究所 | Film forming method and film forming device for forming nitride film using mocvd apparatus, and shower head |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299607A (en) * | 2001-03-28 | 2002-10-11 | Toshiba Corp | Misfet and method of manufacturing the same |
| JP2002314074A (en) * | 2001-02-06 | 2002-10-25 | Matsushita Electric Ind Co Ltd | Method for forming insulation film and method for manufacturing semiconductor device |
| JP2003008011A (en) * | 2001-06-21 | 2003-01-10 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
| JP2003158262A (en) * | 2001-11-22 | 2003-05-30 | Toshiba Corp | Semiconductor device and method of manufacturing the same |
| WO2005038929A1 (en) * | 2003-10-15 | 2005-04-28 | Nec Corporation | Method for manufacturing semiconductor device |
-
2005
- 2005-07-13 WO PCT/JP2005/012890 patent/WO2006009025A1/en active Application Filing
- 2005-07-13 JP JP2006529077A patent/JPWO2006009025A1/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002314074A (en) * | 2001-02-06 | 2002-10-25 | Matsushita Electric Ind Co Ltd | Method for forming insulation film and method for manufacturing semiconductor device |
| JP2002299607A (en) * | 2001-03-28 | 2002-10-11 | Toshiba Corp | Misfet and method of manufacturing the same |
| JP2003008011A (en) * | 2001-06-21 | 2003-01-10 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
| JP2003158262A (en) * | 2001-11-22 | 2003-05-30 | Toshiba Corp | Semiconductor device and method of manufacturing the same |
| WO2005038929A1 (en) * | 2003-10-15 | 2005-04-28 | Nec Corporation | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006009025A1 (en) | 2006-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8575677B2 (en) | Semiconductor device and its manufacturing method | |
| US7679148B2 (en) | Semiconductor device, production method and production device thereof | |
| US6809370B1 (en) | High-k gate dielectric with uniform nitrogen profile and methods for making the same | |
| US8168547B2 (en) | Manufacturing method of semiconductor device | |
| US6969886B1 (en) | ONO fabrication process for reducing oxygen vacancy content in bottom oxide layer in flash memory devices | |
| US7473994B2 (en) | Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device | |
| US20030111678A1 (en) | CVD deposition of M-SION gate dielectrics | |
| US20080057659A1 (en) | Hafnium aluminium oxynitride high-K dielectric and metal gates | |
| US7372112B2 (en) | Semiconductor device, process for producing the same and process for producing metal compound thin film | |
| JP2008270700A (en) | Non-volatile memory element and manufacturing method | |
| US20060194423A1 (en) | Method of making a nitrided gate dielectric | |
| US20080057739A1 (en) | Defect Control in Gate Dielectrics | |
| US7939396B2 (en) | Base oxide engineering for high-K gate stacks | |
| US8404575B2 (en) | Semiconductor device and method for manufacturing same | |
| KR100729354B1 (en) | Methods of manufacturing semiconductor device in order to improve the electrical characteristics of a dielectric | |
| JP2006344837A (en) | Semiconductor apparatus and manufacturing method thereof | |
| US7018879B2 (en) | Method of making an ultrathin silicon dioxide gate with improved dielectric properties using NH3 nitridation and post-deposition rapid thermal annealing | |
| JPWO2005038929A1 (en) | Manufacturing method of semiconductor device | |
| JPWO2006009025A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| Lee et al. | Improving Interface State Density and Thermal Stability of High-$\kappa $ Gate Stack Through High-Vacuum Annealing on Si 0.5 Ge 0.5 | |
| Akbar et al. | Optimized NH/sub 3/annealing Process for high-quality HfSiON gate oxide | |
| WO2004107451A1 (en) | Semiconductor device fitted with mis type field-effect transistor, process for producing the same and method of forming metal oxide film | |
| JPWO2005074037A1 (en) | Manufacturing method of semiconductor device | |
| WO2010140278A1 (en) | Semiconductor device and process for manufacture thereof | |
| US20050189598A1 (en) | Logic embedded-memory integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080611 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091015 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120202 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120406 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120507 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120525 |