JPWO2005066805A1 - 共通メモリアクセス方法及びそれを用いたマルチプロセッサ・システム - Google Patents

Abstract

本発明は、複数のプロセッサカードそれぞれから運用系／待機系の冗長構成をとる共通メモリカードをアクセスする共通メモリアクセス方法において、各プロセッサカードと運用系共通メモリカード及び待機系共通メモリカード間をシリアルバスで１対１に接続してポイント・ツー・ポイント伝送を行うよう構成することにより、信号品質の劣化なくプロセッサカードを増設でき、１つのプロセッサカードの故障により共通メモリカードとの接続ルートがスタックした場合に他のプロセッサカードに影響を与えることなく共通メモリへのアクセスが可能となる。

Description

本発明は、共通メモリアクセス方法及びそれを用いたマルチプロセッサ・システムに関し、各種処理を複数のプロセッサで分散処理するシステムにおける共通メモリアクセス方法及びそれを用いたマルチプロセッサ・システムに関する。

近年、ＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）通信システムの開発が急速に進み、携帯電話サービスの拡大及び、無線ネットワークにおける音声・画像等の膨大なデータ通信の普及に伴う急激な高トラヒック化に追従できるプロセッサ・システムが要求され、現在マルチプロセッサ・システムで実現されることが一般的である（例えば、特許文献１参照。）。
図１は、従来の共有メモリ型マルチプロセッサ・システムの一例の構成図を示す。同図中、ｎ枚のプロセッサカード１０１ａ〜１０１ｎと、共通メモリカード１０４，１０５と、バス制御カード１０６，１０７は、グローバルバス１０８によってマルチ形態で接続される。
冗長構成の共通メモリカード１０４，１０５には、各プロセッサカードが共有する同一の情報が格納される。また、バス制御カード１０６，１０７は各プロセッサが共通メモリアクセスのために使用するグローバルバスの調停を行う機能を具備する。複数のプロセッサカード１０１ａ〜１０１ｎは処理要求を実行する中で、共通メモリカード１０４，１０５上にある共有資源を更新する。
特許２００１−１６６９６０号公報

近年のＩＤＣ（Ｉｎｔｅｒｎｅｔ Ｄａｔａ Ｃｅｎｔｅｒ）におけるサービス、第３世代携帯電話サービスに見られるような通信サービス拡大に伴い、通信データの大容量化及び高速化が要求される中で、これらのサービス機能を分散処理で実現するマルチプロセッサ・システムにおいて、従来技術では処理能力向上に限界がありサービス拡大の大きな足かせとなっていた。
図１に示すような共有メモリ型マルチプロセッサ・システムのように、プロセッサカードと共通メモリカードをマルチ形態のパラレルバスで接続したシステムでは、処理能力を向上させる１つの施策として、プロセッサカードの増設を考えた場合、バスの接続負荷増加により信号品質が劣化するために、プロセッサカードの増設に限界が出てくるという問題があった。
また、別の施策として、バスのスループットを上げる方法があるが、接続されるカードの処理能力の限界と、バスのプロトコルの制限、バスの接続数が多い等の問題からスループット向上にも限界が出てくる。
更には、共通メモリへのアクセスルートを複数のプロセッサカードにマルチ形態で接続するため、ある一つのプロセッサカードの故障等でバスをスタックさせた場合、他にプロセッサカードからは一切共通メモリにアクセスする事ができなくなるという問題があった。
つまり、従来技術では処理能力が要求されるマルチプロセッサ・システムにおいて、必然的に処理能力向上に限界が出てくること、及び一つのプロセッサカードの障害状態によっては他のプロセッサカードの動作にも影響が出てくることが問題となる。

本発明は、信号品質の劣化なくプロセッサカードを増設でき、１つのプロセッサカードの故障により共通メモリカードとの接続ルートがスタックした場合に他のプロセッサカードに影響を与えることなく共通メモリへのアクセスが可能な共通メモリアクセス方法及びそれを用いたマルチプロセッサ・システムを提供することを総括的な目的とする。
この目的を達成するため、本発明は、複数のプロセッサカードそれぞれから運用系／待機系の冗長構成をとる共通メモリカードにアクセスする共通メモリアクセス方法において、各プロセッサカードと運用系共通メモリカード及び待機系共通メモリカード間をシリアルバスで１対１に接続してポイント・ツー・ポイント伝送を行うよう構成する。
このような中継方法によれば、信号品質の劣化なくプロセッサカードを増設でき、１つのプロセッサカードの故障により共通メモリカードとの接続ルートがスタックした場合に他のプロセッサカードに影響を与えることなく共通メモリへのアクセスが可能となる。

図１は、従来の共有メモリ型マルチプロセッサ・システムの一例の構成図である。
図２は、本発明のマルチプロセッサ・システムの一実施形態の構成図である。
図３は、運用系／待機系共通メモリカードでコマンド処理を引継ぐ方法を説明するための図である。
図４は、間欠故障からの転送データ救済方法を説明するための図である。
図５は、プロセッサカードの一実施形態の詳細な構成図である。
図６は、コマンドのフォーマットを示す図である。
図７は、レスポンスのフォーマットを示す図である。
図８は、待機系共通メモリカードの一実施形態の詳細な構成図である。
図９は、運用系共通メモリカードの一実施形態の詳細な構成図である。
図１０は、共通メモリカード間のレスポンスのフォーマット図である。
図１１は、従来構成と本発明構成とを比較するための図である。

以下、本発明の実施形態を図面に基づいて説明する。
図２は、本発明のマルチプロセッサ・システムの一実施形態の構成図を示す。同図中、プロセッサカード３０１ａ〜３０１ｎそれぞれと共通メモリカード３０４，３０５それぞれの間はシリアルバス３０６により１対１（ポイント・ツー・ポイント形態）接続されている。また、各プロセッサカードからの共通メモリへのアクセス状態をモニタするため、共通メモリカード３０４，３０５とバス制御カード３０９，３１０との間をモニタ用バス３０７，３０８で接続する。
共通メモリカード３０４，３０５は運用系／待機系の冗長構成を取っており、運用系共通メモリカード障害時に待機系共通メモリカードに運用状態を引継いで各プロセッサカードの処理を継続させる必要がある。
プロセッサカード３０１ａ〜３０１ｎからの共通メモリアクセスコマンドの処理未完了の状態での運用系共通メモリカード３０４の障害時にも未処理コマンドを引き継ぐため、プロセッサカード３０１ａ〜３０１ｎにコマンド再送部３１１を設けるか、もしくは、共通メモリカード３０４，３０５に待機系状態時にのみ動作するレスポンス応答監視部３１２を設ける。
シリアルバス３０６を用いプロセッサカードと共通メモリカードをポイント・ツー・ポイント形態で接続しシリアル高速伝送を行った場合、高速伝送される転送データの一部が欠落する間欠故障を生じるおそれがあり、間欠故障から転送データを救済することが必要となる。この間欠故障からの転送データ救済のために、プロセッサカード３０１ａ〜３０１ｎにコマンドナンバーチェック再送部３１３を新設した上で共通メモリカード３０４，３０５に運用系状態時のみ動作するコマンドナンバーチェック再送部３１４を設けるか、もしくは、共通メモリカード３０４，３０５に待機系状態時にのみ動作するレスポンスナンバーチェック部３１５を設ける。なお、コマンドナンバーチェック再送部３１３は運用系／待機系に対応して２回路設けられている。
また、共通メモリカード３０４，３０５には、冗長構成からなる共通メモリカードの動作状態を決定する系判定部３１６，３１７が設けられている。プロセッサカード３０１ａ〜３０１ｎそれぞれの系選択部３１８は、前記系判定部３１６，３１７からの共通メモリの動作状態運用／待機通知により、共通メモリカード３０４，３０５からのレスポンス受信の選択を行う。
ここで、運用系／待機系共通メモリカード３０４，３０５でプロセッサカードから供給されるコマンド処理を引継ぐ方法について、図３を用いて説明する。同図中、シリアルバス３０６により１対１でプロセッサカード３０１ａと接続された運用系共通メモリカード３０４と待機系共通メモリカード３０５は、各プロセッサカードで共有する情報について常に一致したデータを保存し、カード故障時にはいつでも待機系共通メモリカード３０５にプロセッサカード３０１ａからのコマンド処理を引き継ぐ必要がある。
プロセッサカード３０１ａは通常、共通メモリカードにアクセスする際にアクセスコマンドをコマンド再送部３１１内のＦＩＦＯ等に格納する。このアクセスコマンドは運用系共通メモリカード３０４、及び待機系共通メモリカード３０５へ転送される（図中、丸付き数字１の矢印で示す）。
通常、運用系共通メモリカード３０４からコマンド処理結果としてレスポンスを行う（丸付き数字２の矢印）。プロセッサカード３０１ａ内のコマンド再送部３１１では格納したコマンドに対しレスポンスの有無をチェックし、レスポンスがあれば格納したコマンドを破棄する。
運用系共通メモリカード３０４がコマンド未処理の状態で故障した際、レスポンスができなくなり、プロセッサカード３０１ａ内のコマンド再送部３１１では、所定時間内に格納しているコマンドに対しレスポンスが無くなる。このとき、コマンド再送部３１１は、格納しているコマンドを再度読出し、運用系／待機系共通メモリカード３０４，３０５に再送する。
一方、待機系共通メモリカード３０５は、通常プロセッサカード３０１ｂから供給されるコマンドについては破棄し、運用系共通メモリカード３０４の故障により、待機系共通メモリカード３０５が運用系状態で動作開始するときにプロセッサカード３０１ａから再送されるコマンドから処理を開始することで処理を継続させる（丸付き数字４の矢印）。
運用系／待機系共通メモリカード３０４，３０５でプロセッサカードから供給されるコマンド処理を引継ぐため、待機系共通メモリカードに搭載したレスポンス応答監視部３１２を使用する方法を説明する。
待機系共通メモリカード３０５は、通常時には、各プロセッサカードからのアクセスコマンドをＦＩＦＯ３２０に格納するのみで、共通メモリ３２２へのアクセスは行わない。レスポンス応答監視部３１２ではＦＩＦＯ３２０に格納したコマンドに対し、運用系共通メモリカード３０４から供給されるレスポンス（丸付き数字３の矢印）の有無をチェックし、レスポンスがある場合ＦＩＦＯ３２０に格納したコマンドを破棄していく。
運用系メモリカード３０４の故障時には、所定時間内に運用系メモリカード３０４からのレスポンスがなくなり、ＦＩＦＯ３２０に格納したコマンドに対しレスポンスが無くなり、待機系共通メモリカード３０５が運用系状態となって動作開始する時に、ＦＩＦＯ３２０に格納されているコマンドから処理を開始することで引継ぎが可能となる（丸付き数字４の矢印）。
次に、間欠故障からの転送データ救済方法について図４を用いて説明する。同図中、シリアルバスによる伝送区間は、プロセッサカード３０１ａと共通メモリカード３０４，３０５間のシリアルバス３０６と、共通メモリカード３０４，３０５の系間のシリアルバス３３０である。
プロセッサカード３０１ａからのコマンド出力時にシリアルバス３０６で間欠故障が発生した場合に備え、プロセッサカード３０１ａではコマンドナンバーチェック再送部３１３にて出力するコマンドにナンバーを付与すると同時に内部ＦＩＦＯにもコマンドを格納しておく（図中、丸付き数字１の矢印で示す）。
一方、共通メモリカード３０４内では、各プロセッサカード毎に、予めコマンドの受信数をコマンドナンバーチェック部３３１にてカウントしておき、コマンドナンバーチェック部３３１で受信したコマンドのナンバーとカウント値が一致しているかをチェックし、合致した場合のみアクセス調停部３３２へ取り込む。これと同時に最後に受信したコマンドのコマンドナンバーのみを付与したレスポンス（図７（Ｃ）に示すフォーマット）をプロセッサカード３０１ａに返送する（丸付き数字２の矢印）。
なお、アクセス調停部３３２の調停により選択されたコマンドが共通メモリ３２２に供給されて、共通メモリ３２２がアクセスされる。
プロセッサカード３０１ａでは共通メモリカード３０４から返送されたコマンドナンバーと内部ＦＩＦＯに格納されているコマンドのコマンドナンバーが一致した場合のみ、格納されているコマンドを破棄する。
プロセッサカード３０１ａは、プロセッサカードとメモリカード間の１往復分のデータ転送時間である一定時間内にコマンドナンバーが一致するレスポンスを得られない場合、内部ＦＩＦＯに格納されている全てのコマンドを先頭から順に再送する（丸付き数字３の矢印）。
これにより、プロセッサカード３０１ａと共通メモリカード３０４間のシリアルバス３０６の伝送区間にて間欠故障が発生した場合に、コマンドを再送することにより転送データの救済が可能となる。
もう一つの伝送区間である共通メモリカード３０４，３０５の系間のシリアルバス３３０において、運用系共通メモリカード３０４のレスポンス監視のために待機系共通メモリカード３０５に出力されるレスポンス伝送時に間欠故障が発生した場合に備え、プロセッサカードに備えるコマンドナンバーチェック再送部３１３と同等機能であるレスポンスナンバーチェック再送部３１４を運用系共通メモリカード３０４に設け、待機系共通メモリカード３０５には、コマンドナンバーチェック部３３１と同等機能であるレスポンスナンバーチェック部３１５を設ける。
レスポンス伝送についても前記プロセッサカードと共通メモリカード間と同等の制御を行うことにより、シリアルバス３３０における間欠故障発生時の転送データの救済が可能となる。
即ち、運用系共通メモリカード３０４ではレスポンスナンバーチェック再送部３１４にて出力するレスポンスにナンバーを付与すると同時に内部ＦＩＦＯにもレスポンスを格納しておく（丸付き数字４の矢印）。
一方、待機系共通メモリカード３０５内では、予めレスポンスの受信数をレスポンスナンバーチェック部３１５にてカウントしておき、レスポンスナンバーチェック部３１５で受信したレスポンスのナンバーとカウント値が一致しているかをチェックし、合致した場合のみアクセス調停部３３３へ取り込む。これと同時に、最後に受信したレスポンスのレスポンスナンバーのみを付与したレスポンス（図１０（Ｂ）に示すフォーマット）を運用系共通メモリカード３０４に返送する（丸付き数字５の矢印）。
なお、アクセス調停部３３３の調停により選択されたレスポンスが共通メモリ３２３に供給されて、共通メモリ３２３が更新される。
運用系共通メモリカード３０４では、共通メモリカード３０４から返送されたレスポンスナンバーとレスポンスナンバーチェック再送部３１４の内部ＦＩＦＯに格納されているレスポンスのレスポンスナンバーが一致した場合のみ、格納されているレスポンスを破棄する。
運用系共通メモリカード３０４は、メモリカード間の１往復分のデータ転送時間である一定時間内にレスポンスナンバーが一致しない場合、内部ＦＩＦＯに格納されている全てのレスポンスを先頭から順に再送する（丸付き数字６の矢印）。
これにより、運用系共通メモリカード３０４と待機系共通メモリカード３０５間のシリアルバス３３０の伝送区間にて間欠故障が発生した場合に、コマンドを再送することにより転送データの救済が可能となる。
図５は、プロセッサカード３０１ａ〜３０１ｎの一実施形態の詳細な構成図を示す。同図中、コマンド再送部３１１は、バスブリッジ４００からセレクタ４０１にコマンドを出力する第１ルートの他に、バスブリッジ４００からのコマンドを格納するＦＩＦＯ４０２と、共通メモリカードからのレスポンスの有無をチェックするコマンドチェック部４０３の制御によりＦＩＦＯ４０２からセレクタ４０１へコマンドを再送する第２ルートを設けている。コマンドチェック部４０３は、通常、セレクタ４０１に第１ルートを選択させ、レスポンスが無いときセレクタ４０１に第２ルートを選択させる。
コマンドナンバーチェック再送部３１３は、コマンド再送部３１１にて選択された送出コマンドにコマンドナンバーを生成して付与するコマンドナンバー生成部４１０と、送信コマンドを一時的に格納するＦＩＦＯ４１１と、共通メモリカードからのレスポンスに含まれるコマンドナンバーの一致をチェックするコマンドナンバーチェック部４１２と、このチェックした結果から一致の場合コマンドナンバー生成部４１０の出力するコマンドを選択し、不一致の場合ＦＩＦＯ４１１の出力するコマンドを選択して出力する送信コマンド選択部４１２から構成されている。
図６にコマンドのフォーマットを示す。図６（Ａ）はライトアクセス時のコマンドフォーマットを示し、コマンドナンバー、制御情報、アドレス、データからなる。図６（Ｂ）はリードアクセス時のコマンドフォーマットを示し、コマンドナンバー、制御情報、アドレスからなる。
図７にレスポンスのフォーマットを示す。図７（Ａ）は運用系共通メモリカード３０４のライトアクセスに対するレスポンスフォーマットを示し、コマンドナンバー、制御情報、アドレスからなる。図７（Ｂ）は運用系共通メモリカード３０４のリードアクセスに対するレスポンスフォーマットを示し、コマンドナンバー、制御情報、アドレス、データからなる。図７（Ｃ）は待機系共通メモリカード３０５のコマンドナンバー返送時のレスポンスフォーマットを示し、コマンドナンバー、制御情報からなる。
図８は、待機系共通メモリカード３０５の一実施形態の詳細な構成図を示す。同図中、レスポンス応答監視部３１２は、ＦＩＦＯ３２０に格納したコマンドに対し、運用系共通メモリカード３０４から供給されるレスポンスの有無をチェックし、レスポンスがある場合ＦＩＦＯ３２０に格納したコマンドを破棄する。上記レスポンスが無い場合、待機系共通メモリカード３０５が運用系状態となって動作開始する時に、ＦＩＦＯ３２０に格納されているコマンドを共通メモリ３２３に供給する。
レスポンスナンバーチェック部３１５は、予めレスポンスの受信数をカウントしておき、レスポンスナンバーチェック部３１５で受信したレスポンスのナンバーとカウント値が一致しているかをチェックし、合致した場合のみアクセス調停部３３３へ取り込む。これと同時に最後に受信したレスポンスのレスポンスナンバーを付与したレスポンスを運用系共通メモリカード３０４に返送する。
図９は、運用系共通メモリカード３０４の一実施形態の詳細な構成図を示す。同図中、コマンドナンバーチェック部３３１は、予めコマンドの受信数をカウントしておき、コマンドナンバーチェック部３３１で受信したコマンドのナンバーとカウント値が一致しているかをチェックし、合致した場合のみアクセス調停部３３２へ取り込む。これと同時に最後に受信したコマンドのコマンドナンバーをレスポンスナンバーとして付与したレスポンスをプロセッサカード３０１ａに返送する。
レスポンスナンバーチェック再送部３１４は、コマンドナンバーチェック部３３１の出力するレスポンスにレスポンスナンバーを生成して付与するレスポンスナンバー生成部４２０と、送信レスポンスを一時的に格納するＦＩＦＯ４２１と、待機系共通メモリカード３０５からのレスポンスに含まれるレスポンスナンバーの一致をチェックするレスポンスナンバーチェック部４２２と、このチェックした結果から一致の場合レスポンスナンバー生成部４２０の出力するレスポンスを選択し、不一致の場合ＦＩＦＯ４２１の出力するレスポンスを選択して出力する選択部４２２から構成されている。
図１０（Ａ）は運用系共通メモリカード３０４から待機系共通メモリカード３０５に対しライトアクセスする時のレスポンスのフォーマットを示し、レスポンスナンバー、制御情報、アドレス、データからなる。図１０（Ｂ）は待機系共通メモリカード３０５から運用系共通メモリカード３０４に対しリードアクセスする時のレスポンスのフォーマットを示し、レスポンスナンバー、制御情報からなる。
ここで、本発明の一実施例について説明する。
プロセッサカード１枚の転送速度でみると、従来のパラレルバスで接続したシステムは２．９Ｇｂｐｓであるのに対し、本発明のシリアルバスで接続したシステムは２．１Ｇｂｐｓである。しかし、本発明のシリアルバスによるポイント・ツー・ポイント形態の接続を行うシステムでは、従来構成で必要であったバス権獲得の待ち合わせ時間が不要となるため、複数のプロセッサカードが同時刻に共通メモリカードにアクセスできるため、システム全体の瞬間的な転送速度は、図１１に示すように従来構成に対して約１４倍に向上する。
図１１の第１行に従来構成を示し、第２行に本発明構成を示す。従来構成におけるバスのビット数８７の内訳は、アドレス線３０ビット、データ線３２ビット、制御線２５ビットである。また、本発明構成における転送速度２．１Ｇｂｐｓは、シリアルバス自体の転送速度としては２．６６Ｇｂｐｓであるが、これはシリアル転送制御（全体の２０％）も含めた値であるため、シリアル転送制御の分を除いている。また、本発明構成におけるバス数２０は、プロセッサカード２０枚を搭載した場合を示している。
このように、本発明によれば、プロセッサカードと共通メモリカードをシリアルバスによりポイント・ツー・ポイント形態で接続するため、プロセッサカードの増設により信号品質の劣化が生じることがない。また、他プロセッサカードの接続によるバス擾乱等の影響を与えることがなく、システム電源投入状態でプロセッサカードを容易に増設できる。
また、運用系共通メモリカードの故障により、運用系／待機系の切替えが必要となった場合、コマンド処理状態に拘わらず切り替えを行うことができ、プロセッサカードの制御ソフトウェアは切り替えを意識することなく処理を継続することができる。
また、１つのプロセッサカードの故障により共通メモリカードとの接続ルートがスタックした場合でも、他のプロセッサカードに影響を与えることなく共通メモリへのアクセスが可能となる。
更に、各プロセッサカードと共通メモリカードと運用系／待機系共通メモリカード間、及び運用系共通メモリカードと待機系共通メモリカード間のポイント・ツー・ポイント伝送区間にて間欠故障が発生した場合でも、転送データの救済が可能となる。
なお、ＦＩＦＯ４０２，３２０が請求項記載のコマンド保持手段に対応し、コマンド再送部３１１がコマンド再送手段に対応し、レスポンス返送監視部３１２がレスポンス監視手段に対応し、コマンドナンバーチェック部３３１がコマンドナンバーチェック手段に対応し、コマンドナンバーチェック再送部３１３がコマンドナンバーチェック再送手段に対応し、ＦＩＦＯ４２１がレスポンス保持手段に対応し、レスポンスナンバーチェック部３１５がレスポンスナンバーチェック手段に対応し、レスポンスナンバーチェック再送部３１４がレスポンスナンバーチェック再送手段に対応する。

Claims (10)

1. 複数のプロセッサカードそれぞれから運用系／待機系の冗長構成をとる共通メモリカードをアクセスする共通メモリアクセス方法において、
   各プロセッサカードと運用系共通メモリカード及び待機系共通メモリカード間をシリアルバスで１対１に接続してポイント・ツー・ポイント伝送を行う共通メモリアクセス方法。
2. 請求項１記載の共通メモリアクセス方法において、
   各プロセッサカードに、前記運用系及び待機系共通メモリカードに供給するコマンドを保持し、
   前記運用系共通メモリカードから前記コマンドに対するレスポンスがあるとき保持されているコマンドを破棄し、前記レスポンスがないとき前記保持されているコマンドを前記運用系及び待機系共通メモリカードに再送する共通メモリアクセス方法。
3. 請求項１記載の共通メモリアクセス方法において、
   前記待機系共通メモリカードに、前記各プロセッサカードから供給されるコマンドを保持し、
   前記運用系共通メモリカードから前記コマンドに対するレスポンスがあるとき保持されているコマンドを破棄し、前記レスポンスがないとき前記保持されているコマンドから処理を開始する共通メモリアクセス方法。
4. 請求項１，２，３のいずれか記載の共通メモリアクセス方法において、
   各プロセッサカードに、コマンドナンバーを付加して前記運用系及び待機系共通メモリカードに供給するコマンドを保持し、
   前記運用系共通メモリカードは、各プロセッサカードから供給されるコマンドのコマンドナンバーをチェックして合致したときに前記コマンドに対するレスポンスを返送し、
   各プロセッサカードは、前記運用系共通メモリカードから前記コマンドナンバーを付加した前記コマンドに対するレスポンスがあるとき保持されているコマンドを破棄し、前記レスポンスがないとき前記保持されているコマンドナンバーを付加したコマンドを前記運用系及び待機系共通メモリカードに再送する共通メモリアクセス方法。
5. 請求項１，２，３のいずれか記載の共通メモリアクセス方法において、
   前記運用系共通メモリカードに、レスポンスナンバーを付加して前記待機系共通メモリカードに供給するレスポンスを保持し、
   前記待機系共通メモリカードは、運用系共通メモリカードから供給されるレスポンスのレスポンスナンバーをチェックして合致したときに前記レスポンスに対するレスポンスを返送し、
   前記運用系共通メモリカードは、前記待機系共通メモリカードから前記レスポンスに対するレスポンスがあるとき保持されているレスポンスを破棄し、前記レスポンスに対するレスポンスがないとき前記保持されているレスポンスナンバーを付加したレスポンスを前記待機系共通メモリカードに再送する共通メモリアクセス方法。
6. 複数のプロセッサカードそれぞれから運用系／待機系の冗長構成をとる共通メモリカードをアクセスするマルチプロセッサ・システムにおいて、
   各プロセッサカードと運用系共通メモリカード及び待機系共通メモリカード間をシリアルバスで１対１に接続してポイント・ツー・ポイント伝送を行うマルチプロセッサ・システム。
7. 請求項６記載のマルチプロセッサ・システムにおいて、
   各プロセッサカードに、前記運用系及び待機系共通メモリカードに供給するコマンドを保持するコマンド保持手段と、
   前記運用系共通メモリカードから前記コマンドに対するレスポンスがあるとき前記コマンド保持手段に保持されているコマンドを破棄し、前記レスポンスがないとき前記コマンド保持手段に保持されているコマンドを前記運用系及び待機系共通メモリカードに再送するコマンド再送手段を
   有するマルチプロセッサ・システム。
8. 請求項６記載のマルチプロセッサ・システムにおいて、
   前記待機系共通メモリカードに、前記各プロセッサカードから供給されるコマンドを保持するコマンド保持手段と、
   前記運用系共通メモリカードから前記コマンドに対するレスポンスがあるとき前記コマンド保持手段に保持されているコマンドを破棄し、前記レスポンスがないとき前記コマンド保持手段に保持されているコマンドから処理を開始するレスポンス監視手段を
   有するマルチプロセッサ・システム。
9. 請求項６，７，８のいずれか記載のマルチプロセッサ・システムにおいて、
   各プロセッサカードに、コマンドナンバーを付加して前記運用系及び待機系共通メモリカードに供給するコマンドを保持するコマンド保持手段と、
   前記運用系共通メモリカードから前記コマンドナンバーを付加した前記コマンドに対するレスポンスがあるとき前記コマンド保持手段に保持されているコマンドを破棄し、前記レスポンスがないとき前記コマンド保持手段に保持されているコマンドナンバーを付加したコマンドを前記運用系及び待機系共通メモリカードに再送するコマンドナンバーチェック再送手段を有し、
   前記運用系共通メモリカードに、各プロセッサカードから供給されるコマンドのコマンドナンバーをチェックして合致したときに前記コマンドに対するレスポンスを返送するコマンドナンバーチェック手段を有するマルチプロセッサ・システム。
10. 請求項６，７，８のいずれか記載のマルチプロセッサ・システムにおいて、
    前記運用系共通メモリカードに、レスポンスナンバーを付加して前記待機系共通メモリカードに供給するレスポンスを保持するレスポンス保持手段と、
    前記待機系共通メモリカードから前記レスポンスに対するレスポンスがあるとき前記レスポンス保持手段に保持されているレスポンスを破棄し、前記レスポンスに対するレスポンスがないとき前記レスポンス保持手段に保持されているレスポンスナンバーを付加したレスポンスを前記待機系共通メモリカードに再送するレスポンスナンバーチェック再送手段を有し、
    前記待機系共通メモリカードに、運用系共通メモリカードから供給されるレスポンスのレスポンスナンバーをチェックして合致したときに前記レスポンスに対するレスポンスを返送するレスポンスナンバーチェック手段を有するマルチプロセッサ・システム。

Images