JPWO2004097925A1 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JPWO2004097925A1
JPWO2004097925A1 JP2005505936A JP2005505936A JPWO2004097925A1 JP WO2004097925 A1 JPWO2004097925 A1 JP WO2004097925A1 JP 2005505936 A JP2005505936 A JP 2005505936A JP 2005505936 A JP2005505936 A JP 2005505936A JP WO2004097925 A1 JPWO2004097925 A1 JP WO2004097925A1
Authority
JP
Japan
Prior art keywords
nitrogen
annealing
atmosphere
gate insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005505936A
Other languages
Japanese (ja)
Other versions
JP5121142B2 (en
Inventor
堀 充明
充明 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2003/005561 external-priority patent/WO2004097922A1/en
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005505936A priority Critical patent/JP5121142B2/en
Publication of JPWO2004097925A1 publication Critical patent/JPWO2004097925A1/en
Application granted granted Critical
Publication of JP5121142B2 publication Critical patent/JP5121142B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

ゲート電極にイオン注入されるホウ素のゲート絶縁膜突き抜けを抑制し、チャネル領域の移動度の低下を抑制することのできる半導体装置の製造方法を提供する。 半導体装置の製造方法は、半導体基板の活性領域上にゲート絶縁層を形成する工程と、上記ゲート絶縁層表面側から活性窒素により窒素を導入する工程と、窒素を導入したゲート絶縁層内の、表面側で高く、半導体基板との界面で低い窒素濃度分布を保つようにNOガス雰囲気中でのアニール処理を施す工程と、を含む。Provided is a method for manufacturing a semiconductor device, in which boron ions ion-implanted into a gate electrode can be prevented from penetrating and a decrease in mobility of a channel region can be suppressed. A method for manufacturing a semiconductor device includes a step of forming a gate insulating layer on an active region of a semiconductor substrate, a step of introducing nitrogen from the surface side of the gate insulating layer with active nitrogen, and a gate insulating layer into which nitrogen is introduced, And an annealing process in an NO gas atmosphere so as to maintain a nitrogen concentration distribution that is high on the surface side and low at the interface with the semiconductor substrate.

Description

本発明は、半導体装置の製造方法に関し、特に窒素を含むゲート絶縁膜を有する半導体装置の製造方法に関する。  The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having a gate insulating film containing nitrogen.

半導体集積回路装置の集積度の向上、動作速度の向上のため、構成要素であるMOSFETは小型化され、ゲート絶縁膜は薄膜化される。ゲート絶縁膜上に形成されるゲート電極は、通常ポリシリコン層、又はポリシリコン層とシリサイド層の積層で形成される。ポリシリコン層は、通常ソース/ドレイン領域と同時に不純物をイオン注入される。表面チャネル型nチャネルMOSFETのゲート電極、ソース/ドレイン領域にはn型不純物がイオン注入される。表面チャネル型pチャネルMOSFETのゲート電極、ソース/ドレイン領域にはp型不純物がイオン注入される。
ゲート絶縁膜が薄くなると、表面チャネル型pチャネルMOSFETのゲート電極にイオン注入したp型不純物であるボロンがゲート絶縁膜を突き抜け、チャネル領域に達してしまう現象が生じる。n型領域であるチャネル領域にボロンが注入されると、閾値を変動させるのみでなく、移動度が劣化する。
ゲート絶縁膜に窒素を導入することがボロンの突き抜けを抑制するために有効であることが知られている。酸化シリコン膜中へ窒素を導入するために、NHガス、NOガス、NOガス等の窒化性ガス雰囲気中で抵抗加熱やランプ加熱によりシリコン基板を加熱する方法が知られている。窒素プラズマを用い、酸化シリコン膜表面に、より高濃度の窒素を導入する方法も知られている。
ゲート絶縁膜が薄くなると、ゲート電極とチャネル領域との間にトンネル電流が流れ、ゲートリーク電流が増加する現象も知られている。酸化シリコンのゲート絶縁膜(の一部)に代え、誘電率がより高い高誘電率絶縁膜を用いると、反転容量換算膜厚を薄く抑えつつ、物理的膜厚を厚くし、ゲートリーク電流を抑制することができる。窒化酸化シリコンは、一般的に酸化シリコンより誘電率が高く、反転容量換算膜厚を抑えつつ、物理的膜厚を厚くするのにも有効である。
特開2002−198531号は、シリコン基板上に形成した酸化シリコンのゲート絶縁膜にリモートプラズマ窒化処理により窒素を導入し、次いで800℃〜1100℃、NO雰囲気中でゲート絶縁膜を酸化窒化アニールすることにより、窒素を再分布させ、均一な窒素濃度を有するゲート絶縁膜を形成することを提案している。6at%以上、例えば8at%、10at%の均一な窒素濃度を有するゲート絶縁膜を形成することにより、寿命が長く、信頼性が高いトランジスタが得られると述べている。
ここで、リモートプラズマ窒化とは、基板を収容した処理室とは別のプラズマ発生室内でマイクロ波等により窒素プラズマを発生させ、活性窒素を処理室に搬送して窒化を行う処理である。
O雰囲気でアニールを行うと、NOガスの一部はN,O,NO等に分解することが考えられ、酸化膜厚増加量、窒素濃度増加量のウエハ面内の均一性、ウエハ間の均一性を制御することに問題が生じ得る。
特開2002−110674号は、Si基板側の界面近傍に窒素が入るとMOSトランジスタの移動度が低下するので、Si基板界面近傍の窒素濃度を抑制し、ゲートリーク電流を低減するため膜表面側に多くの窒素を導入することを提案する。あらかじめ窒素を導入したシリコン酸窒化膜に窒素ガスを用いたラジカル窒化を行うことにより、表面から拡散する窒素流を抑制して、シリコン基板界面付近への窒素の導入量を抑制し、膜表面の窒素濃度を高くすることを提案している。
In order to improve the integration degree and the operation speed of the semiconductor integrated circuit device, the MOSFET as a component is reduced in size and the gate insulating film is reduced in thickness. The gate electrode formed on the gate insulating film is usually formed of a polysilicon layer or a stacked layer of a polysilicon layer and a silicide layer. The polysilicon layer is usually ion-implanted with impurities simultaneously with the source / drain regions. N-type impurities are ion-implanted into the gate electrode and source / drain regions of the surface channel n-channel MOSFET. A p-type impurity is ion-implanted into the gate electrode and source / drain regions of the surface channel p-channel MOSFET.
When the gate insulating film becomes thin, a phenomenon that boron, which is a p-type impurity ion-implanted into the gate electrode of the surface channel type p-channel MOSFET, penetrates the gate insulating film and reaches the channel region. When boron is implanted into the channel region which is an n-type region, not only the threshold value is changed, but also the mobility is deteriorated.
It is known that introduction of nitrogen into the gate insulating film is effective for suppressing boron penetration. In order to introduce nitrogen into a silicon oxide film, a method of heating a silicon substrate by resistance heating or lamp heating in a nitride gas atmosphere such as NH 3 gas, NO gas, or N 2 O gas is known. A method of introducing a higher concentration of nitrogen into the surface of the silicon oxide film using nitrogen plasma is also known.
It is also known that when the gate insulating film becomes thinner, a tunnel current flows between the gate electrode and the channel region, and the gate leakage current increases. If a high dielectric constant insulating film with a higher dielectric constant is used instead of (a part of) the silicon oxide gate insulating film, the physical film thickness is increased while the gate capacitance is reduced while the inversion capacitance equivalent film thickness is kept thin. Can be suppressed. Silicon nitride oxide generally has a higher dielectric constant than silicon oxide, and is effective in increasing the physical film thickness while suppressing the inversion capacitance equivalent film thickness.
Japanese Patent Laid-Open No. 2002-198531 introduces nitrogen into a silicon oxide gate insulating film formed on a silicon substrate by remote plasma nitriding, and then oxynitrides the gate insulating film in an N 2 O atmosphere at 800 ° C. to 1100 ° C. It has been proposed to redistribute nitrogen and form a gate insulating film having a uniform nitrogen concentration by annealing. It is stated that a transistor having a long lifetime and high reliability can be obtained by forming a gate insulating film having a uniform nitrogen concentration of 6 at% or more, for example, 8 at% or 10 at%.
Here, remote plasma nitridation is a process in which nitrogen plasma is generated by a microwave or the like in a plasma generation chamber different from the processing chamber containing the substrate, and active nitrogen is transferred to the processing chamber to perform nitriding.
When annealing is performed in an N 2 O atmosphere, a part of the N 2 O gas may be decomposed into N 2 , O 2 , NO, etc. Problems can arise in controlling the uniformity and uniformity between wafers.
In Japanese Patent Laid-Open No. 2002-110673, when nitrogen enters the vicinity of the interface on the Si substrate side, the mobility of the MOS transistor is reduced. It is proposed to introduce a lot of nitrogen. By performing radical nitridation using nitrogen gas on the silicon oxynitride film previously introduced with nitrogen, the nitrogen flow diffusing from the surface is suppressed, the amount of nitrogen introduced near the silicon substrate interface is suppressed, and the film surface It proposes to increase the nitrogen concentration.

本発明の目的は、薄いゲート絶縁膜を有し、特性の優れたMOSFETを有する半導体装置の製造方法を提供することである。
本発明の他の目的は、ゲート電極にイオン注入されるホウ素のゲート絶縁膜突き抜けを抑制し、かつチャネル領域の移動度の低下を抑制することのできる半導体装置の製造方法を提供することである。
本発明の1観点によれば、半導体基板の活性領域上にゲート絶縁層を形成する工程と、上記ゲート絶縁層表面側から活性窒素により窒素を導入する工程と、窒素を導入したゲート絶縁層内の、表面側で高く、半導体基板との界面で低い窒素濃度分布を保つようにNOガス雰囲気中でのアニール処理を施す工程と、を含む半導体装置の製造方法が提供される。
An object of the present invention is to provide a method for manufacturing a semiconductor device having a thin gate insulating film and a MOSFET having excellent characteristics.
Another object of the present invention is to provide a method of manufacturing a semiconductor device that can suppress boron ion penetration through a gate electrode and suppress a decrease in mobility of a channel region. .
According to one aspect of the present invention, a step of forming a gate insulating layer on an active region of a semiconductor substrate, a step of introducing nitrogen with active nitrogen from the surface side of the gate insulating layer, and a gate insulating layer into which nitrogen is introduced And a step of performing an annealing process in a NO gas atmosphere so as to maintain a high nitrogen concentration distribution on the front surface side and a low nitrogen concentration distribution at the interface with the semiconductor substrate.

FIGs.1A〜1Fは、本発明者が行った実験及びその結果を説明するための断面図及びグラフである。
FIGs.2A〜2Dは、本発明者が行った実験及びその結果を説明するための断面図及びグラフである。
FIGs.3A、3Bは、本発明者が行ったさらに他の実験の条件及び結果を示す表及びグラフである。
FIGs.4A、4Bは、本発明者が行ったさらに他の実験の条件及び結果を示す表及びグラフである。
FIGs.5A〜5Dは、本発明の実施例による半導体装置の製造方法を説明するための半導体基板の断面図である。
FIGs.6A,6Bは、本発明者が行ったさらに他の実験の条件及び結果を示す表及びグラフである。 FIGs.7A,7B,7Cは、リモートプラズマ窒化装置、デカップルドRF窒素プラズマ装置の構成を概略的に示す断面図、およびハイk材料を用いたゲート絶縁層の構成を概略的に示す断面図である。
FIGs. 1A to 1F are cross-sectional views and graphs for explaining experiments conducted by the inventors and results thereof.
FIGs. 2A to 2D are cross-sectional views and graphs for explaining the experiment conducted by the inventor and the results thereof.
FIGs. 3A and 3B are a table and a graph showing the conditions and results of still another experiment conducted by the present inventors.
FIGs. 4A and 4B are a table and a graph showing the conditions and results of still another experiment conducted by the present inventors.
FIGs. 5A to 5D are cross-sectional views of a semiconductor substrate for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention.
FIGs. 6A and 6B are tables and graphs showing conditions and results of still another experiment conducted by the present inventors. FIGs. 7A, 7B, and 7C are a cross-sectional view schematically showing a configuration of a remote plasma nitriding apparatus and a decoupled RF nitrogen plasma apparatus, and a cross-sectional view schematically showing a configuration of a gate insulating layer using a high-k material.

酸化シリコン膜に窒素を導入すると、ゲート電極に対するボロンのイオン注入において、ボロンのゲート絶縁膜突き抜けを防止するのに有効である。しかし、ゲート絶縁膜が薄くなるに従い、ボロンの突き抜けを防止するのが困難になり、ゲート絶縁膜とシリコン基板との界面にボロンが達するようになる。チャネル領域にボロンが達すると、移動度を低下させる。また、界面におけるボロン濃度が不均一になり易い。
プラズマで発生した活性窒素を酸化シリコン膜又は酸化窒化シリコン膜に導入することにより、絶縁膜表面又は膜中にピークを持つ窒素濃度分布を得ることができる。このようなプラズマ窒化を用いることにより、基板との界面における窒素濃度を抑えつつ、より多くの窒素を導入可能である。高い窒素濃度はボロンの突き抜け抑制に有効である。
又、より多くの窒素を導入することにより、絶縁膜の誘電率を大きくすることが可能である。反転容量換算膜厚(Teff)を薄く抑えつつ、物理的膜厚を厚くすることにより、ゲートのリーク電流抑制に有効となる。
絶縁膜とシリコン基板との界面における窒素濃度を低く押さえることにより、チャネル領域における移動度の低下を抑制することができる。又、NBTI(negative bias temperature instability)特性の劣化を抑制するのに有効である。なお、NBTI特性は、ストレスをかけて、温度を上昇させた時の劣化特性である。
窒素プラズマを基板から離れた場所で発生させ、活性窒素を基板に導入する技術は基板にダメージを与えないダメージフリーなプロセスと言われている。
本発明者は、プラズマで発生した活性窒素をプラズマから離して配置したシリコン基板の絶縁膜中に導入しても、基板に何らかのダメージを与える可能性があると考えた。このダメージを回復するためには、窒素導入工程より高温でのアニール処理が有効であろう。そこで、アニール処理による影響を調べた。
FIGs.1A〜1Eは、本発明者が行った実験のサンプルの作成工程を示す断面図である。
FIG.1Aに示すように、シリコン基板1の表面に活性領域4を覆うマスクを形成し、シリコン基板1に異方性エッチングを行い、素子分離用トレンチ2を形成する。素子分離用トレンチ2を埋め込むように酸化シリコン等の絶縁層を堆積し、シリコン基板1表面上の不要の絶縁層を化学機械研磨(CMP)により除去することにより、トレンチ内に絶縁膜を埋め込んだシャロートレンチアイソレーション(STI)による素子分離領域3を形成した。
FIG.1Bに示すように、965℃の酸素雰囲気中でシリコン基板1の活性領域4表面に厚さ1.0nmのゲート酸化膜5を形成した。
FIG.1Cに示すように、1.5kWのマイクロ波によって励起した窒素プラズマから導出した活性窒素によって、450℃の雰囲気中でゲート絶縁膜5に窒素を導入した。酸化シリコン膜表面に窒素が導入され、窒化酸化シリコン膜5xとなる。活性窒素導入は、米国カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能であるリモートプラズマ窒化装置を用いた。
FIG.7Aは、リモートプラズマ窒化装置の構成を概略的に示す.プラズマ発生チャンバ21にはNガスが導入され、窒素プラズマを発生させる.窒素プラズマから活性窒素(ラジカル)が発生し、反応チャンバ22内に供給される。反応チャンバ2には、多数のランプを含むランプ加熱装置23が備えられ、ウエハ24を加熱できる。
FIG.1Dに示すように、1050℃の窒素雰囲気中でアニール処理を行ない、活性窒素導入により生じ得た基板のダメージを回復させた。窒化酸化シリコン膜5xは、アニール処理により窒化酸化シリコン膜5yとなる。
FIG.1Eに示すように、ゲート絶縁膜上に厚さ100nmの多結晶シリコン層をCVDで堆積し、レジストパターンを用いてパターニングすることにより、ゲート長0.5μm〜1.0μm程度のゲート電極6を形成した。ゲート絶縁膜5yもパターニングされ、ゲート絶縁膜5zとなった。
ゲート電極をパターニングした後、p型不純物であるBをイオン注入し、エクステンション領域7を形成した。その後、ゲート電極を覆うように基板上に厚さ約60nmの酸化シリコン膜を化学気相堆積(CVD)により堆積し、リアクティブイオンエッチングを行い、平坦面上の酸化シリコン膜を除去し、ゲート電極側壁上にのみサイドウォールスペーサ8を残した。
サイドウォールスペーサ8形成後、さらにp型不純物Bをイオン注入し、高濃度ソース/ドレイン領域9を形成した。イオン注入工程においては、ゲート電極6にもp型不純物Bがイオン注入される。その後、層間絶縁膜を形成し、ソース/ドレイン領域、ゲート電極を露出する開口を形成し、電極を形成した。このようにしてサンプルS1を得た。
なお、比較のためFIG.1Cに示す活性窒素導入工程の後、FIG.1Dに示すアニール処理は行なわず、FIG.1Eに示すように、MOSFETを形成した比較用サンプルS2も作成した。
FIG.1Fは、作成した2種類のMOSFETの特性を示すグラフである。図中横軸は、ゲート電圧Vgから閾値Vthを差引いたVg−Vthを単位Vで示す。縦軸は、相互コンダクタンスGmに反転容量換算膜厚Teffを乗算し、さらにチャネル領域の幅Wと長さLの比W/Lを乗算した正規化相互コンダクタンスを単位mS×nmで示す。相互コンダクタンスがゲート絶縁膜の厚さ及びチャネル領域の大きさに係わらず正規化される。
活性窒素導入後、窒素雰囲気中1050℃でアニール処理を行なったサンプルS1の特性s1は、窒素雰囲気中のアニール処理を行なわなかったサンプルS2の特性s2と比べ、ほぼ全領域でより高い相互コンダクタンスを示している。アニール処理により、MOSFETの特性が向上したことが明らかである。キャリアの移動度が向上し、飽和電流が向上したものと考えられる。
このようにして、活性窒素の導入後アニール処理を行なうことにより、トランジスタの特性が向上することが判明したが、アニール処理の条件によって特性向上がどのように変化するかをさらに調べた。アニール処理の雰囲気として、窒素(N)、一酸化窒素(NO)、酸素(O)を用いた。
先ず、FIG.1Aに示す工程同様の工程により、シリコン基板に素子分離領域3を形成した。FIG.1Bに示す工程同様の工程により、温度965℃のO雰囲気中でシリコン基板表面を熱酸化し、厚さ1.2nmのゲート酸化膜5を形成した。
その後、FIG.1Cに示す工程と同様の窒化工程を基板温度550℃で行なった。窒素を導入した段階で、ゲート絶縁膜の膜厚は、エリプソメータによる測定で1.457nmであった。
FIG.2Aに示すように、第3のサンプルS3に対しては、窒素導入後窒素雰囲気中1050℃のアニール処理を行なった。このアニール処理は、不活性ガス中でのアニール処理である。
FIG.2Bに示すように、第4のサンプルS4に対しては、窒素導入後NO雰囲気中950℃のアニール処理を行なった。このアニール処理は酸化、窒化を伴うアニール処理である。その後、窒素雰囲気中1050℃のアニール処理を行なった。この段階でエリプソメータで測定したゲート絶縁膜の膜厚は1.538nmであった。第3のサンプルと較べると、第4のサンプルに対してはNO中のアニール処理が追加されている。NO中アニール処理により増加した膜厚は0.081nmであった。
FIG.2Cに示すように、第5のサンプルS5に対しては、窒素導入後酸素(O)雰囲気中1000℃のアニール処理を行った。このアニール処理は、酸化を伴うアニール処理である。その後、窒素雰囲気中1050℃のアニール処理を行なった。第3のサンプルと較べると、第5のサンプルに対してはO中のアニール処理が追加されている。
なお、各アニール処理は、ラピッドサーマルアニールRTAにより行ない、ごく短時間である。その後、第1、第2のサンプル同様絶縁ゲート電極、ソース/ドレイン領域を形成した。
FIG.2Dは、作成した第3、第4及び第5のサンプルの特性を示すグラフである。横軸及び縦軸はFIG.1F同様である。
第1のサンプルとゲート絶縁膜の厚さ、活性窒素導入時の温度が若干異なる第3のサンプルS3の特性s3は、FIG.1Fの特性s1とほぼ同様であった。活性窒素導入後NO雰囲気中950℃の(窒化、酸化)アニール処理を行なったサンプルS4の特性s4は、明かな向上を示した。活性窒素導入後酸素雰囲気中1000℃の(酸化)アニール処理を行なったサンプルS5の特性s5は、両者の中間の特性であった。
これらの結果をまとめると、活性窒素導入後、アニール処理を行なうと相互コンダクタンスが向上することが明かである。酸素雰囲気中でアニール処理を行っても、窒素雰囲気中のアニール処理の場合と較べ相互コンダクタンスは向上するが、さらにアニール処理をNO雰囲気中の窒化酸化アニールで行なった時が最も相互コンダクタンスが高くなる。
これは、NO雰囲気中のアニールによれば、基板側の界面近傍にシリコン−酸素−窒素(Si−O−N)結合が効率よく形成されるためと、発明者は考えている。
但し酸化性、又は窒化酸化性雰囲気中でのアニール処理は、基板の酸化、又は窒化酸化を生じさせ、ゲート絶縁膜が厚くなる。実効ゲート絶縁膜厚2nm以下のトランジスタを作成する場合、膜厚増加の少ないNO雰囲気中のアニール処理がより好ましいであろう。NOガス雰囲気中でのアニール処理による絶縁膜厚の増加は0.2nm以下とすることが好ましい。厚さ1.7nm以下のゲート絶縁膜を得る場合、初期の酸化膜厚は1.5nm以下とすることが好ましい。
従来技術で述べたように、シリコン酸窒化膜に活性窒素(ラジカル)を導入することが提案されている。本発明者は、下記の2種類の製造方法によって形成したゲート絶縁膜を有する半導体装置において、信頼性評価であるTDDB(time dependent dielectric breakdown)の測定を行った。(1)、(2)の製造方法において、酸化膜厚,活性窒素導入,NO熱処理、N熱処理は順番が異なるが、それぞれの処理内容は同一のものである。
(1)熱酸化膜を形成後に、NOガス雰囲気で熱処理した後に、活性窒素によって窒素を導入し、しかる後にNガス雰囲気にて熱処理したゲート絶縁膜、と
(2)熱酸化膜を形成後、活性窒素によって窒素を導入し、しかる後にNOガス雰囲気中で熱処理し、更にそれよりも高温のNガス雰囲気にて熱処理したゲート絶縁膜。
上記測定にてストレス印加後に破壊判定基準以下であった歩留まりを比較すると、(1)のサンプルでは0%であったが、(2)のサンプルでは88%と両者に大きな差が生じた。
すなわち(2)のサンプルは、(1)のサンプルとほぼ同様な絶縁膜中での窒素分布を有するが,信頼性面での効果の差が大きい。この理由は活性窒素導入処理後に行うNO雰囲気での熱処理によって、基板側の界面近傍にシリコン−酸素−窒素(Si−O−N)結合が効率よく形成されるためと、本発明者は考えている。
なお、NOガス雰囲気中でのアニールの後、更にそれより高温のNガス雰囲気での熱処理を行ったのは、NBTI特性を改善するためであリ、必須の工程ではない。
プラズマ窒化装置として、リモートプラズマ窒化装置の他、同じ米国カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能なデカップルドRF窒素プラズマ装置が知られている。
FIG.7Bは、デカップルドRF窒素プラズマ装置の構成を概略的に示す。この装置においては、下部にサンプル27を収容する反応室25の頂部上に設けたコイル26のRF励起により窒素プラズマを発生させる。窒素プラズマは反応室の上壁に沿う、サンプル27から離れた領域内にのみ発生する。この装置を以下DPNと略記する。
DPN窒化装置を用い、2種類のサンプルを形成した。
FIG.3Aは、2種類のサンプルS6、S7及び比較用のサンプルS8の作成条件を示す。
先ず、FIG.1A、1Bに示す工程と同様の工程により、900℃の酸素雰囲気中で厚さ0.85nmの酸化シリコン膜をランプアニール装置で成膜した。その後、DPN装置内でRF電力700Wで窒素プラズマを励起し、室温雰囲気中で下方に配置した基板の酸化シリコン膜に活性窒素を導入した。
第6のサンプルS6に対しては、活性窒素導入後、1000℃の減圧酸素雰囲気中で酸化アニール処理(RTO)を行なった後、1050℃の窒素雰囲気中でアニール処理(RTA)を行なった。
第7のサンプルS7に対しては、活性窒素導入後、950℃のNOガス雰囲気中で窒化酸化アニール処理(RTNO)を行ない、続いて1050℃の窒素雰囲気中でアニール処理(RTA)を行なった。比較のため、酸化シリコン膜のみでゲート電極を形成したサンプルS8も2種類作成した。
FIG.3Bは、これらのサンプルの測定結果を示す。横軸が反転容量換算膜厚Teffを単位nmで示し、縦軸がゲートリーク電流Igを単位(A/cm)で示す。酸化シリコン膜のみでゲート絶縁膜を形成したサンプルの特性s8は、×印で示した2点であり、外挿すると直線のようになる。
第6のサンプルS6の特性s6は、比較サンプルS8の特性s8より下方にあり、ゲートリーク電流が減少できることを示している。
第7のサンプルS7の測定点s7は、NO中の窒化酸化アニール処理であり、酸化が抑えられ、実効ゲート絶縁膜厚が測定点s6よりも薄くなっている。又、特性s8と比べ下方に存在し、サンプルS6同様ゲートリーク電流が低減できることを示している。
FIG.3Bの特性において、ゲートリーク電流の低減度合いは2つのサンプルS6、S7でほぼ同等である。サンプルS7は、実効ゲート絶縁膜厚を0.013nm薄くできている。また、相互コンダクタンスGmも優れており、半導体装置の特性として、ゲート長40nmのMOSトランジスタにおいて飽和電流が3.6%向上できた。
さらに、活性窒素を導入したゲート絶縁膜中で窒素がどのように分布するかを2次イオン質量分析(SIMS)によって調べた。活性窒素導入装置としてはDPNを用い、活性窒素導入後のアニール処理を酸素雰囲気中、NO雰囲気中の2種類で行なった。
FIG.4Aの表は、2種類のサンプルの作成工程を概略的に示す。第9のサンプルS9は、900℃の酸素雰囲気中で厚さ0.8nmの酸化シリコン膜をランプアニール装置によって成膜し、700WのデカップルドRF窒素プラズマによって室温雰囲気中でゲート酸化膜中に活性窒素を導入(DPN)した。その後、1000℃の減圧酸素雰囲気中でアニール処理RTOを行ない、続いて1050℃の窒素雰囲気中でアニール処理(RTA)を行なった。
第10のサンプルS10は、第9のサンプルS9同様厚さ0.8nmの酸化シリコン膜を形成し、DPN装置により活性窒素を導入した後、950℃のNOガス雰囲気中のアニール処理(RTNO)を行ない、さらに1050℃窒素雰囲気中のアニール処理(RTA)を行なった。
FIG.4Bは、これら2種類のサンプルの測定結果を示すグラフである。横軸が表面からの深さを単位nmで示し、縦軸が測定された窒素濃度を単位(atoms/cc)で示す。酸素雰囲気中でアニール処理を行なったサンプルの特性s9は、表面近傍においてより高いピーク値を有し、深さと共に徐々に窒素濃度は減少している。測定範囲内で1桁以上の窒素の濃度の変化を示しているがゲート絶縁膜とシリコン基板との界面が途中に存在する。
窒化酸化膜の膜厚は1.324nm、窒素濃度のピークは8.6at%、基板との界面における窒素濃度は3.6at%であった。界面での窒素濃度はピーク窒素濃度の1/2以下である。
活性窒素導入後NO雰囲気中でアニール処理を行なったサンプルS10の特性s10は、表面側のピークが幾分平坦に広がっているように見えるが、活性窒素導入による窒素分布とNO雰囲気中のアニール処理による窒素分布とが含まれるはずである。その後特性s9よりも若干高い窒素濃度を示しながら深さと共に減少する傾向を示し、ある程度深い位置からは特性s9とほぼ同様の分布である。
窒化酸化膜の膜厚は1.174nm、窒素濃度のピークは7.6at%、基板との界面における窒素濃度は4.9at%であった。窒化酸化膜の厚さを増加させれば、基板界面での窒素濃度をピーク窒素濃度の1/2以下とすることも可能であろう。基板との界面における窒素濃度は、いずれも5at%以下である。
表面側での窒素濃度をより高く、基板との界面での窒素濃度をより低くする観点からはO等の酸化性雰囲気中でのアニールがより好適であろう。但し、膜厚の増加は窒化酸化性雰囲気中でのアニールより大きい。窒化酸化膜の厚さを薄く抑え、優れた駆動能力を有するトランジスタを形成する観点からは、NO等の窒化酸化性雰囲気中でのアニールが好適であろう。
いずれの測定結果においても、窒素濃度はゲート絶縁膜表面側にピークを有し、深さと共にシリコン基板との界面に向って減少を続けている。従って、ゲート絶縁膜中に多量の窒素を導入し、ボロンの突き抜けを有効に抑制できると共に、シリコン基板との界面における窒素濃度は、好ましくは5at%以下に、抑制し、チャネル領域における移動度の低下を抑制できることが分る。
さらに、酸化シリコン膜の表面近傍のみに活性窒素が導入されることを期待して、デカップルドRFプラズマの励起エネルギを700Wから500Wに下げた条件で実験を行った。
FIG.6Aの表は、3種類のサンプルの作成工程を概略的に示す。第11のサンプルS11は、900℃の酸素雰囲気中で厚さ0.8nmの酸化シリコン膜をランプアニール装置によって成膜し、500WのデカップルドRF窒素プラズマによって室温雰囲気中、バイアス電界なしでゲート酸化膜中に活性窒素を導入(DPN)した。その後、1000℃の減圧酸素雰囲気中でアニール処理(RTO)を行ない、続いて1050℃の窒素雰囲気中でアニール処理(RTA)を行なった。
第12のサンプルS12は、第11のサンプル同様、900℃の酸素雰囲気中で厚さ0.8nmの酸化シリコン膜をランプアニール装置によって成膜し、500WのデカップルドRF窒素プラズマによって室温雰囲気中でゲート酸化膜中に活性窒素を導入(DPN)した。その後、950℃の減圧NO雰囲気中でアニール処理(RTNO)を行ない、続いて1050℃の窒素雰囲気中でアニール処理(RTA)を行なった。
第13のサンプルS13は、第11のサンプル同様、900℃の酸素雰囲気中で厚さ0.8nmの酸化シリコン膜をランプアニール装置によって成膜し、500WのデカップルドRF窒素プラズマによって室温雰囲気中でゲート酸化膜中に活性窒素を導入(DPN)した。その後、1000℃の減圧酸素雰囲気中でアニール処理(RTO)を行ない、続いて950℃の減圧NO雰囲気中でアニール処理(RTNO)を行ない、さらに1050℃の窒素雰囲気中でアニール処理(RTA)を行なった。NO雰囲気中のアニールの後、さらに高温でRTAを行なうのは、NBTI特性の改善のためであり、必須の工程ではない。
FIG.6Bは、これら3種類のサンプルの測定結果を示すグラフである。横軸が表面からの深さを単位nmで示し、縦軸が測定された窒素濃度を単位(atoms/cc)で示す。
酸素雰囲気中でアニール処理を行った第11のサンプルS11の特性s11は、表面近傍においてより高いピーク値を有し、深さと共に徐々に窒素濃度は減少している。測定範囲内で1桁以上の窒素濃度変化を示している。ゲート絶縁膜とシリコン基板との界面が途中に存在する。
窒化酸化膜の膜厚は1.189nm、窒素濃度のピークは7.5at%、基板との界面における窒素濃度は2.2at%であった。界面での窒素濃度は、ピーク窒素濃度の1/2以下である。
活性窒素導入後、NO雰囲気中でアニール処理を行なった第12のサンプルS12の特性s12は、表面近傍のピークが幾分増加し、広がっている。その後、特性S11よりも若干高い窒素濃度を示しながら、深さと共に減少する傾向を示すが、界面に近づくと窒素量が増加して、表面と界面近傍とで2つのピークを有する特徴的な分布を示す。NO雰囲気中のアニール処理は、基板との界面近傍に窒素を導入する傾向があるようである。
窒化酸化膜の膜厚は1.170nm、窒素濃度のピークは7.8at%、基板との界面における窒素濃度は4.8at%であった。
活性窒素導入後、酸素雰囲気のアニールに続いてNO雰囲気のアニールを行なった第13のサンプルS13の特性s13は、表面側のピークは酸素アニールのサンプルの特性s11と同等である。s11の特性と差があるように見えるが、2次イオン質量分析(SIMS)の測定誤差内の違いである。界面に近づくと窒素量が増加して、NO雰囲気中で界面が効果的に窒化されていることが確認できる。
窒化酸化膜の膜厚は1.157nm、窒素濃度のピークは7.4at%、基板との界面における窒素濃度は2.4at%であった。
活性窒素導入後、NO雰囲気中でアニール処理を行い、特性を改善しても、基板との界面での窒素濃度は5at%以下に抑えることができる。条件を選択することにより、界面での窒素濃度を表面での窒素濃度の1/2以下にすることも可能である。 サンプルS12,S13の特性s12、s13から、活性窒素導入による窒素分布とNO雰囲気中のアニール処理による窒素分布とをそれぞれ制御することにより、種々の窒素分布を実現できることが判る。活性窒素導入による鋭い分布形状を余り崩すことなく、NO雰囲気中アニールにより界面近傍に窒素を導入することも可能である。ゲート絶縁膜表面と基板との界面とで異なる要請による異なる窒素濃度を実現することも容易になる。
FIG.5A〜5Dは、以上の実験結果に基づいた、本発明の実施例による半導体装置の製造方法を示す断面図である。
FIG.5Aに示すように、シリコン基板1にSTIによる素子分離領域3を形成する。STIの素子分離領域で画定された活性領域中に所望のイオン注入を行ない、n型ウエル4n、p型ウエル4pを形成する。なお、2つのウエルのみを示すが、同時に複数のウエルが形成される。
露出しているシリコン基板表面に800℃のパイロジェニック酸化を行ない、厚さ7nmの酸化シリコン膜11を形成する。なお、パイロジェック酸化は酸素中で水素を燃焼させた雰囲気により酸化を行なう方法である。厚さ7nmのゲート酸化膜は、動作電圧3V程度のMOSFETを作成するためのゲート絶縁膜となる。
低電圧動作をさせるMOSFETを作成する活性領域においては、成長した酸化シリコン膜11をエッチングで除去する。965℃の酸素雰囲気中でドライ酸化を行ない、厚さ1.2nmの酸化シリコン膜12を形成する。厚さ1.2nmのゲート酸化膜は、たとえば動作電圧1〜1.2V程度のMOSFETを作成するためのゲート絶縁膜となる。なお、シリコン基板表面に自然酸化膜が存在する場合、水素ラジカル等の還元性雰囲気で自然酸化膜を除去してもよい。清浄なシリコン表面を酸化することにより良質の酸化シリコン膜を形成できる。
2種類の厚さを有するゲート絶縁層を形成する場合を説明したが、3種類以上の厚さのゲート絶縁層を形成してもよい。
この酸化により先に形成した厚い酸化シリコン膜11も若干成長する。薄いゲート絶縁膜12を有するウエルもn型及びp型が形成される。
FIG.5Bに示すように、1.5kWのマイクロ波によって得られたRPN窒素プラズマにより、550℃の雰囲気中でゲート絶縁膜11、12に活性窒素を導入する。活性窒素を導入され、ゲート絶縁膜は窒化酸化シリコン膜11x、12xとなる。
FIG.5Cに示すように、950℃のNOガス雰囲気中でアニール処理を行なう。NOガスにより、ゲート絶縁膜はさらに酸窒化され、ダメージが回復する。このようにして、ゲート絶縁膜11y、12yが形成される。引き続き、NBTI特性の劣化を抑制する等のために、窒素雰囲気中でさらに高温のアニール処理を行なってもよい。
その後、ゲート絶縁膜上に厚さ100nmの多結晶シリコン層を形成し、レジストパターンを用いて所望のゲート長にパターニングする。薄いゲート絶縁膜12yの上には、ゲート長40nmのゲート電極を形成する。
図5Dに示すように、パターニングしたゲート電極及びnチャネル領域、pチャネル領域を選択するレジストマスクをマスクとし、n型不純物、p型不純物のイオン注入を行ない、エクステンション領域7p、7nを作成する。その後、厚さ約60nmの酸化シリコン膜を堆積し、RIEを行なうことによりサイドウォールスペーサ8を形成する。サイドウォールスペーサを有するゲート電極及びnチャネル領域、pチャネル領域を分離するレジストマスクを用い、n型不純物、p型不純物をイオン注入し、ソース/ドレイン領域9n、9pを形成する。
その後、必要に応じて露出しているシリコン表面にシリサイド化を行ない、層間絶縁膜で覆う。層間絶縁膜2に開口を形成し、引出しプラグを形成し、さらに必要な配線、層間絶縁膜の形成を行なう。
このようにして、薄いゲート絶縁層と厚いゲート絶縁層を有し、薄いゲート絶縁層においてもボロンの突き抜けを抑制し、かつチャネル領域の移動度の低下を抑制したCMOS集積回路を形成する。
このような工程により、2nm以下、特に1.7nm以下の薄い実効ゲート絶縁膜厚を有し、ボロン突き抜けを防止でき、かつチャネル領域の移動度低減を抑制することのできる半導体装置が形成される。
このように、上述の実施例によれば、ゲート絶縁膜中に表面側で高く、シリコン基板との界面で低い窒素濃度を導入し、ボロンのゲート絶縁膜突き抜けを抑制し、かつチャネル領域における移動度低減を抑制できる。
以上実施例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。例えば、目的に応じて、NO中の窒化酸化アニールに代え、不活性ガスで希釈したNO中のアニールなどを用いてもよい。半導体基板上に初めに形成する絶縁膜として酸化シリコン膜に代え、基板との界面で3at%以下の窒素を含む窒化酸化シリコン膜を形成してもよい。窒化酸化シリコン膜上に高い誘電率を有するハイk材料の膜を積層してもよい。
FIG.7Cは、high−k(高誘電率)材料の膜を積層した構成を示す。high−k材料は、酸化シリコンより著しく大きな誘電率を有する。例えば、シリコン基板30表面に、750℃の酸素雰囲気中で厚さ0.58nmの酸化シリコン膜31をランプアニール装置によって成膜し、500WのデカップルドRF窒素プラズマによって室温雰囲気中でゲート酸化膜中に活性窒素を導入(DPN)した。その後、900℃のNOガス雰囲気中のアニール処理(RTNO)を行ない、さらに1050℃窒素雰囲気中のアニール処理(RTA)を行なった。この窒化酸化膜厚は、0.80nmであった。下地酸化膜厚、プラズマ窒化強度、NOガスアニール温度、時間等の調整で、さらに薄膜化することも可能であろう。この酸化窒化膜上に、Al,Hf,Zr等の酸化膜、それらの酸化シリケート膜等のハイk材料膜32を形成することで、半導体基板とハイk材料との反応を防止し、かつ信頼性および駆動能力の優れたゲート絶縁膜を提供できる。
その他種々の変更、修飾、組み合わせ、等が可能なことは当業者に自明であろう。
Introducing nitrogen into the silicon oxide film is effective in preventing boron from penetrating through the gate insulating film in the ion implantation of boron into the gate electrode. However, as the gate insulating film becomes thinner, it becomes difficult to prevent boron from penetrating, and boron reaches the interface between the gate insulating film and the silicon substrate. When boron reaches the channel region, the mobility is lowered. Also, the boron concentration at the interface tends to be non-uniform.
By introducing active nitrogen generated by plasma into a silicon oxide film or a silicon oxynitride film, a nitrogen concentration distribution having a peak in the surface of the insulating film or in the film can be obtained. By using such plasma nitriding, it is possible to introduce more nitrogen while suppressing the nitrogen concentration at the interface with the substrate. A high nitrogen concentration is effective in suppressing boron penetration.
In addition, the dielectric constant of the insulating film can be increased by introducing more nitrogen. Increasing the physical film thickness while suppressing the inversion capacitance equivalent film thickness (Teff) is effective in suppressing gate leakage current.
By reducing the nitrogen concentration at the interface between the insulating film and the silicon substrate, the mobility in the channel region can be prevented from lowering. Further, it is effective for suppressing deterioration of NBTI (negative bias temperature instability) characteristics. The NBTI characteristic is a deterioration characteristic when the temperature is increased by applying stress.
The technique of generating nitrogen plasma at a location away from the substrate and introducing active nitrogen into the substrate is said to be a damage-free process that does not damage the substrate.
The present inventor has considered that even if active nitrogen generated in plasma is introduced into an insulating film of a silicon substrate arranged away from plasma, there is a possibility of causing some damage to the substrate. In order to recover this damage, annealing at a higher temperature than the nitrogen introduction process will be effective. Therefore, the influence of annealing treatment was examined.
FIGs. 1A to 1E are cross-sectional views showing a sample preparation process of an experiment conducted by the present inventors.
FIG. As shown to 1A, the mask which covers the active region 4 is formed in the surface of the silicon substrate 1, and anisotropic etching is performed to the silicon substrate 1, and the element isolation trench 2 is formed. An insulating layer such as silicon oxide is deposited so as to fill the element isolation trench 2, and an unnecessary insulating layer on the surface of the silicon substrate 1 is removed by chemical mechanical polishing (CMP) to embed an insulating film in the trench. An element isolation region 3 was formed by shallow trench isolation (STI).
FIG. As shown in FIG. 1B, a gate oxide film 5 having a thickness of 1.0 nm was formed on the surface of the active region 4 of the silicon substrate 1 in an oxygen atmosphere at 965 ° C.
FIG. As shown in FIG. 1C, nitrogen was introduced into the gate insulating film 5 in an atmosphere at 450 ° C. by active nitrogen derived from nitrogen plasma excited by a 1.5 kW microwave. Nitrogen is introduced into the surface of the silicon oxide film to form a silicon nitride oxide film 5x. For the introduction of active nitrogen, a remote plasma nitriding apparatus available from Applied Materials of Santa Clara, California, USA was used.
FIG. 7A schematically shows the configuration of the remote plasma nitriding apparatus. The plasma generation chamber 21 has N 2 Gas is introduced and nitrogen plasma is generated. Active nitrogen (radicals) is generated from the nitrogen plasma and supplied into the reaction chamber 22. The reaction chamber 2 includes a lamp heating device 23 including a number of lamps, and can heat the wafer 24.
FIG. As shown in FIG. 1D, annealing treatment was performed in a nitrogen atmosphere at 1050 ° C. to recover the substrate damage caused by the introduction of active nitrogen. The silicon nitride oxide film 5x becomes a silicon nitride oxide film 5y by annealing.
FIG. As shown in FIG. 1E, a polycrystalline silicon layer having a thickness of 100 nm is deposited on the gate insulating film by CVD, and patterned using a resist pattern, thereby forming a gate electrode 6 having a gate length of about 0.5 μm to 1.0 μm. Formed. The gate insulating film 5y was also patterned to form the gate insulating film 5z.
After patterning the gate electrode, B, which is a p-type impurity, was ion-implanted to form an extension region 7. Thereafter, a silicon oxide film having a thickness of about 60 nm is deposited on the substrate so as to cover the gate electrode by chemical vapor deposition (CVD), reactive ion etching is performed, the silicon oxide film on the flat surface is removed, and the gate is removed. Sidewall spacers 8 were left only on the electrode sidewalls.
After the side wall spacer 8 was formed, p-type impurity B was further ion-implanted to form a high concentration source / drain region 9. In the ion implantation process, the p-type impurity B is also ion-implanted into the gate electrode 6. Thereafter, an interlayer insulating film was formed, an opening exposing the source / drain region and the gate electrode was formed, and an electrode was formed. A sample S1 was thus obtained.
For comparison, FIG. After the active nitrogen introduction step shown in FIG. 1D is not performed, and FIG. As shown in 1E, a comparative sample S2 in which a MOSFET was formed was also prepared.
FIG. 1F is a graph showing the characteristics of the two types of MOSFETs created. In the figure, the horizontal axis indicates Vg−Vth, which is obtained by subtracting the threshold value Vth from the gate voltage Vg, in the unit V. The vertical axis represents the normalized transconductance in units of mS × nm, which is obtained by multiplying the transconductance Gm by the inversion capacitance equivalent film thickness Teff and further multiplying the ratio W / L of the width W and the length L of the channel region. The transconductance is normalized regardless of the thickness of the gate insulating film and the size of the channel region.
The characteristic s1 of the sample S1 annealed at 1050 ° C. in the nitrogen atmosphere after the introduction of active nitrogen has higher transconductance in almost the entire region than the characteristic s2 of the sample S2 not annealed in the nitrogen atmosphere. Show. It is clear that the MOSFET characteristics are improved by the annealing treatment. It is considered that the carrier mobility is improved and the saturation current is improved.
Thus, it has been found that the transistor characteristics are improved by performing the annealing process after the introduction of active nitrogen. However, it was further investigated how the characteristics improvement changes depending on the conditions of the annealing process. Nitrogen (N 2 ), Nitric oxide (NO), oxygen (O 2 ) Was used.
First, FIG. The element isolation region 3 was formed on the silicon substrate by the same process as shown in 1A. FIG. By a process similar to that shown in 1B, O at a temperature of 965 ° C. 2 The surface of the silicon substrate was thermally oxidized in an atmosphere to form a gate oxide film 5 having a thickness of 1.2 nm.
Then, FIG. A nitriding step similar to the step shown in 1C was performed at a substrate temperature of 550 ° C. At the stage where nitrogen was introduced, the thickness of the gate insulating film was 1.457 nm as measured by an ellipsometer.
FIG. As shown in 2A, the third sample S3 was annealed at 1050 ° C. in a nitrogen atmosphere after introducing nitrogen. This annealing process is an annealing process in an inert gas.
FIG. As shown in 2B, the fourth sample S4 was annealed at 950 ° C. in a NO atmosphere after introducing nitrogen. This annealing process is an annealing process involving oxidation and nitridation. Thereafter, annealing was performed at 1050 ° C. in a nitrogen atmosphere. At this stage, the thickness of the gate insulating film measured with an ellipsometer was 1.538 nm. Compared to the third sample, an annealing treatment in NO is added to the fourth sample. The film thickness increased by the annealing treatment in NO was 0.081 nm.
FIG. As shown in 2C, for the fifth sample S5, oxygen (O 2 ) Annealing treatment at 1000 ° C. was performed in the atmosphere. This annealing process is an annealing process accompanied by oxidation. Thereafter, annealing was performed at 1050 ° C. in a nitrogen atmosphere. Compared to the third sample, O for the fifth sample 2 An annealing process inside has been added.
Each annealing process is performed by rapid thermal annealing RTA and is very short. Thereafter, an insulated gate electrode and source / drain regions were formed as in the first and second samples.
FIG. 2D is a graph showing the characteristics of the created third, fourth, and fifth samples. The horizontal and vertical axes are FIG. Same as 1F.
The characteristic s3 of the third sample S3, which is slightly different from the first sample in the thickness of the gate insulating film and the temperature when active nitrogen is introduced, is shown in FIG. It was almost the same as the characteristic s1 of 1F. The characteristic s4 of the sample S4 subjected to the annealing treatment (nitriding, oxidizing) at 950 ° C. in the NO atmosphere after introducing the active nitrogen showed a clear improvement. The characteristic s5 of the sample S5 that was subjected to (oxidation) annealing at 1000 ° C. in an oxygen atmosphere after the introduction of active nitrogen was an intermediate characteristic between the two.
Summarizing these results, it is clear that the mutual conductance is improved by annealing after the introduction of active nitrogen. Even if the annealing process is performed in an oxygen atmosphere, the mutual conductance is improved as compared with the annealing process in a nitrogen atmosphere, but the mutual conductance is the highest when the annealing process is performed by nitriding oxidation annealing in an NO atmosphere. .
The inventors think that this is because silicon-oxygen-nitrogen (Si-O-N) bonds are efficiently formed in the vicinity of the interface on the substrate side by annealing in an NO atmosphere.
However, annealing treatment in an oxidizing or nitriding oxidizing atmosphere causes oxidation or nitridation oxidation of the substrate, and the gate insulating film becomes thick. When a transistor having an effective gate insulating film thickness of 2 nm or less is formed, an annealing process in an NO atmosphere in which the film thickness increase is small is more preferable. The increase in the insulating film thickness due to the annealing process in the NO gas atmosphere is preferably 0.2 nm or less. When a gate insulating film having a thickness of 1.7 nm or less is obtained, the initial oxide film thickness is preferably 1.5 nm or less.
As described in the prior art, it has been proposed to introduce active nitrogen (radical) into the silicon oxynitride film. The present inventor measured TDDB (time dependent dielectric breakdown), which is a reliability evaluation, in a semiconductor device having a gate insulating film formed by the following two types of manufacturing methods. In the manufacturing methods of (1) and (2), oxide film thickness, introduction of active nitrogen, NO heat treatment, N 2 Although the order of the heat treatment is different, the contents of each treatment are the same.
(1) After forming a thermal oxide film, after heat treatment in an NO gas atmosphere, nitrogen is introduced by active nitrogen, and then N 2 A gate insulating film heat-treated in a gas atmosphere, and
(2) After forming the thermal oxide film, nitrogen is introduced by active nitrogen, and then heat treatment is performed in an NO gas atmosphere. 2 Gate insulation film heat-treated in a gas atmosphere.
Comparing yields that were below the fracture criterion after applying stress in the above measurement, it was 0% for the sample (1), but 88% for the sample (2), showing a large difference between the two.
That is, the sample of (2) has a nitrogen distribution in the insulating film almost the same as the sample of (1), but the difference in the effect on reliability is large. The present inventor believes that this is because a silicon-oxygen-nitrogen (Si-O-N) bond is efficiently formed in the vicinity of the interface on the substrate side by heat treatment in an NO atmosphere performed after the active nitrogen introduction treatment. Yes.
Note that after annealing in a NO gas atmosphere, the N 2 The reason for performing the heat treatment in the gas atmosphere is to improve the NBTI characteristics, and is not an essential process.
As a plasma nitriding apparatus, in addition to a remote plasma nitriding apparatus, a decoupled RF nitrogen plasma apparatus available from Applied Materials, Inc. of Santa Clara, California is also known.
FIG. 7B schematically shows the configuration of a decoupled RF nitrogen plasma apparatus. In this apparatus, nitrogen plasma is generated by RF excitation of a coil 26 provided on the top of a reaction chamber 25 that houses a sample 27 in the lower part. Nitrogen plasma is generated only in the region away from the sample 27 along the upper wall of the reaction chamber. This device is hereinafter abbreviated as DPN.
Two types of samples were formed using a DPN nitriding apparatus.
FIG. 3A shows conditions for creating two types of samples S6 and S7 and a sample S8 for comparison.
First, FIG. A silicon oxide film having a thickness of 0.85 nm was formed with a lamp annealing apparatus in an oxygen atmosphere at 900 ° C. by a process similar to the process shown in 1A and 1B. Thereafter, nitrogen plasma was excited with 700 W of RF power in the DPN apparatus, and active nitrogen was introduced into the silicon oxide film of the substrate disposed below in the room temperature atmosphere.
The sixth sample S6 was subjected to oxidation annealing (RTO) in a reduced pressure oxygen atmosphere at 1000 ° C. after introduction of active nitrogen and then annealing (RTA) in a nitrogen atmosphere at 1050 ° C.
For the seventh sample S7, after introducing active nitrogen, nitriding oxidation annealing (RTNO) was performed in a NO gas atmosphere at 950 ° C., followed by annealing (RTA) in a nitrogen atmosphere at 1050 ° C. . For comparison, two types of sample S8 in which a gate electrode is formed only with a silicon oxide film were also prepared.
FIG. 3B shows the measurement results of these samples. The horizontal axis represents the inversion capacitance equivalent film thickness Teff in the unit of nm, and the vertical axis represents the gate leakage current Ig in the unit (A / cm 2 ). The characteristic s8 of the sample in which the gate insulating film is formed of only the silicon oxide film is the two points indicated by x, and when extrapolated, it becomes a straight line.
The characteristic s6 of the sixth sample S6 is below the characteristic s8 of the comparative sample S8, and indicates that the gate leakage current can be reduced.
The measurement point s7 of the seventh sample S7 is a nitridation oxidation annealing process in NO, oxidation is suppressed, and the effective gate insulating film thickness is thinner than the measurement point s6. In addition, it exists below the characteristic s8, and shows that the gate leakage current can be reduced as in the case of the sample S6.
FIG. In the characteristics of 3B, the reduction degree of the gate leakage current is almost equal between the two samples S6 and S7. In sample S7, the effective gate insulating film thickness is reduced by 0.013 nm. Also, the mutual conductance Gm is excellent. As a characteristic of the semiconductor device, a saturation current can be improved by 3.6% in a MOS transistor having a gate length of 40 nm.
Further, the distribution of nitrogen in the gate insulating film into which active nitrogen was introduced was examined by secondary ion mass spectrometry (SIMS). As the active nitrogen introducing device, DPN was used, and the annealing treatment after the introduction of active nitrogen was performed in two kinds of atmospheres of oxygen and NO.
FIG. The table of 4A schematically shows the production process of two types of samples. In the ninth sample S9, a silicon oxide film having a thickness of 0.8 nm was formed by a lamp annealing apparatus in an oxygen atmosphere at 900 ° C., and active nitrogen was formed in the gate oxide film in a room temperature atmosphere by 700 W decoupled RF nitrogen plasma. Was introduced (DPN). Thereafter, annealing RTO was performed in a reduced pressure oxygen atmosphere at 1000 ° C., followed by annealing (RTA) in a nitrogen atmosphere at 1050 ° C.
In the tenth sample S10, a silicon oxide film having a thickness of 0.8 nm is formed as in the ninth sample S9. After introducing active nitrogen using a DPN device, an annealing process (RTNO) in a NO gas atmosphere at 950 ° C. is performed. Then, annealing treatment (RTA) in a nitrogen atmosphere at 1050 ° C. was further performed.
FIG. 4B is a graph showing the measurement results of these two types of samples. The horizontal axis indicates the depth from the surface in the unit of nm, and the vertical axis indicates the measured nitrogen concentration in the unit (atoms / cc). The characteristic s9 of the sample annealed in the oxygen atmosphere has a higher peak value near the surface, and the nitrogen concentration gradually decreases with the depth. The change in nitrogen concentration by one digit or more within the measurement range is shown, but the interface between the gate insulating film and the silicon substrate exists in the middle.
The thickness of the nitrided oxide film was 1.324 nm, the peak of nitrogen concentration was 8.6 at%, and the nitrogen concentration at the interface with the substrate was 3.6 at%. The nitrogen concentration at the interface is ½ or less of the peak nitrogen concentration.
The characteristic s10 of the sample S10 annealed in the NO atmosphere after the introduction of active nitrogen appears to have a somewhat flat peak on the surface side, but the nitrogen distribution by the introduction of active nitrogen and the annealing treatment in the NO atmosphere Should be included. After that, it shows a tendency to decrease with the depth while showing a slightly higher nitrogen concentration than the characteristic s9, and the distribution is substantially the same as the characteristic s9 from a certain depth.
The thickness of the nitrided oxide film was 1.174 nm, the peak of nitrogen concentration was 7.6 at%, and the nitrogen concentration at the interface with the substrate was 4.9 at%. If the thickness of the nitrided oxide film is increased, the nitrogen concentration at the substrate interface may be reduced to ½ or less of the peak nitrogen concentration. The nitrogen concentration at the interface with the substrate is 5 at% or less.
From the viewpoint of increasing the nitrogen concentration on the surface side and lowering the nitrogen concentration at the interface with the substrate, O 2 Annealing in an oxidizing atmosphere such as However, the increase in the film thickness is larger than the annealing in the nitriding and oxidizing atmosphere. From the viewpoint of reducing the thickness of the nitrided oxide film and forming a transistor having an excellent driving capability, annealing in a nitrided oxidizing atmosphere such as NO may be suitable.
In any measurement result, the nitrogen concentration has a peak on the gate insulating film surface side, and continues to decrease toward the interface with the silicon substrate along with the depth. Therefore, a large amount of nitrogen can be introduced into the gate insulating film, and boron penetration can be effectively suppressed, and the nitrogen concentration at the interface with the silicon substrate is preferably suppressed to 5 at% or less, and the mobility in the channel region is reduced. It turns out that a fall can be suppressed.
Furthermore, the experiment was conducted under the condition that the excitation energy of the decoupled RF plasma was lowered from 700 W to 500 W, expecting that active nitrogen was introduced only near the surface of the silicon oxide film.
FIG. The table of 6A schematically shows the production process of three types of samples. In an eleventh sample S11, a silicon oxide film having a thickness of 0.8 nm is formed by a lamp annealing apparatus in an oxygen atmosphere at 900 ° C., and a gate oxide film is formed in a room temperature atmosphere by a 500 W decoupled RF nitrogen plasma without a bias electric field. Active nitrogen was introduced therein (DPN). Thereafter, annealing (RTO) was performed in a reduced pressure oxygen atmosphere at 1000 ° C., followed by annealing (RTA) in a nitrogen atmosphere at 1050 ° C.
In the twelfth sample S12, as in the eleventh sample, a silicon oxide film having a thickness of 0.8 nm is formed by a lamp annealing apparatus in an oxygen atmosphere at 900 ° C., and gated in a room temperature atmosphere by a 500 W decoupled RF nitrogen plasma. Active nitrogen was introduced into the oxide film (DPN). Thereafter, annealing (RTNO) was performed in a reduced pressure NO atmosphere at 950 ° C., followed by annealing (RTA) in a nitrogen atmosphere at 1050 ° C.
In the 13th sample S13, a silicon oxide film having a thickness of 0.8 nm is formed by a lamp annealing apparatus in a 900 ° C. oxygen atmosphere and is gated in a room temperature atmosphere by a 500 W decoupled RF nitrogen plasma. Active nitrogen was introduced into the oxide film (DPN). Thereafter, annealing treatment (RTO) is performed in a reduced pressure oxygen atmosphere at 1000 ° C., followed by annealing treatment (RTNO) in a reduced pressure NO atmosphere at 950 ° C., and further annealing treatment (RTA) in a nitrogen atmosphere at 1050 ° C. I did it. The reason why RTA is performed at a higher temperature after annealing in a NO atmosphere is to improve the NBTI characteristics and is not an essential process.
FIG. 6B is a graph showing the measurement results of these three types of samples. The horizontal axis indicates the depth from the surface in the unit of nm, and the vertical axis indicates the measured nitrogen concentration in the unit (atoms / cc).
The characteristic s11 of the eleventh sample S11 annealed in an oxygen atmosphere has a higher peak value near the surface, and the nitrogen concentration gradually decreases with depth. Nitrogen concentration change of one digit or more is shown in the measurement range. An interface between the gate insulating film and the silicon substrate exists in the middle.
The thickness of the nitrided oxide film was 1.189 nm, the nitrogen concentration peak was 7.5 at%, and the nitrogen concentration at the interface with the substrate was 2.2 at%. The nitrogen concentration at the interface is ½ or less of the peak nitrogen concentration.
The characteristic s12 of the twelfth sample S12 that has been annealed in an NO atmosphere after the introduction of active nitrogen has a broadened peak in the vicinity of the surface. Thereafter, while showing a nitrogen concentration slightly higher than the characteristic S11, it shows a tendency to decrease with the depth, but the nitrogen amount increases when approaching the interface, and has a characteristic distribution having two peaks at the surface and in the vicinity of the interface. Indicates. Annealing in an NO atmosphere seems to tend to introduce nitrogen near the interface with the substrate.
The thickness of the nitrided oxide film was 1.170 nm, the peak of the nitrogen concentration was 7.8 at%, and the nitrogen concentration at the interface with the substrate was 4.8 at%.
The characteristic s13 of the thirteenth sample S13 in which the nitrogen atmosphere is annealed after the introduction of active nitrogen and the NO atmosphere annealing is the same as the characteristic s11 of the oxygen annealing sample. Although it seems that there is a difference from the characteristic of s11, it is a difference within the measurement error of secondary ion mass spectrometry (SIMS). When approaching the interface, the amount of nitrogen increases and it can be confirmed that the interface is effectively nitrided in the NO atmosphere.
The thickness of the nitrided oxide film was 1.157 nm, the nitrogen concentration peak was 7.4 at%, and the nitrogen concentration at the interface with the substrate was 2.4 at%.
Even if the annealing is performed in an NO atmosphere after the introduction of active nitrogen to improve the characteristics, the nitrogen concentration at the interface with the substrate can be suppressed to 5 at% or less. By selecting the conditions, the nitrogen concentration at the interface can be made ½ or less of the nitrogen concentration at the surface. From the characteristics s12 and s13 of the samples S12 and S13, it can be seen that various nitrogen distributions can be realized by controlling the nitrogen distribution by the introduction of active nitrogen and the nitrogen distribution by the annealing treatment in the NO atmosphere. It is also possible to introduce nitrogen in the vicinity of the interface by annealing in a NO atmosphere without significantly destroying the sharp distribution shape due to the introduction of active nitrogen. It becomes easy to realize different nitrogen concentrations according to different requirements at the interface between the gate insulating film surface and the substrate.
FIG. 5A to 5D are cross-sectional views illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention based on the above experimental results.
FIG. As shown in FIG. 5A, an element isolation region 3 by STI is formed on a silicon substrate 1. Desired ion implantation is performed in the active region defined by the STI element isolation region to form an n-type well 4n and a p-type well 4p. Although only two wells are shown, a plurality of wells are formed simultaneously.
The exposed silicon substrate surface is subjected to pyrogenic oxidation at 800 ° C. to form a silicon oxide film 11 having a thickness of 7 nm. Pyrojec oxidation is a method in which oxidation is performed in an atmosphere in which hydrogen is burned in oxygen. The gate oxide film having a thickness of 7 nm serves as a gate insulating film for forming a MOSFET having an operating voltage of about 3V.
In the active region where a MOSFET for low voltage operation is formed, the grown silicon oxide film 11 is removed by etching. Dry oxidation is performed in an oxygen atmosphere at 965 ° C. to form a silicon oxide film 12 having a thickness of 1.2 nm. The gate oxide film having a thickness of 1.2 nm serves as a gate insulating film for forming a MOSFET having an operating voltage of about 1 to 1.2 V, for example. When a natural oxide film is present on the silicon substrate surface, the natural oxide film may be removed in a reducing atmosphere such as hydrogen radicals. A good quality silicon oxide film can be formed by oxidizing a clean silicon surface.
Although the case where a gate insulating layer having two types of thicknesses is formed has been described, a gate insulating layer having three or more types of thicknesses may be formed.
The thick silicon oxide film 11 previously formed by this oxidation also grows slightly. N-type and p-type wells having a thin gate insulating film 12 are also formed.
FIG. As shown in FIG. 5B, active nitrogen is introduced into the gate insulating films 11 and 12 in an atmosphere at 550 ° C. by RPN nitrogen plasma obtained by microwave of 1.5 kW. Active nitrogen is introduced, and the gate insulating films become silicon nitride oxide films 11x and 12x.
FIG. As shown in FIG. 5C, annealing is performed in a NO gas atmosphere at 950.degree. Due to the NO gas, the gate insulating film is further oxynitrided to recover the damage. In this way, gate insulating films 11y and 12y are formed. Subsequently, in order to suppress the deterioration of the NBTI characteristics, annealing at a higher temperature may be performed in a nitrogen atmosphere.
Thereafter, a polycrystalline silicon layer having a thickness of 100 nm is formed on the gate insulating film and patterned to a desired gate length using a resist pattern. A gate electrode having a gate length of 40 nm is formed on the thin gate insulating film 12y.
As shown in FIG. 5D, extension regions 7p and 7n are formed by ion implantation of n-type impurities and p-type impurities using a patterned gate electrode and a resist mask for selecting an n-channel region and a p-channel region as a mask. Thereafter, a silicon oxide film having a thickness of about 60 nm is deposited, and sidewall spacers 8 are formed by performing RIE. Source / drain regions 9n and 9p are formed by ion implantation of n-type impurities and p-type impurities using a gate electrode having sidewall spacers and a resist mask for separating the n-channel region and the p-channel region.
Thereafter, if necessary, the exposed silicon surface is silicided and covered with an interlayer insulating film. Openings are formed in the interlayer insulating film 2, lead plugs are formed, and further necessary wirings and interlayer insulating films are formed.
In this manner, a CMOS integrated circuit having a thin gate insulating layer and a thick gate insulating layer, which suppresses boron penetration even in the thin gate insulating layer and suppresses a decrease in mobility of the channel region is formed.
By such a process, a semiconductor device having a thin effective gate insulating film thickness of 2 nm or less, particularly 1.7 nm or less, capable of preventing boron penetration and suppressing reduction in mobility of the channel region is formed. .
As described above, according to the above-described embodiment, a nitrogen concentration that is high on the surface side and low at the interface with the silicon substrate is introduced into the gate insulating film, and boron penetration through the gate insulating film is suppressed and movement in the channel region is performed. Degree reduction can be suppressed.
Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. For example, depending on the purpose, annealing in NO diluted with an inert gas may be used instead of nitridation oxidation annealing in NO. Instead of the silicon oxide film, a silicon nitride oxide film containing 3 at% or less of nitrogen may be formed at the interface with the substrate as the insulating film formed first over the semiconductor substrate. A high-k material film having a high dielectric constant may be stacked over the silicon nitride oxide film.
FIG. 7C shows a configuration in which films of high-k (high dielectric constant) material are stacked. The high-k material has a significantly higher dielectric constant than silicon oxide. For example, a silicon oxide film 31 having a thickness of 0.58 nm is formed on the surface of the silicon substrate 30 in a 750 ° C. oxygen atmosphere by a lamp annealing apparatus, and the gate oxide film is formed in a room temperature atmosphere by a 500 W decoupled RF nitrogen plasma. Active nitrogen was introduced (DPN). Thereafter, annealing treatment (RTNO) in an NO gas atmosphere at 900 ° C. was performed, and further annealing treatment (RTA) in a nitrogen atmosphere at 1050 ° C. was performed. The nitrided oxide film thickness was 0.80 nm. It may be possible to further reduce the film thickness by adjusting the base oxide film thickness, plasma nitriding strength, NO gas annealing temperature, time, and the like. On this oxynitride film, an oxide film such as Al, Hf, Zr, or the like, and a high-k material film 32 such as an oxide silicate film thereof are formed, thereby preventing a reaction between the semiconductor substrate and the high-k material and ensuring reliability. A gate insulating film having excellent performance and driving capability can be provided.
It will be apparent to those skilled in the art that other various changes, modifications, combinations, and the like can be made.

産業上の利用の可能性Industrial applicability

微細化の進んだMOSトランジスタの製造に適している。  It is suitable for the manufacture of MOS transistors with advanced miniaturization.

本発明は、半導体装置の製造方法に関し、特に窒素を含むゲート絶縁膜を有する半導体装置の製造方法に関する。  The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having a gate insulating film containing nitrogen.

半導体集積回路装置の集積度の向上、動作速度の向上のため、構成要素であるMOSFETは小型化され、ゲート絶縁膜は薄膜化される。ゲート絶縁膜上に形成されるゲート電極は、通常ポリシリコン層、又はポリシリコン層とシリサイド層の積層で形成される。ポリシリコン層は、通常ソース/ドレイン領域と同時に不純物をイオン注入される。表面チャネル型nチャネルMOSFETのゲート電極、ソース/ドレイン領域にはn型不純物がイオン注入される。表面チャネル型pチャネルMOSFETのゲート電極、ソース/ドレイン領域にはp型不純物がイオン注入される。  In order to improve the integration degree and the operation speed of the semiconductor integrated circuit device, the MOSFET as a component is reduced in size and the gate insulating film is reduced in thickness. The gate electrode formed on the gate insulating film is usually formed of a polysilicon layer or a stacked layer of a polysilicon layer and a silicide layer. The polysilicon layer is usually ion-implanted with impurities simultaneously with the source / drain regions. N-type impurities are ion-implanted into the gate electrode and source / drain regions of the surface channel n-channel MOSFET. A p-type impurity is ion-implanted into the gate electrode and source / drain regions of the surface channel p-channel MOSFET.

ゲート絶縁膜が薄くなると、表面チャネル型pチャネルMOSFETのゲート電極にイオン注入したp型不純物であるボロンがゲート絶縁膜を突き抜け、チャネル領域に達してしまう現象が生じる。n型領域であるチャネル領域にボロンが注入されると、閾値を変動させるのみでなく、移動度が劣化する。  When the gate insulating film becomes thin, a phenomenon that boron, which is a p-type impurity ion-implanted into the gate electrode of the surface channel type p-channel MOSFET, penetrates the gate insulating film and reaches the channel region. When boron is implanted into the channel region which is an n-type region, not only the threshold value is changed, but also the mobility is deteriorated.

ゲート絶縁膜に窒素を導入することがボロンの突き抜けを抑制するために有効であることが知られている。酸化シリコン膜中へ窒素を導入するために、NH3ガス、NOガス、N2Oガス等の窒化性ガス雰囲気中で抵抗加熱やランプ加熱によりシリコン基板を加熱する方法が知られている。窒素プラズマを用い、酸化シリコン膜表面に、より高濃度の窒素を導入する方法も知られている。  It is known that introduction of nitrogen into the gate insulating film is effective for suppressing boron penetration. In order to introduce nitrogen into a silicon oxide film, a method of heating a silicon substrate by resistance heating or lamp heating in a nitride gas atmosphere such as NH 3 gas, NO gas, N 2 O gas or the like is known. A method of introducing a higher concentration of nitrogen into the surface of the silicon oxide film using nitrogen plasma is also known.

ゲート絶縁膜が薄くなると、ゲート電極とチャネル領域との間にトンネル電流が流れ、ゲートリーク電流が増加する現象も知られている。酸化シリコンのゲート絶縁膜(の一部)に代え、誘電率がより高い高誘電率絶縁膜を用いると、反転容量換算膜厚を薄く抑えつつ、物理的膜厚を厚くし、ゲートリーク電流を抑制することができる。窒化酸化シリコンは、一般的に酸化シリコンより誘電率が高く、反転容量換算膜厚を抑えつつ、物理的膜厚を厚くするのにも有効である。  It is also known that when the gate insulating film becomes thinner, a tunnel current flows between the gate electrode and the channel region, and the gate leakage current increases. If a high dielectric constant insulating film with a higher dielectric constant is used instead of (a part of) the silicon oxide gate insulating film, the physical film thickness is increased while the gate capacitance is reduced while the inversion capacitance equivalent film thickness is kept thin. Can be suppressed. Silicon nitride oxide generally has a higher dielectric constant than silicon oxide, and is effective in increasing the physical film thickness while suppressing the inversion capacitance equivalent film thickness.

特開2002‐198531号は、シリコン基板上に形成した酸化シリコンのゲート絶縁膜にリモートプラズマ窒化処理により窒素を導入し、次いで800℃〜1100℃、N2O雰囲気中でゲート絶縁膜を酸化窒化アニールすることにより、窒素を再分布させ、均一な窒素濃度を有するゲート絶縁膜を形成することを提案している。6at%以上、例えば8at%、10at%の均一な窒素濃度を有するゲート絶縁膜を形成することにより、寿命が長く、信頼性が高いトランジスタが得られると述べている。  In Japanese Patent Laid-Open No. 2002-198531, nitrogen is introduced into a silicon oxide gate insulating film formed on a silicon substrate by a remote plasma nitriding process, and then the gate insulating film is annealed by oxynitriding in an N 2 O atmosphere at 800 ° C. to 1100 ° C. Thus, it has been proposed to redistribute nitrogen and form a gate insulating film having a uniform nitrogen concentration. It is stated that a transistor having a long lifetime and high reliability can be obtained by forming a gate insulating film having a uniform nitrogen concentration of 6 at% or more, for example, 8 at% or 10 at%.

ここで、リモートプラズマ窒化とは、基板を収容した処理室とは別のプラズマ発生室内でマイクロ波等により窒素プラズマを発生させ、活性窒素を処理室に搬送して窒化を行う処理である。  Here, remote plasma nitridation is a process in which nitrogen plasma is generated by a microwave or the like in a plasma generation chamber different from the processing chamber containing the substrate, and active nitrogen is transferred to the processing chamber to perform nitriding.

N2O雰囲気でアニールを行うと、N2Oガスの一部はN2,O2,NO等に分解することが考えられ、酸化膜厚増加量、窒素濃度増加量のウエハ面内の均一性、ウエハ間の均一性を制御することに問題が生じ得る。  When annealing is performed in an N2O atmosphere, it is considered that a part of the N2O gas is decomposed into N2, O2, NO, etc., the uniformity of the oxide film thickness increase amount, the nitrogen concentration increase amount within the wafer surface, and uniformity between wafers Problems can arise in controlling sex.

特開2002‐110674号は、Si基板側の界面近傍に窒素が入るとMOSトランジスタの移動度が低下するので、Si基板界面近傍の窒素濃度を抑制し、ゲートリーク電流を低減するため膜表面側に多くの窒素を導入することを提案する。あらかじめ窒素を導入したシリコン酸窒化膜に窒素ガスを用いたラジカル窒化を行うことにより、表面から拡散する窒素流を抑制して、シリコン基板界面付近への窒素の導入量を抑制し、膜表面の窒素濃度を高くすることを提案している。
特開2002‐198531号公報 特開2002‐110674号公報
In Japanese Patent Laid-Open No. 2002-110673, when nitrogen enters the vicinity of the interface on the Si substrate side, the mobility of the MOS transistor is reduced. It is proposed to introduce a lot of nitrogen. By performing radical nitridation using nitrogen gas on the silicon oxynitride film previously introduced with nitrogen, the nitrogen flow diffusing from the surface is suppressed, the amount of nitrogen introduced near the silicon substrate interface is suppressed, and the film surface It proposes to increase the nitrogen concentration.
JP 2002-198531 A Japanese Patent Laid-Open No. 2002-110474

本発明の目的は、薄いゲート絶縁膜を有し、特性の優れたMOSFETを有する半導体装置の製造方法を提供することである。  An object of the present invention is to provide a method for manufacturing a semiconductor device having a thin gate insulating film and a MOSFET having excellent characteristics.

本発明の他の目的は、ゲート電極にイオン注入されるホウ素のゲート絶縁膜突き抜けを抑制し、かつチャネル領域の移動度の低下を抑制することのできる半導体装置の製造方法を提供することである。  Another object of the present invention is to provide a method of manufacturing a semiconductor device that can suppress boron ion penetration through a gate electrode and suppress a decrease in mobility of a channel region. .

本発明の1観点によれば、半導体基板の活性領域上にゲート絶縁層を形成する工程と、上記ゲート絶縁層表面側から活性窒素により窒素を導入する工程と、窒素を導入したゲート絶縁層内の、表面側で高く、半導体基板との界面で低い窒素濃度分布を保つようにNOガス雰囲気中でのアニール処理を施す工程と、を含む半導体装置の製造方法が提供される。  According to one aspect of the present invention, a step of forming a gate insulating layer on an active region of a semiconductor substrate, a step of introducing nitrogen with active nitrogen from the surface side of the gate insulating layer, and a gate insulating layer into which nitrogen is introduced And a step of performing an annealing process in a NO gas atmosphere so as to maintain a high nitrogen concentration distribution on the front surface side and a low nitrogen concentration distribution at the interface with the semiconductor substrate.

酸化シリコン膜に窒素を導入すると、ゲート電極に対するボロンのイオン注入において、ボロンのゲート絶縁膜突き抜けを防止するのに有効である。しかし、ゲート絶縁膜が薄くなるに従い、ボロンの突き抜けを防止するのが困難になり、ゲート絶縁膜とシリコン基板との界面にボロンが達するようになる。チャネル領域にボロンが達すると、移動度を低下させる。また、界面におけるボロン濃度が不均一になり易い。  Introducing nitrogen into the silicon oxide film is effective in preventing boron from penetrating through the gate insulating film in the ion implantation of boron into the gate electrode. However, as the gate insulating film becomes thinner, it becomes difficult to prevent boron from penetrating, and boron reaches the interface between the gate insulating film and the silicon substrate. When boron reaches the channel region, the mobility is lowered. Also, the boron concentration at the interface tends to be non-uniform.

プラズマで発生した活性窒素を酸化シリコン膜又は酸化窒化シリコン膜に導入することにより、絶縁膜表面又は膜中にピークを持つ窒素濃度分布を得ることができる。このようなプラズマ窒化を用いることにより、基板との界面における窒素濃度を抑えつつ、より多くの窒素を導入可能である。高い窒素濃度はボロンの突き抜け抑制に有効である。  By introducing active nitrogen generated by plasma into a silicon oxide film or a silicon oxynitride film, a nitrogen concentration distribution having a peak in the surface of the insulating film or in the film can be obtained. By using such plasma nitriding, it is possible to introduce more nitrogen while suppressing the nitrogen concentration at the interface with the substrate. A high nitrogen concentration is effective in suppressing boron penetration.

又、より多くの窒素を導入することにより、絶縁膜の誘電率を大きくすることが可能である。反転容量換算膜厚(Teff)を薄く抑えつつ、物理的膜厚を厚くすることにより、ゲートのリーク電流抑制に有効となる。  In addition, the dielectric constant of the insulating film can be increased by introducing more nitrogen. Increasing the physical film thickness while suppressing the inversion capacitance equivalent film thickness (Teff) is effective in suppressing gate leakage current.

絶縁膜とシリコン基板との界面における窒素濃度を低く押さえることにより、チャネル領域における移動度の低下を抑制することができる。又、NBTI(negative bias temperature instability)特性の劣化を抑制するのに有効である。なお、NBTI特性は、ストレスをかけて、温度を上昇させた時の劣化特性である。  By reducing the nitrogen concentration at the interface between the insulating film and the silicon substrate, the mobility in the channel region can be prevented from lowering. Further, it is effective for suppressing deterioration of NBTI (negative bias temperature instability) characteristics. The NBTI characteristic is a deterioration characteristic when the temperature is increased by applying stress.

窒素プラズマを基板から離れた場所で発生させ、活性窒素を基板に導入する技術は基板にダメージを与えないダメージフリーなプロセスと言われている。  The technique of generating nitrogen plasma at a location away from the substrate and introducing active nitrogen into the substrate is said to be a damage-free process that does not damage the substrate.

本発明者は、プラズマで発生した活性窒素をプラズマから離して配置したシリコン基板の絶縁膜中に導入しても、基板に何らかのダメージを与える可能性があると考えた。このダメージを回復するためには、窒素導入工程より高温でのアニール処理が有効であろう。そこで、アニール処理による影響を調べた。  The present inventor has considered that even if active nitrogen generated in plasma is introduced into an insulating film of a silicon substrate arranged away from plasma, there is a possibility of causing some damage to the substrate. In order to recover this damage, annealing at a higher temperature than the nitrogen introduction process will be effective. Therefore, the influence of annealing treatment was examined.

FIGs.1A〜1Eは、本発明者が行った実験のサンプルの作成工程を示す断面図である。  FIGs. 1A to 1E are cross-sectional views showing a sample preparation process of an experiment conducted by the present inventors.

FIG.1Aに示すように、シリコン基板1の表面に活性領域4を覆うマスクを形成し、シリコン基板1に異方性エッチングを行い、素子分離用トレンチ2を形成する。素子分離用トレンチ2を埋め込むように酸化シリコン等の絶縁層を堆積し、シリコン基板1表面上の不要の絶縁層を化学機械研磨(CMP)により除去することにより、トレンチ内に絶縁膜を埋め込んだシャロートレンチアイソレーション(STI)による素子分離領域3を形成した。  FIG. As shown to 1A, the mask which covers the active region 4 is formed in the surface of the silicon substrate 1, and anisotropic etching is performed to the silicon substrate 1, and the element isolation trench 2 is formed. An insulating layer such as silicon oxide is deposited so as to fill the element isolation trench 2, and an unnecessary insulating layer on the surface of the silicon substrate 1 is removed by chemical mechanical polishing (CMP) to embed an insulating film in the trench. An element isolation region 3 was formed by shallow trench isolation (STI).

FIG.1Bに示すように、965℃の酸素雰囲気中でシリコン基板1の活性領域4表面に厚さ1.0nmのゲート酸化膜5を形成した。  FIG. As shown in FIG. 1B, a gate oxide film 5 having a thickness of 1.0 nm was formed on the surface of the active region 4 of the silicon substrate 1 in an oxygen atmosphere at 965 ° C.

FIG.1Cに示すように、1.5kWのマイクロ波によって励起した窒素プラズマから導出した活性窒素によって、450℃の雰囲気中でゲート絶縁膜5に窒素を導入した。酸化シリコン膜表面に窒素が導入され、窒化酸化シリコン膜5xとなる。活性窒素導入は、米国カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能であるリモートプラズマ窒化装置を用いた。  FIG. As shown in FIG. 1C, nitrogen was introduced into the gate insulating film 5 in an atmosphere at 450 ° C. by active nitrogen derived from nitrogen plasma excited by a 1.5 kW microwave. Nitrogen is introduced into the surface of the silicon oxide film to form a silicon nitride oxide film 5x. For the introduction of active nitrogen, a remote plasma nitriding apparatus available from Applied Materials of Santa Clara, California, USA was used.

FIG.7Aは、リモートプラズマ窒化装置の構成を概略的に示す.プラズマ発生チャンバ21にはN2ガスが導入され、窒素プラズマを発生させる.窒素プラズマから活性窒素(ラジカル)が発生し、反応チャンバ22内に供給される。反応チャンバ2には、多数のランプを含むランプ加熱装置23が備えられ、ウエハ24を加熱できる。  FIG. 7A schematically shows the configuration of the remote plasma nitriding apparatus. N2 gas is introduced into the plasma generation chamber 21 to generate nitrogen plasma. Active nitrogen (radicals) is generated from the nitrogen plasma and supplied into the reaction chamber 22. The reaction chamber 2 is provided with a lamp heating device 23 including a number of lamps, and can heat the wafer 24.

FIG.1Dに示すように、1050℃の窒素雰囲気中でアニール処理を行ない、活性窒素導入により生じ得た基板のダメージを回復させた。窒化酸化シリコン膜5xは、アニール処理により窒化酸化シリコン膜5yとなる。  FIG. As shown in FIG. 1D, annealing treatment was performed in a nitrogen atmosphere at 1050 ° C. to recover the substrate damage caused by the introduction of active nitrogen. The silicon nitride oxide film 5x becomes a silicon nitride oxide film 5y by annealing.

FIG.1Eに示すように、ゲート絶縁膜上に厚さ100nmの多結晶シリコン層をCVDで堆積し、レジストパターンを用いてパターニングすることにより、ゲート長0.5μm〜1.0μm程度のゲート電極6を形成した。ゲート絶縁膜5yもパターニングされ、ゲート絶縁膜5zとなった。  FIG. As shown in FIG. 1E, a polycrystalline silicon layer having a thickness of 100 nm is deposited on the gate insulating film by CVD, and patterned using a resist pattern, thereby forming a gate electrode 6 having a gate length of about 0.5 μm to 1.0 μm. Formed. The gate insulating film 5y was also patterned to form the gate insulating film 5z.

ゲート電極をパターニングした後、p型不純物であるBをイオン注入し、エクステンション領域7を形成した。その後、ゲート電極を覆うように基板上に厚さ約60nmの酸化シリコン膜を化学気相堆積(CVD)により堆積し、リアクティブイオンエッチングを行い、平坦面上の酸化シリコン膜を除去し、ゲート電極側壁上にのみサイドウォールスペーサ8を残した。  After patterning the gate electrode, B, which is a p-type impurity, was ion-implanted to form an extension region 7. Thereafter, a silicon oxide film having a thickness of about 60 nm is deposited on the substrate so as to cover the gate electrode by chemical vapor deposition (CVD), reactive ion etching is performed, the silicon oxide film on the flat surface is removed, and the gate is removed. Sidewall spacers 8 were left only on the electrode sidewalls.

サイドウォールスペーサ8形成後、さらにp型不純物Bをイオン注入し、高濃度ソース/ドレイン領域9を形成した。イオン注入工程においては、ゲート電極6にもp型不純物Bがイオン注入される。その後、層間絶縁膜を形成し、ソース/ドレイン領域、ゲート電極を露出する開口を形成し、電極を形成した。このようにしてサンプルS1を得た。  After the side wall spacer 8 was formed, p-type impurity B was further ion-implanted to form a high concentration source / drain region 9. In the ion implantation process, the p-type impurity B is also ion-implanted into the gate electrode 6. Thereafter, an interlayer insulating film was formed, an opening exposing the source / drain region and the gate electrode was formed, and an electrode was formed. A sample S1 was thus obtained.

なお、比較のためFIG.1Cに示す活性窒素導入工程の後、FIG.1Dに示すアニール処理は行なわず、FIG.1Eに示すように、MOSFETを形成した比較用サンプルS2も作成した。  For comparison, FIG. After the active nitrogen introduction step shown in FIG. 1D is not performed, and FIG. As shown in 1E, a comparative sample S2 in which a MOSFET was formed was also prepared.

FIG.1Fは、作成した2種類のMOSFETの特性を示すグラフである。図中横軸は、ゲート電圧Vgから閾値Vthを差引いたVg−Vthを単位Vで示す。縦軸は、相互コンダクタンスGmに反転容量換算膜厚Teffを乗算し、さらにチャネル領域の幅Wと長さLの比W/Lを乗算した正規化相互コンダクタンスを単位mS×nmで示す。相互コンダクタンスがゲート絶縁膜の厚さ及びチャネル領域の大きさに係わらず正規化される。  FIG. 1F is a graph showing the characteristics of the two types of MOSFETs created. In the figure, the horizontal axis indicates Vg−Vth, which is obtained by subtracting the threshold value Vth from the gate voltage Vg, in the unit V. The vertical axis represents the normalized transconductance in units of mS × nm, which is obtained by multiplying the transconductance Gm by the inversion capacitance equivalent film thickness Teff and further multiplying the ratio W / L of the width W and the length L of the channel region. The transconductance is normalized regardless of the thickness of the gate insulating film and the size of the channel region.

活性窒素導入後、窒素雰囲気中1050℃でアニール処理を行なったサンプルS1の特性s1は、窒素雰囲気中のアニール処理を行なわなかったサンプルS2の特性s2と比べ、ほぼ全領域でより高い相互コンダクタンスを示している。アニール処理により、MOSFETの特性が向上したことが明らかである。キャリアの移動度が向上し、飽和電流が向上したものと考えられる。  The characteristic s1 of the sample S1 annealed at 1050 ° C. in the nitrogen atmosphere after the introduction of active nitrogen has higher transconductance in almost the entire region than the characteristic s2 of the sample S2 not annealed in the nitrogen atmosphere. Show. It is clear that the MOSFET characteristics are improved by the annealing treatment. It is considered that the carrier mobility is improved and the saturation current is improved.

このようにして、活性窒素の導入後アニール処理を行なうことにより、トランジスタの特性が向上することが判明したが、アニール処理の条件によって特性向上がどのように変化するかをさらに調べた。アニール処理の雰囲気として、窒素(N2)、一酸化窒素(NO)、酸素(O2)を用いた。  Thus, it has been found that the transistor characteristics are improved by performing the annealing process after the introduction of active nitrogen. However, it was further investigated how the characteristics improvement changes depending on the conditions of the annealing process. Nitrogen (N2), nitric oxide (NO), and oxygen (O2) were used as the atmosphere for the annealing treatment.

先ず、FIG.1Aに示す工程同様の工程により、シリコン基板に素子分離領域3を形成した。FIG.1Bに示す工程同様の工程により、温度965℃のO2雰囲気中でシリコン基板表面を熱酸化し、厚さ1.2nmのゲート酸化膜5を形成した。  First, FIG. The element isolation region 3 was formed on the silicon substrate by the same process as shown in 1A. FIG. By the same process as shown in 1B, the surface of the silicon substrate was thermally oxidized in an O 2 atmosphere at a temperature of 965 ° C. to form a gate oxide film 5 having a thickness of 1.2 nm.

その後、FIG.1Cに示す工程と同様の窒化工程を基板温度550℃で行なった。窒素を導入した段階で、ゲート絶縁膜の膜厚は、エリプソメータによる測定で1.457nmであった。  Then, FIG. A nitriding step similar to the step shown in 1C was performed at a substrate temperature of 550 ° C. At the stage where nitrogen was introduced, the thickness of the gate insulating film was 1.457 nm as measured by an ellipsometer.

FIG.2Aに示すように、第3のサンプルS3に対しては、窒素導入後窒素雰囲気中1050℃のアニール処理を行なった。このアニール処理は、不活性ガス中でのアニール処理である。  FIG. As shown in 2A, the third sample S3 was annealed at 1050 ° C. in a nitrogen atmosphere after introducing nitrogen. This annealing process is an annealing process in an inert gas.

FIG.2Bに示すように、第4のサンプルS4に対しては、窒素導入後NO雰囲気中950℃のアニール処理を行なった。このアニール処理は酸化、窒化を伴うアニール処理である。その後、窒素雰囲気中1050℃のアニール処理を行なった。この段階でエリプソメータで測定したゲート絶縁膜の膜厚は1.538nmであった。第3のサンプルと較べると、第4のサンプルに対してはNO中のアニール処理が追加されている。NO中アニール処理により増加した膜厚は0.081nmであった。  FIG. As shown in 2B, the fourth sample S4 was annealed at 950 ° C. in a NO atmosphere after introducing nitrogen. This annealing process is an annealing process involving oxidation and nitridation. Thereafter, annealing was performed at 1050 ° C. in a nitrogen atmosphere. At this stage, the thickness of the gate insulating film measured with an ellipsometer was 1.538 nm. Compared to the third sample, an annealing treatment in NO is added to the fourth sample. The film thickness increased by the annealing treatment in NO was 0.081 nm.

FIG.2Cに示すように、第5のサンプルS5に対しては、窒素導入後酸素(O2)雰囲気中1000℃のアニール処理を行った。このアニール処理は、酸化を伴うアニール処理である。その後、窒素雰囲気中1050℃のアニール処理を行なった。第3のサンプルと較べると、第5のサンプルに対してはO2中のアニール処理が追加されている。  FIG. As shown in 2C, the fifth sample S5 was annealed at 1000 ° C. in an oxygen (O 2) atmosphere after introducing nitrogen. This annealing process is an annealing process accompanied by oxidation. Thereafter, annealing was performed at 1050 ° C. in a nitrogen atmosphere. Compared to the third sample, an annealing treatment in O 2 is added to the fifth sample.

なお、各アニール処理は、ラピッドサーマルアニールRTAにより行ない、ごく短時間である。その後、第1、第2のサンプル同様絶縁ゲート電極、ソース/ドレイン領域を形成した。  Each annealing process is performed by rapid thermal annealing RTA and is very short. Thereafter, an insulated gate electrode and source / drain regions were formed as in the first and second samples.

FIG.2Dは、作成した第3、第4及び第5のサンプルの特性を示すグラフである。横軸及び縦軸はFIG.1F同様である。  FIG. 2D is a graph showing the characteristics of the created third, fourth, and fifth samples. The horizontal and vertical axes are FIG. Same as 1F.

第1のサンプルとゲート絶縁膜の厚さ、活性窒素導入時の温度が若干異なる第3のサンプルS3の特性s3は、FIG.1Fの特性s1とほぼ同様であった。活性窒素導入後NO雰囲気中950℃の(窒化、酸化)アニール処理を行なったサンプルS4の特性s4は、明かな向上を示した。活性窒素導入後酸素雰囲気中1000℃の(酸化)アニール処理を行なったサンプルS5の特性s5は、両者の中間の特性であった。  The characteristic s3 of the third sample S3, which is slightly different from the first sample in the thickness of the gate insulating film and the temperature when active nitrogen is introduced, is FIG. It was almost the same as the characteristic s1 of 1F. The characteristic s4 of the sample S4 subjected to the annealing treatment (nitriding, oxidizing) at 950 ° C. in the NO atmosphere after introducing the active nitrogen showed a clear improvement. The characteristic s5 of the sample S5 that was subjected to (oxidation) annealing at 1000 ° C. in an oxygen atmosphere after the introduction of active nitrogen was an intermediate characteristic between the two.

これらの結果をまとめると、活性窒素導入後、アニール処理を行なうと相互コンダクタンスが向上することが明かである。酸素雰囲気中でアニール処理を行っても、窒素雰囲気中のアニール処理の場合と較べ相互コンダクタンスは向上するが、さらにアニール処理をNO雰囲気中の窒化酸化アニールで行なった時が最も相互コンダクタンスが高くなる。  Summarizing these results, it is clear that the mutual conductance is improved by annealing after the introduction of active nitrogen. Even if the annealing process is performed in an oxygen atmosphere, the mutual conductance is improved as compared with the annealing process in a nitrogen atmosphere, but the mutual conductance is the highest when the annealing process is performed by nitriding oxidation annealing in an NO atmosphere. .

これは、NO雰囲気中のアニールによれば、基板側の界面近傍にシリコン−酸素−窒素(Si−O−N)結合が効率よく形成されるためと、発明者は考えている。  The inventors think that this is because silicon-oxygen-nitrogen (Si-O-N) bonds are efficiently formed in the vicinity of the interface on the substrate side by annealing in an NO atmosphere.

但し酸化性、又は窒化酸化性雰囲気中でのアニール処理は、基板の酸化、又は窒化酸化を生じさせ、ゲート絶縁膜が厚くなる。実効ゲート絶縁膜厚2nm以下のトランジスタを作成する場合、膜厚増加の少ないNO雰囲気中のアニール処理がより好ましいであろう。NOガス雰囲気中でのアニール処理による絶縁膜厚の増加は0.2nm以下とすることが好ましい。厚さ1.7nm以下のゲート絶縁膜を得る場合、初期の酸化膜厚は1.5nm以下とすることが好ましい。  However, annealing treatment in an oxidizing or nitriding oxidizing atmosphere causes oxidation or nitridation oxidation of the substrate, and the gate insulating film becomes thick. When a transistor having an effective gate insulating film thickness of 2 nm or less is formed, an annealing process in an NO atmosphere in which the film thickness increase is small is more preferable. The increase in the insulating film thickness due to the annealing process in the NO gas atmosphere is preferably 0.2 nm or less. When a gate insulating film having a thickness of 1.7 nm or less is obtained, the initial oxide film thickness is preferably 1.5 nm or less.

従来技術で述べたように、シリコン酸窒化膜に活性窒素(ラジカル)を導入することが提案されている。本発明者は、下記の2種類の製造方法によって形成したゲート絶縁膜を有する半導体装置において、信頼性評価であるTDDB(time dependentdielectric breakdown)の測定を行った。(1)、(2)の製造方法において、酸化膜厚,活性窒素導入,NO熱処理、N2熱処理は順番が異なるが、それぞれの処理内容は同一のものである。
(1)熱酸化膜を形成後に、NOガス雰囲気で熱処理した後に、活性窒素によって窒素を導入し、しかる後にN2ガス雰囲気にて熱処理したゲート絶縁膜、と
(2)熱酸化膜を形成後、活性窒素によって窒素を導入し、しかる後にNOガス雰囲気中で熱処理し、更にそれよりも高温のN2ガス雰囲気にて熱処理したゲート絶縁膜。
As described in the prior art, it has been proposed to introduce active nitrogen (radical) into the silicon oxynitride film. The present inventor measured TDDB (time dependent dielectric breakdown), which is a reliability evaluation, in a semiconductor device having a gate insulating film formed by the following two types of manufacturing methods. In the manufacturing methods (1) and (2), the oxide film thickness, active nitrogen introduction, NO heat treatment, and N2 heat treatment are different in order, but the contents of each treatment are the same.
(1) After forming the thermal oxide film, after heat-treating in an NO gas atmosphere, nitrogen is introduced by active nitrogen, and then heat-treated in an N2 gas atmosphere, and (2) after forming the thermal oxide film, A gate insulating film in which nitrogen is introduced by active nitrogen, heat-treated in an NO gas atmosphere, and then heat-treated in a higher temperature N 2 gas atmosphere.

上記測定にてストレス印加後に破壊判定基準以下であった歩留まりを比較すると、(1)のサンプルでは0%であったが、(2)のサンプルでは88%と両者に大きな差が生じた。  Comparing yields that were below the fracture criterion after applying stress in the above measurement, it was 0% for the sample (1), but 88% for the sample (2), showing a large difference between the two.

すなわち(2)のサンプルは、(1)のサンプルとほぼ同様な絶縁膜中での窒素分布を有するが,信頼性面での効果の差が大きい。この理由は活性窒素導入処理後に行うNO雰囲気での熱処理によって、基板側の界面近傍にシリコン−酸素−窒素(Si−O−N)結合が効率よく形成されるためと、本発明者は考えている。  That is, the sample of (2) has a nitrogen distribution in the insulating film almost the same as that of the sample of (1), but the difference in the effect in terms of reliability is large. The inventor believes that this is because silicon-oxygen-nitrogen (Si-O-N) bonds are efficiently formed in the vicinity of the interface on the substrate side by heat treatment in an NO atmosphere performed after the active nitrogen introduction treatment. Yes.

なお、NOガス雰囲気中でのアニールの後、更にそれより高温のN2ガス雰囲気での熱処理を行ったのは、NBTI特性を改善するためであリ、必須の工程ではない。  Note that the annealing in the NO gas atmosphere and the heat treatment in the N 2 gas atmosphere at a higher temperature are performed in order to improve the NBTI characteristics, which is not an essential process.

プラズマ窒化装置として、リモートプラズマ窒化装置の他、同じ米国カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能なデカップルドRF窒素プラズマ装置が知られている。  As a plasma nitriding apparatus, in addition to a remote plasma nitriding apparatus, a decoupled RF nitrogen plasma apparatus available from Applied Materials, Inc. of Santa Clara, California is also known.

FIG.7Bは、デカップルドRF窒素プラズマ装置の構成を概略的に示す。この装置においては、下部にサンプル27を収容する反応室25の頂部上に設けたコイル26のRF励起により窒素プラズマを発生させる。窒素プラズマは反応室の上壁に沿う、サンプル27から離れた領域内にのみ発生する。この装置を以下DPNと略記する。  FIG. 7B schematically shows the configuration of a decoupled RF nitrogen plasma apparatus. In this apparatus, nitrogen plasma is generated by RF excitation of a coil 26 provided on the top of a reaction chamber 25 that houses a sample 27 in the lower part. Nitrogen plasma is generated only in the region away from the sample 27 along the upper wall of the reaction chamber. This device is hereinafter abbreviated as DPN.

DPN窒化装置を用い、2種類のサンプルを形成した。  Two types of samples were formed using a DPN nitriding apparatus.

FIG.3Aは、2種類のサンプルS6、S7及び比較用のサンプルS8の作成条件を示す。  FIG. 3A shows conditions for creating two types of samples S6 and S7 and a sample S8 for comparison.

先ず、FIG.1A、1Bに示す工程と同様の工程により、900℃の酸素雰囲気中で厚さ0.85nmの酸化シリコン膜をランプアニール装置で成膜した。その後、DPN装置内でRF電力700Wで窒素プラズマを励起し、室温雰囲気中で下方に配置した基板の酸化シリコン膜に活性窒素を導入した。  First, FIG. A silicon oxide film having a thickness of 0.85 nm was formed with a lamp annealing apparatus in an oxygen atmosphere at 900 ° C. by a process similar to the process shown in 1A and 1B. Thereafter, nitrogen plasma was excited with 700 W of RF power in the DPN apparatus, and active nitrogen was introduced into the silicon oxide film of the substrate disposed below in the room temperature atmosphere.

第6のサンプルS6に対しては、活性窒素導入後、1000℃の減圧酸素雰囲気中で酸化アニール処理(RTO)を行なった後、1050℃の窒素雰囲気中でアニール処理(RTA)を行なった。  The sixth sample S6 was subjected to oxidation annealing (RTO) in a reduced pressure oxygen atmosphere at 1000 ° C. after introduction of active nitrogen and then annealing (RTA) in a nitrogen atmosphere at 1050 ° C.

第7のサンプルS7に対しては、活性窒素導入後、950℃のNOガス雰囲気中で窒化酸化アニール処理(RTNO)を行ない、続いて1050℃の窒素雰囲気中でアニール処理(RTA)を行なった。比較のため、酸化シリコン膜のみでゲート電極を形成したサンプルS8も2種類作成した。  For the seventh sample S7, after introducing active nitrogen, nitriding oxidation annealing (RTNO) was performed in a NO gas atmosphere at 950 ° C., followed by annealing (RTA) in a nitrogen atmosphere at 1050 ° C. . For comparison, two types of sample S8 in which a gate electrode is formed only with a silicon oxide film were also prepared.

FIG.3Bは、これらのサンプルの測定結果を示す。横軸が反転容量換算膜厚Teffを単位nmで示し、縦軸がゲートリーク電流Igを単位(A/cm2)で示す。酸化シリコン膜のみでゲート絶縁膜を形成したサンプルの特性s8は、×印で示した2点であり、外挿すると直線のようになる。  FIG. 3B shows the measurement results of these samples. The horizontal axis represents the inversion capacitance equivalent film thickness Teff in the unit of nm, and the vertical axis represents the gate leakage current Ig in the unit (A / cm 2). The characteristic s8 of the sample in which the gate insulating film is formed of only the silicon oxide film is the two points indicated by x, and when extrapolated, it becomes a straight line.

第6のサンプルS6の特性s6は、比較サンプルS8の特性s8より下方にあり、ゲートリーク電流が減少できることを示している。  The characteristic s6 of the sixth sample S6 is below the characteristic s8 of the comparative sample S8, and indicates that the gate leakage current can be reduced.

第7のサンプルS7の測定点s7は、NO中の窒化酸化アニール処理であり、酸化が抑えられ、実効ゲート絶縁膜厚が測定点s6よりも薄くなっている。又、特性s8と比べ下方に存在し、サンプルS6同様ゲートリーク電流が低減できることを示している。  The measurement point s7 of the seventh sample S7 is a nitridation oxidation annealing process in NO, oxidation is suppressed, and the effective gate insulating film thickness is thinner than the measurement point s6. In addition, it exists below the characteristic s8, and shows that the gate leakage current can be reduced as in the case of the sample S6.

FIG.3Bの特性において、ゲートリーク電流の低減度合いは2つのサンプルS6、S7でほぼ同等である。サンプルS7は、実効ゲート絶縁膜厚を0.013nm薄くできている。また、相互コンダクタンスGmも優れており、半導体装置の特性として、ゲート長40nmのMOSトランジスタにおいて飽和電流が3.6%向上できた。  FIG. In the characteristics of 3B, the reduction degree of the gate leakage current is almost equal between the two samples S6 and S7. In sample S7, the effective gate insulating film thickness is reduced by 0.013 nm. Also, the mutual conductance Gm is excellent. As a characteristic of the semiconductor device, a saturation current can be improved by 3.6% in a MOS transistor having a gate length of 40 nm.

さらに、活性窒素を導入したゲート絶縁膜中で窒素がどのように分布するかを2次イオン質量分析(SIMS)によって調べた。活性窒素導入装置としてはDPNを用い、活性窒素導入後のアニール処理を酸素雰囲気中、NO雰囲気中の2種類で行なった。  Further, the distribution of nitrogen in the gate insulating film into which active nitrogen was introduced was examined by secondary ion mass spectrometry (SIMS). As the active nitrogen introducing device, DPN was used, and the annealing treatment after the introduction of active nitrogen was performed in two kinds of atmospheres of oxygen and NO.

FIG.4Aの表は、2種類のサンプルの作成工程を概略的に示す。第9のサンプルS9は、900℃の酸素雰囲気中で厚さ0.8nmの酸化シリコン膜をランプアニール装置によって成膜し、700WのデカップルドRF窒素プラズマによって室温雰囲気中でゲート酸化膜中に活性窒素を導入(DPN)した。その後、1000℃の減圧酸素雰囲気中でアニール処理RTOを行ない、続いて1050℃の窒素雰囲気中でアニール処理(RTA)を行なった。  FIG. The table of 4A schematically shows the production process of two types of samples. In the ninth sample S9, a silicon oxide film having a thickness of 0.8 nm was formed by a lamp annealing apparatus in an oxygen atmosphere at 900 ° C., and active nitrogen was formed in the gate oxide film in a room temperature atmosphere by 700 W decoupled RF nitrogen plasma. Was introduced (DPN). Thereafter, annealing RTO was performed in a reduced pressure oxygen atmosphere at 1000 ° C., followed by annealing (RTA) in a nitrogen atmosphere at 1050 ° C.

第10のサンプルS10は、第9のサンプルS9同様厚さ0.8nmの酸化シリコン膜を形成し、DPN装置により活性窒素を導入した後、950℃のNOガス雰囲気中のアニール処理(RTNO)を行ない、さらに1050℃窒素雰囲気中のアニール処理(RTA)を行なった。  In the tenth sample S10, a silicon oxide film having a thickness of 0.8 nm is formed as in the ninth sample S9. After introducing active nitrogen using a DPN device, an annealing process (RTNO) in a NO gas atmosphere at 950 ° C. is performed. Then, annealing treatment (RTA) in a nitrogen atmosphere at 1050 ° C. was further performed.

FIG.4Bは、これら2種類のサンプルの測定結果を示すグラフである。
横軸が表面からの深さを単位nmで示し、縦軸が測定された窒素濃度を単位(atoms/cc)で示す。酸素雰囲気中でアニール処理を行なったサンプルの特性s9は、表面近傍においてより高いピーク値を有し、深さと共に徐々に窒素濃度は減少している。測定範囲内で1桁以上の窒素の濃度の変化を示しているがゲート絶縁膜とシリコン基板との界面が途中に存在する。
FIG. 4B is a graph showing the measurement results of these two types of samples.
The horizontal axis indicates the depth from the surface in the unit of nm, and the vertical axis indicates the measured nitrogen concentration in the unit (atoms / cc). The characteristic s9 of the sample annealed in the oxygen atmosphere has a higher peak value near the surface, and the nitrogen concentration gradually decreases with the depth. The change in nitrogen concentration by one digit or more within the measurement range is shown, but the interface between the gate insulating film and the silicon substrate exists in the middle.

窒化酸化膜の膜厚は1.324nm、窒素濃度のピークは8.6at%、基板との界面における窒素濃度は3.6at%であった。界面での窒素濃度はピーク窒素濃度の1/2以下である。  The thickness of the nitrided oxide film was 1.324 nm, the peak of nitrogen concentration was 8.6 at%, and the nitrogen concentration at the interface with the substrate was 3.6 at%. The nitrogen concentration at the interface is ½ or less of the peak nitrogen concentration.

活性窒素導入後NO雰囲気中でアニール処理を行なったサンプルS10の特性s10は、表面側のピークが幾分平坦に広がっているように見えるが、活性窒素導入による窒素分布とNO雰囲気中のアニール処理による窒素分布とが含まれるはずである。その後特性s9よりも若干高い窒素濃度を示しながら深さと共に減少する傾向を示し、ある程度深い位置からは特性s9とほぼ同様の分布である。  The characteristic s10 of the sample S10 annealed in the NO atmosphere after the introduction of active nitrogen appears to have a somewhat flat peak on the surface side, but the nitrogen distribution by the introduction of active nitrogen and the annealing treatment in the NO atmosphere Should be included. After that, it shows a tendency to decrease with the depth while showing a slightly higher nitrogen concentration than the characteristic s9, and the distribution is substantially the same as the characteristic s9 from a certain depth.

窒化酸化膜の膜厚は1.174nm、窒素濃度のピークは7.6at%、基板との界面における窒素濃度は4.9at%であった。窒化酸化膜の厚さを増加させれば、基板界面での窒素濃度をピーク窒素濃度の1/2以下とすることも可能であろう。基板との界面における窒素濃度は、いずれも5at%以下である。  The thickness of the nitrided oxide film was 1.174 nm, the peak of nitrogen concentration was 7.6 at%, and the nitrogen concentration at the interface with the substrate was 4.9 at%. If the thickness of the nitrided oxide film is increased, the nitrogen concentration at the substrate interface may be reduced to ½ or less of the peak nitrogen concentration. The nitrogen concentration at the interface with the substrate is 5 at% or less.

表面側での窒素濃度をより高く、基板との界面での窒素濃度をより低くする観点からはO2等の酸化性雰囲気中でのアニールがより好適であろう。但し、膜厚の増加は窒化酸化性雰囲気中でのアニールより大きい。窒化酸化膜の厚さを薄く抑え、優れた駆動能力を有するトランジスタを形成する観点からは、NO等の窒化酸化性雰囲気中でのアニールが好適であろう。  From the viewpoint of increasing the nitrogen concentration on the surface side and lowering the nitrogen concentration at the interface with the substrate, annealing in an oxidizing atmosphere such as O 2 would be more suitable. However, the increase in the film thickness is larger than the annealing in the nitriding and oxidizing atmosphere. From the viewpoint of reducing the thickness of the nitrided oxide film and forming a transistor having an excellent driving capability, annealing in a nitrided oxidizing atmosphere such as NO may be suitable.

いずれの測定結果においても、窒素濃度はゲート絶縁膜表面側にピークを有し、深さと共にシリコン基板との界面に向って減少を続けている。従って、ゲート絶縁膜中に多量の窒素を導入し、ボロンの突き抜けを有効に抑制できると共に、シリコン基板との界面における窒素濃度は、好ましくは5at%以下に、抑制し、チャネル領域における移動度の低下を抑制できることが分る。  In any measurement result, the nitrogen concentration has a peak on the gate insulating film surface side, and continues to decrease toward the interface with the silicon substrate along with the depth. Therefore, a large amount of nitrogen can be introduced into the gate insulating film, and boron penetration can be effectively suppressed, and the nitrogen concentration at the interface with the silicon substrate is preferably suppressed to 5 at% or less, and the mobility in the channel region is reduced. It turns out that a fall can be suppressed.

さらに、酸化シリコン膜の表面近傍のみに活性窒素が導入されることを期待して、デカップルドRFプラズマの励起エネルギを700Wから500Wに下げた条件で実験を行った。  Furthermore, the experiment was conducted under the condition that the excitation energy of the decoupled RF plasma was lowered from 700 W to 500 W, expecting that active nitrogen was introduced only near the surface of the silicon oxide film.

FIG.6Aの表は、3種類のサンプルの作成工程を概略的に示す。第11のサンプルS11は、900℃の酸素雰囲気中で厚さ0.8nmの酸化シリコン膜をランプアニール装置によって成膜し、500WのデカップルドRF窒素プラズマによって室温雰囲気中、バイアス電界なしでゲート酸化膜中に活性窒素を導入(DPN)した。その後、1000℃の減圧酸素雰囲気中でアニール処理(RTO)を行ない、続いて1050℃の窒素雰囲気中でアニール処理(RTA)を行なった。  FIG. The table of 6A schematically shows the production process of three types of samples. In an eleventh sample S11, a silicon oxide film having a thickness of 0.8 nm is formed by a lamp annealing apparatus in an oxygen atmosphere at 900 ° C., and a gate oxide film is formed in a room temperature atmosphere by a 500 W decoupled RF nitrogen plasma without a bias electric field. Active nitrogen was introduced therein (DPN). Thereafter, annealing (RTO) was performed in a reduced pressure oxygen atmosphere at 1000 ° C., followed by annealing (RTA) in a nitrogen atmosphere at 1050 ° C.

第12のサンプルS12は、第11のサンプル同様、900℃の酸素雰囲気中で厚さ0.8nmの酸化シリコン膜をランプアニール装置によって成膜し、500WのデカップルドRF窒素プラズマによって室温雰囲気中でゲート酸化膜中に活性窒素を導入(DPN)した。その後、950℃の減圧NO雰囲気中でアニール処理(RTNO)を行ない、続いて1050℃の窒素雰囲気中でアニール処理(RTA)を行なった。  In the twelfth sample S12, as in the eleventh sample, a silicon oxide film having a thickness of 0.8 nm is formed by a lamp annealing apparatus in an oxygen atmosphere at 900 ° C., and gated in a room temperature atmosphere by a 500 W decoupled RF nitrogen plasma. Active nitrogen was introduced into the oxide film (DPN). Thereafter, annealing (RTNO) was performed in a reduced pressure NO atmosphere at 950 ° C., followed by annealing (RTA) in a nitrogen atmosphere at 1050 ° C.

第13のサンプルS13は、第11のサンプル同様、900℃の酸素雰囲気中で厚さ0.8nmの酸化シリコン膜をランプアニール装置によって成膜し、500WのデカップルドRF窒素プラズマによって室温雰囲気中でゲート酸化膜中に活性窒素を導入(DPN)した。その後、1000℃の減圧酸素雰囲気中でアニール処理(RTO)を行ない、続いて950℃の減圧NO雰囲気中でアニール処理(RTNO)を行ない、さらに1050℃の窒素雰囲気中でアニール処理(RTA)を行なった。NO雰囲気中のアニールの後、さらに高温でRTAを行なうのは、NBTI特性の改善のためであり、必須の工程ではない。  In the 13th sample S13, a silicon oxide film having a thickness of 0.8 nm is formed by a lamp annealing apparatus in a 900 ° C. oxygen atmosphere and is gated in a room temperature atmosphere by a 500 W decoupled RF nitrogen plasma. Active nitrogen was introduced into the oxide film (DPN). Thereafter, annealing treatment (RTO) is performed in a reduced pressure oxygen atmosphere at 1000 ° C., followed by annealing treatment (RTNO) in a reduced pressure NO atmosphere at 950 ° C., and further annealing treatment (RTA) in a nitrogen atmosphere at 1050 ° C. I did it. The reason why RTA is performed at a higher temperature after annealing in a NO atmosphere is to improve the NBTI characteristics and is not an essential process.

FIG.6Bは、これら3種類のサンプルの測定結果を示すグラフである。横軸が表面からの深さを単位nmで示し、縦軸が測定された窒素濃度を単位(atoms/cc)で示す。  FIG. 6B is a graph showing the measurement results of these three types of samples. The horizontal axis indicates the depth from the surface in the unit of nm, and the vertical axis indicates the measured nitrogen concentration in the unit (atoms / cc).

酸素雰囲気中でアニール処理を行った第11のサンプルS11の特性s11は、表面近傍においてより高いピーク値を有し、深さと共に徐々に窒素濃度は減少している。測定範囲内で1桁以上の窒素濃度変化を示している。ゲート絶縁膜とシリコン基板との界面が途中に存在する。  The characteristic s11 of the eleventh sample S11 annealed in an oxygen atmosphere has a higher peak value near the surface, and the nitrogen concentration gradually decreases with depth. Nitrogen concentration change of one digit or more is shown in the measurement range. An interface between the gate insulating film and the silicon substrate exists in the middle.

窒化酸化膜の膜厚は1.189nm、窒素濃度のピークは7.5at%、基板との界面における窒素濃度は2.2at%であった。界面での窒素濃度は、ピーク窒素濃度の1/2以下である。  The thickness of the nitrided oxide film was 1.189 nm, the nitrogen concentration peak was 7.5 at%, and the nitrogen concentration at the interface with the substrate was 2.2 at%. The nitrogen concentration at the interface is ½ or less of the peak nitrogen concentration.

活性窒素導入後、NO雰囲気中でアニール処理を行なった第12のサンプルS12の特性s12は、表面近傍のピークが幾分増加し、広がっている。その後、特性S11よりも若干高い窒素濃度を示しながら、深さと共に減少する傾向を示すが、界面に近づくと窒素量が増加して、表面と界面近傍とで2つのピークを有する特徴的な分布を示す。NO雰囲気中のアニール処理は、基板との界面近傍に窒素を導入する傾向があるようである。  The characteristic s12 of the twelfth sample S12 that has been annealed in an NO atmosphere after the introduction of active nitrogen has a broadened peak in the vicinity of the surface. Thereafter, while showing a nitrogen concentration slightly higher than the characteristic S11, it shows a tendency to decrease with the depth, but the nitrogen amount increases when approaching the interface, and has a characteristic distribution having two peaks at the surface and in the vicinity of the interface. Indicates. Annealing in an NO atmosphere seems to tend to introduce nitrogen near the interface with the substrate.

窒化酸化膜の膜厚は1.170nm、窒素濃度のピークは7.8at%、基板との界面における窒素濃度は4.8at%であった。  The thickness of the nitrided oxide film was 1.170 nm, the peak of the nitrogen concentration was 7.8 at%, and the nitrogen concentration at the interface with the substrate was 4.8 at%.

活性窒素導入後、酸素雰囲気のアニールに続いてNO雰囲気のアニールを行なった第13のサンプルS13の特性s13は、表面側のピークは酸素アニールのサンプルの特性s11と同等である。s11の特性と差があるように見えるが、2次イオン質量分析(SIMS)の測定誤差内の違いである。界面に近づくと窒素量が増加して、NO雰囲気中で界面が効果的に窒化されていることが確認できる。  The characteristic s13 of the thirteenth sample S13 in which the nitrogen atmosphere is annealed after the introduction of active nitrogen and the NO atmosphere annealing is the same as the characteristic s11 of the oxygen annealing sample. Although it seems that there is a difference from the characteristic of s11, it is a difference within the measurement error of secondary ion mass spectrometry (SIMS). When approaching the interface, the amount of nitrogen increases and it can be confirmed that the interface is effectively nitrided in the NO atmosphere.

窒化酸化膜の膜厚は1.157nm、窒素濃度のピークは7.4at%、基板との界面における窒素濃度は2.4at%であった。  The thickness of the nitrided oxide film was 1.157 nm, the nitrogen concentration peak was 7.4 at%, and the nitrogen concentration at the interface with the substrate was 2.4 at%.

活性窒素導入後、NO雰囲気中でアニール処理を行い、特性を改善しても、基板との界面での窒素濃度は5at%以下に抑えることができる。条件を選択することにより、界面での窒素濃度を表面での窒素濃度の1/2以下にすることも可能である。 サンプルS12,S13の特性s12、s13から、活性窒素導入による窒素分布とNO雰囲気中のアニール処理による窒素分布とをそれぞれ制御することにより、種々の窒素分布を実現できることが判る。活性窒素導入による鋭い分布形状を余り崩すことなく、NO雰囲気中アニールにより界面近傍に窒素を導入することも可能である。ゲート絶縁膜表面と基板との界面とで異なる要請による異なる窒素濃度を実現することも容易になる。  Even if the annealing is performed in an NO atmosphere after the introduction of active nitrogen to improve the characteristics, the nitrogen concentration at the interface with the substrate can be suppressed to 5 at% or less. By selecting the conditions, the nitrogen concentration at the interface can be made ½ or less of the nitrogen concentration at the surface. From the characteristics s12 and s13 of the samples S12 and S13, it can be seen that various nitrogen distributions can be realized by controlling the nitrogen distribution by the introduction of active nitrogen and the nitrogen distribution by the annealing treatment in the NO atmosphere. It is also possible to introduce nitrogen in the vicinity of the interface by annealing in a NO atmosphere without significantly destroying the sharp distribution shape due to the introduction of active nitrogen. It becomes easy to realize different nitrogen concentrations according to different requirements at the interface between the gate insulating film surface and the substrate.

FIG.5A〜5Dは、以上の実験結果に基づいた、本発明の実施例による半導体装置の製造方法を示す断面図である。  FIG. 5A to 5D are cross-sectional views illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention based on the above experimental results.

FIG.5Aに示すように、シリコン基板1にSTIによる素子分離領域3を形成する。STIの素子分離領域で画定された活性領域中に所望のイオン注入を行ない、n型ウエル4n、p型ウエル4pを形成する。なお、2つのウエルのみを示すが、同時に複数のウエルが形成される。  FIG. As shown in FIG. 5A, an element isolation region 3 by STI is formed on a silicon substrate 1. Desired ion implantation is performed in the active region defined by the STI element isolation region to form an n-type well 4n and a p-type well 4p. Although only two wells are shown, a plurality of wells are formed simultaneously.

露出しているシリコン基板表面に800℃のパイロジェニック酸化を行ない、厚さ7nmの酸化シリコン膜11を形成する。なお、パイロジェック酸化は酸素中で水素を燃焼させた雰囲気により酸化を行なう方法である。厚さ7nmのゲート酸化膜は、動作電圧3V程度のMOSFETを作成するためのゲート絶縁膜となる。  Pyrogenic oxidation is performed on the exposed silicon substrate surface at 800 ° C. to form a silicon oxide film 11 having a thickness of 7 nm. Pyrojec oxidation is a method in which oxidation is performed in an atmosphere in which hydrogen is burned in oxygen. The gate oxide film having a thickness of 7 nm serves as a gate insulating film for forming a MOSFET having an operating voltage of about 3V.

低電圧動作をさせるMOSFETを作成する活性領域においては、成長した酸化シリコン膜11をエッチングで除去する。965℃の酸素雰囲気中でドライ酸化を行ない、厚さ1.2nmの酸化シリコン膜12を形成する。厚さ1.2nmのゲート酸化膜は、たとえば動作電圧1〜1.2V程度のMOSFETを作成するためのゲート絶縁膜となる。なお、シリコン基板表面に自然酸化膜が存在する場合、水素ラジカル等の還元性雰囲気で自然酸化膜を除去してもよい。清浄なシリコン表面を酸化することにより良質の酸化シリコン膜を形成できる。  In the active region where a MOSFET for low voltage operation is formed, the grown silicon oxide film 11 is removed by etching. Dry oxidation is performed in an oxygen atmosphere at 965 ° C. to form a silicon oxide film 12 having a thickness of 1.2 nm. The gate oxide film having a thickness of 1.2 nm serves as a gate insulating film for forming a MOSFET having an operating voltage of about 1 to 1.2 V, for example. When a natural oxide film is present on the silicon substrate surface, the natural oxide film may be removed in a reducing atmosphere such as hydrogen radicals. A good quality silicon oxide film can be formed by oxidizing a clean silicon surface.

2種類の厚さを有するゲート絶縁層を形成する場合を説明したが、3種類以上の厚さのゲート絶縁層を形成してもよい。  Although the case where a gate insulating layer having two types of thicknesses is formed has been described, a gate insulating layer having three or more types of thicknesses may be formed.

この酸化により先に形成した厚い酸化シリコン膜11も若干成長する。薄いゲート絶縁膜12を有するウエルもn型及びp型が形成される。  The thick silicon oxide film 11 previously formed by this oxidation also grows slightly. N-type and p-type wells having a thin gate insulating film 12 are also formed.

FIG.5Bに示すように、1.5kWのマイクロ波によって得られたRPN窒素プラズマにより、550℃の雰囲気中でゲート絶縁膜11、12に活性窒素を導入する。活性窒素を導入され、ゲート絶縁膜は窒化酸化シリコン膜11x、12xとなる。  FIG. As shown in FIG. 5B, active nitrogen is introduced into the gate insulating films 11 and 12 in an atmosphere at 550 ° C. by RPN nitrogen plasma obtained by microwave of 1.5 kW. Active nitrogen is introduced, and the gate insulating films become silicon nitride oxide films 11x and 12x.

FIG.5Cに示すように、950℃のNOガス雰囲気中でアニール処理を行なう。NOガスにより、ゲート絶縁膜はさらに酸窒化され、ダメージが回復する。このようにして、ゲート絶縁膜11y、12yが形成される。引き続き、NBTI特性の劣化を抑制する等のために、窒素雰囲気中でさらに高温のアニール処理を行なってもよい。  FIG. As shown in FIG. 5C, annealing is performed in a NO gas atmosphere at 950.degree. Due to the NO gas, the gate insulating film is further oxynitrided to recover the damage. In this way, gate insulating films 11y and 12y are formed. Subsequently, in order to suppress the deterioration of the NBTI characteristics, annealing at a higher temperature may be performed in a nitrogen atmosphere.

その後、ゲート絶縁膜上に厚さ100nmの多結晶シリコン層を形成し、レジストパターンを用いて所望のゲート長にパターニングする。薄いゲート絶縁膜12yの上には、ゲート長40nmのゲート電極を形成する。  Thereafter, a polycrystalline silicon layer having a thickness of 100 nm is formed on the gate insulating film and patterned to a desired gate length using a resist pattern. A gate electrode having a gate length of 40 nm is formed on the thin gate insulating film 12y.

図5Dに示すように、パターニングしたゲート電極及びnチャネル領域、pチャネル領域を選択するレジストマスクをマスクとし、n型不純物、p型不純物のイオン注入を行ない、エクステンション領域7p、7nを作成する。その後、厚さ約60nmの酸化シリコン膜を堆積し、RIEを行なうことによりサイドウォールスペーサ8を形成する。サイドウォールスペーサを有するゲート電極及びnチャネル領域、pチャネル領域を分離するレジストマスクを用い、n型不純物、p型不純物をイオン注入し、ソース/ドレイン領域9n、9pを形成する。  As shown in FIG. 5D, extension regions 7p and 7n are formed by ion implantation of n-type impurities and p-type impurities using a patterned gate electrode and a resist mask for selecting an n-channel region and a p-channel region as a mask. Thereafter, a silicon oxide film having a thickness of about 60 nm is deposited, and sidewall spacers 8 are formed by performing RIE. Source / drain regions 9n and 9p are formed by ion implantation of n-type impurities and p-type impurities using a gate electrode having sidewall spacers and a resist mask for separating the n-channel region and the p-channel region.

その後、必要に応じて露出しているシリコン表面にシリサイド化を行ない、層間絶縁膜で覆う。層間絶縁膜2に開口を形成し、引出しプラグを形成し、さらに必要な配線、層間絶縁膜の形成を行なう。  Thereafter, if necessary, the exposed silicon surface is silicided and covered with an interlayer insulating film. Openings are formed in the interlayer insulating film 2, lead plugs are formed, and further necessary wirings and interlayer insulating films are formed.

このようにして、薄いゲート絶縁層と厚いゲート絶縁層を有し、薄いゲート絶縁層においてもボロンの突き抜けを抑制し、かつチャネル領域の移動度の低下を抑制したCMOS集積回路を形成する。  In this manner, a CMOS integrated circuit having a thin gate insulating layer and a thick gate insulating layer, which suppresses boron penetration even in the thin gate insulating layer and suppresses a decrease in mobility of the channel region is formed.

このような工程により、2nm以下、特に1.7nm以下の薄い実効ゲート絶縁膜厚を有し、ボロン突き抜けを防止でき、かつチャネル領域の移動度低減を抑制することのできる半導体装置が形成される。  By such a process, a semiconductor device having a thin effective gate insulating film thickness of 2 nm or less, particularly 1.7 nm or less, capable of preventing boron penetration and suppressing reduction in mobility of the channel region is formed. .

このように、上述の実施例によれば、ゲート絶縁膜中に表面側で高く、シリコン基板との界面で低い窒素濃度を導入し、ボロンのゲート絶縁膜突き抜けを抑制し、かつチャネル領域における移動度低減を抑制できる。  As described above, according to the above-described embodiment, a nitrogen concentration that is high on the surface side and low at the interface with the silicon substrate is introduced into the gate insulating film, and boron penetration through the gate insulating film is suppressed and movement in the channel region is performed. Degree reduction can be suppressed.

以上実施例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。例えば、目的に応じて、NO中の窒化酸化アニールに代え、不活性ガスで希釈したNO中のアニールなどを用いてもよい。半導体基板上に初めに形成する絶縁膜として酸化シリコン膜に代え、基板との界面で3at%以下の窒素を含む窒化酸化シリコン膜を形成してもよい。窒化酸化シリコン膜上に高い誘電率を有するハイk材料の膜を積層してもよい。  Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. For example, depending on the purpose, annealing in NO diluted with an inert gas may be used instead of nitridation oxidation annealing in NO. Instead of the silicon oxide film, a silicon nitride oxide film containing 3 at% or less of nitrogen may be formed at the interface with the substrate as the insulating film formed first over the semiconductor substrate. A high-k material film having a high dielectric constant may be stacked over the silicon nitride oxide film.

FIG.7Cは、high−k(高誘電率)材料の膜を積層した構成を示す。high−k材料は、酸化シリコンより著しく大きな誘電率を有する。例えば、シリコン基板30表面に、750℃の酸素雰囲気中で厚さ0.58nmの酸化シリコン膜31をランプアニール装置によって成膜し、500WのデカップルドRF窒素プラズマによって室温雰囲気中でゲート酸化膜中に活性窒素を導入(DPN)した。その後、900℃のNOガス雰囲気中のアニール処理(RTNO)を行ない、さらに1050℃窒素雰囲気中のアニール処理(RTA)を行なった。この窒化酸化膜厚は、0.80nmであった。下地酸化膜厚、プラズマ窒化強度、NOガスアニール温度、時間等の調整で、さらに薄膜化することも可能であろう。この酸化窒化膜上に、Al,Hf,Zr等の酸化膜、それらの酸化シリケート膜等のハイk材料膜32を形成することで、半導体基板とハイk材料との反応を防止し、かつ信頼性および駆動能力の優れたゲート絶縁膜を提供できる。  FIG. 7C shows a configuration in which films of high-k (high dielectric constant) material are stacked. The high-k material has a significantly higher dielectric constant than silicon oxide. For example, a silicon oxide film 31 having a thickness of 0.58 nm is formed on the surface of the silicon substrate 30 in a 750 ° C. oxygen atmosphere by a lamp annealing apparatus, and the gate oxide film is formed in a room temperature atmosphere by a 500 W decoupled RF nitrogen plasma. Active nitrogen was introduced (DPN). Thereafter, annealing treatment (RTNO) in an NO gas atmosphere at 900 ° C. was performed, and further annealing treatment (RTA) in a nitrogen atmosphere at 1050 ° C. was performed. The nitrided oxide film thickness was 0.80 nm. It may be possible to further reduce the film thickness by adjusting the base oxide film thickness, plasma nitriding strength, NO gas annealing temperature, time, and the like. On this oxynitride film, an oxide film such as Al, Hf, Zr, or the like, and a high-k material film 32 such as an oxide silicate film thereof are formed, thereby preventing a reaction between the semiconductor substrate and the high-k material and ensuring reliability. A gate insulating film having excellent performance and driving capability can be provided.

その他種々の変更、修飾、組み合わせ、等が可能なことは当業者に自明であろう。  It will be apparent to those skilled in the art that other various changes, modifications, combinations, and the like can be made.

微細化の進んだMOSトランジスタの製造に適している。  It is suitable for the manufacture of MOS transistors with advanced miniaturization.

FIGs.1A〜1Fは、本発明者が行った実験及びその結果を説明するための断面図及びグラフである。FIGs. 1A to 1F are cross-sectional views and graphs for explaining experiments conducted by the inventors and results thereof. FIGs.2A〜2Dは、本発明者が行った実験及びその結果を説明するための断面図及びグラフである。FIGs. 2A to 2D are cross-sectional views and graphs for explaining the experiment conducted by the inventor and the results thereof. FIGs.3A、3Bは、本発明者が行ったさらに他の実験の条件及び結果を示す表及びグラフである。FIGs. 3A and 3B are a table and a graph showing the conditions and results of still another experiment conducted by the present inventors. FIGs.4A、4Bは、本発明者が行ったさらに他の実験の条件及び結果を示す表及びグラフである。FIGs. 4A and 4B are a table and a graph showing the conditions and results of still another experiment conducted by the present inventors. FIGs.5A〜5Dは、本発明の実施例による半導体装置の製造方法を説明するための半導体基板の断面図である。FIGs. 5A to 5D are cross-sectional views of a semiconductor substrate for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention. FIGs.6A,6Bは、本発明者が行ったさらに他の実験の条件及び結果を示す表及びグラフである。FIGs. 6A and 6B are tables and graphs showing conditions and results of still another experiment conducted by the present inventors. FIGs.7A,7B,7Cは、リモートプラズマ窒化装置、デカップルドRF窒素プラズマ装置の構成を概略的に示す断面図、およびハイk材料を用いたゲート絶縁層の構成を概略的に示す断面図である。FIGs. 7A, 7B, and 7C are a cross-sectional view schematically showing a configuration of a remote plasma nitriding apparatus and a decoupled RF nitrogen plasma apparatus, and a cross-sectional view schematically showing a configuration of a gate insulating layer using a high-k material.

Claims (12)

半導体基板の活性領域上にゲート絶縁層を形成する工程と、
上記ゲート絶縁層表面側から活性窒素により窒素を導入する工程と、
次いで、前記半導体基板にNOガス雰囲気中でのアニール処理を施す工程と、
を含む半導体装置の製造方法。
Forming a gate insulating layer on the active region of the semiconductor substrate;
Introducing nitrogen from the surface side of the gate insulating layer with active nitrogen;
Next, a step of annealing the semiconductor substrate in a NO gas atmosphere;
A method of manufacturing a semiconductor device including:
前記活性窒素は、ラジカル窒素又はプラズマから発生した窒素である請求の範囲1記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the active nitrogen is radical nitrogen or nitrogen generated from plasma. さらに、前記NOガス雰囲気中でのアニール処理の後、より高温での不活性ガス中でのアニール処理を施す工程を含む請求の範囲1記載の半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 1, further comprising a step of performing an annealing process in an inert gas at a higher temperature after the annealing process in the NO gas atmosphere. 前記NOガス雰囲気中でのアニール処理によるゲート絶縁膜の膜厚増加は0.2nm以下である請求の範囲1記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein an increase in film thickness of the gate insulating film by the annealing process in the NO gas atmosphere is 0.2 nm or less. 前記NOガス雰囲気中でのアニール処理は、活性窒素によって窒素を導入する工程における基板温度よりも高温のNOガス雰囲気中で行なわれる請求の範囲1記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the annealing treatment in the NO gas atmosphere is performed in an NO gas atmosphere at a temperature higher than the substrate temperature in the step of introducing nitrogen by active nitrogen. 前記NOガス雰囲気中でのアニール処理は、N、Ar、Heのいずれかを含む不活性ガスで希釈されたNOガス雰囲気中で行なわれる請求の範囲1記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, wherein the annealing treatment in the NO gas atmosphere is performed in an NO gas atmosphere diluted with an inert gas containing any of N 2 , Ar, and He. さらに、前記NOガス雰囲気中でのアニール処理の前に、酸素雰囲気中または不活性ガスで希釈した酸素雰囲気中でアニールを行う工程を含む請求の範囲1記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 1, further comprising a step of performing annealing in an oxygen atmosphere or an oxygen atmosphere diluted with an inert gas before the annealing treatment in the NO gas atmosphere. 前記活性領域上に形成するゲート絶縁層は、前記半導体基板表面を熱酸化して形成する絶縁層であり、厚さ1.5nm以下である請求の範囲1記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the gate insulating layer formed on the active region is an insulating layer formed by thermally oxidizing the surface of the semiconductor substrate and has a thickness of 1.5 nm or less. 前記ゲート絶縁層は、前記半導体基板との界面で3at%以下の微量の窒素を含む酸窒化層である請求の範囲1記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the gate insulating layer is an oxynitride layer containing a trace amount of nitrogen of 3 at% or less at the interface with the semiconductor substrate. 前記NOガス雰囲気中でのアニール処理後の、前記ゲート絶縁層の半導体基板との界面での窒素濃度は、5at%以下である請求の範囲1記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the nitrogen concentration at the interface between the gate insulating layer and the semiconductor substrate after annealing in the NO gas atmosphere is 5 at% or less. 前記半導体基板表面を熱酸化する工程の前に、半導体基板を還元性雰囲気中でアニール処理し、自然酸化膜を除去する工程を含む請求の範囲1記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 1, further comprising a step of annealing the semiconductor substrate in a reducing atmosphere and removing a natural oxide film before the step of thermally oxidizing the surface of the semiconductor substrate. 前記半導体基板の活性領域上にゲート絶縁層を形成する工程は、領域により厚さの異なる絶縁層を形成する請求の範囲1記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the step of forming a gate insulating layer on the active region of the semiconductor substrate forms an insulating layer having a different thickness depending on the region.
JP2005505936A 2003-04-30 2004-04-28 Manufacturing method of semiconductor device Expired - Fee Related JP5121142B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005505936A JP5121142B2 (en) 2003-04-30 2004-04-28 Manufacturing method of semiconductor device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
PCT/JP2003/005561 WO2004097922A1 (en) 2003-04-30 2003-04-30 Production method for semiconductor device
JPPCT/JP03/05561 2003-04-30
JP2005505936A JP5121142B2 (en) 2003-04-30 2004-04-28 Manufacturing method of semiconductor device
PCT/JP2004/006213 WO2004097925A1 (en) 2003-04-30 2004-04-28 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPWO2004097925A1 true JPWO2004097925A1 (en) 2006-07-13
JP5121142B2 JP5121142B2 (en) 2013-01-16

Family

ID=47693092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005505936A Expired - Fee Related JP5121142B2 (en) 2003-04-30 2004-04-28 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5121142B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112543990A (en) * 2018-08-02 2021-03-23 株式会社富士 Atmospheric pressure plasma generating device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823095A (en) * 1994-07-07 1996-01-23 Sanyo Electric Co Ltd Semiconductor device and production process thereof
JP2000228522A (en) * 1999-02-08 2000-08-15 Fujitsu Ltd Manufacture of semiconductor device
JP2001093903A (en) * 1999-09-24 2001-04-06 Toshiba Corp Semiconductor device and its manufacturing method
JP2002222941A (en) * 2001-01-24 2002-08-09 Sony Corp Mis semiconductor device and manufacturing method therefor
JP2004023008A (en) * 2002-06-20 2004-01-22 Renesas Technology Corp Semiconductor integrated circuit device and its manufacturing method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162687A (en) * 1998-08-19 2000-12-19 Advanced Micro Devices, Inc. Method of manufacturing semiconductor device having oxide-nitride gate insulating layer
JP2001044419A (en) * 1999-07-14 2001-02-16 Texas Instr Inc <Ti> Formation method for gate lamination having high k dielectric
JP3372030B2 (en) * 1999-10-04 2003-01-27 日本電気株式会社 Method of forming thin film insulating film
JP2002009169A (en) * 2000-06-20 2002-01-11 Nec Corp Semiconductor device and its manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823095A (en) * 1994-07-07 1996-01-23 Sanyo Electric Co Ltd Semiconductor device and production process thereof
JP2000228522A (en) * 1999-02-08 2000-08-15 Fujitsu Ltd Manufacture of semiconductor device
JP2001093903A (en) * 1999-09-24 2001-04-06 Toshiba Corp Semiconductor device and its manufacturing method
JP2002222941A (en) * 2001-01-24 2002-08-09 Sony Corp Mis semiconductor device and manufacturing method therefor
JP2004023008A (en) * 2002-06-20 2004-01-22 Renesas Technology Corp Semiconductor integrated circuit device and its manufacturing method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6009045584, Chuan H. Liu et al., "Extending the Reliability Scaling Limit of Gate Dielectrics through Remote Plasma Nitridation of N2O", 2002 IEEE International Reliability Physics Symposium Proceedings 40th Annual, 2002, P.268−271, IEEE *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112543990A (en) * 2018-08-02 2021-03-23 株式会社富士 Atmospheric pressure plasma generating device
CN112543990B (en) * 2018-08-02 2023-10-24 株式会社富士 Atmospheric pressure plasma generating device

Also Published As

Publication number Publication date
JP5121142B2 (en) 2013-01-16

Similar Documents

Publication Publication Date Title
KR100618815B1 (en) Semiconductor device having different gate dielectric layers and method for manufacturing the same
JP5070702B2 (en) Semiconductor device manufacturing method and manufacturing apparatus
US6773999B2 (en) Method for treating thick and thin gate insulating film with nitrogen plasma
US7759260B2 (en) Selective nitridation of gate oxides
US5712208A (en) Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants
KR101058882B1 (en) Nitrogen Profile Tailoring of Silicon Oxynitrides by Rapid Thermal Annealing with Ammonia at Ultra-Low Pressure
US7514376B2 (en) Manufacture of semiconductor device having nitridized insulating film
KR100400323B1 (en) CMOS of semiconductor device and method for manufacturing the same
JP4485754B2 (en) Manufacturing method of semiconductor device
US7923360B2 (en) Method of forming dielectric films
JP2005079223A (en) Semiconductor device and its manufacturing method
JP4489368B2 (en) Semiconductor device and manufacturing method thereof
JP2005116727A (en) Insulator thin film and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP3593340B2 (en) Manufacturing method of integrated circuit device
KR20110100480A (en) Etching solution, method of forming a gate insulation layer using a etching solution and method of manufacturing a semiconductor device using a etching solution
KR100627219B1 (en) Method for manufacturing semiconductor device
JP2002151684A (en) Semiconductor device and manufacturing method thereof
KR101858524B1 (en) Manufacturing method for semiconductor device
JP2008072001A (en) Semiconductor device and manufacturing method therefor
JP2004207560A (en) Semiconductor device and its manufacturing method
JP5121142B2 (en) Manufacturing method of semiconductor device
JP4639000B2 (en) MIS type semiconductor device and manufacturing method thereof
KR20050001430A (en) Semiconductor device and manufacturing method thereof
JP4532925B2 (en) Semiconductor device manufacturing method and semiconductor device
JP5119904B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051025

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110705

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110712

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121001

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121023

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5121142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees