JPWO2003081303A1 - Optical element manufacturing method - Google Patents
Optical element manufacturing method Download PDFInfo
- Publication number
- JPWO2003081303A1 JPWO2003081303A1 JP2003578982A JP2003578982A JPWO2003081303A1 JP WO2003081303 A1 JPWO2003081303 A1 JP WO2003081303A1 JP 2003578982 A JP2003578982 A JP 2003578982A JP 2003578982 A JP2003578982 A JP 2003578982A JP WO2003081303 A1 JPWO2003081303 A1 JP WO2003081303A1
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- semiconductor substrate
- specific resistance
- optical element
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
- G02B6/1225—Basic optical elements, e.g. light-guiding paths comprising photonic band-gap structures or photonic lattices
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12176—Etching
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optical Integrated Circuits (AREA)
Abstract
半導体基板の主表面から深さ方向に、孔幅が変調された複数のエッチング孔を形成する光学素子の製造方法を提供する。かかる製造方法は、主表面を有し、主表面から深さ方向に比抵抗が変調された半導体基板を準備する準備工程と、半導体基板の主表面上に、孔部形成領域を規定する規定工程と、主表面を電解液に浸し、電解液に対して半導体基板を高電位として、孔部形成領域から半導体基板を深さ方向に電気化学エッチングして、エッチング孔を形成するエッチング工程とを含む。Provided is a method of manufacturing an optical element that forms a plurality of etching holes whose hole widths are modulated in a depth direction from a main surface of a semiconductor substrate. Such a manufacturing method includes a preparation step of preparing a semiconductor substrate having a main surface and having a specific resistance modulated in the depth direction from the main surface, and a defining step of defining a hole forming region on the main surface of the semiconductor substrate And an etching step of forming an etching hole by immersing the main surface in the electrolytic solution, electrochemically etching the semiconductor substrate in the depth direction from the hole forming region with the semiconductor substrate at a high potential with respect to the electrolytic solution. .
Description
技術分野
本発明は、光学素子の製造方法に関し、特に、複数の孔部又は溝部を備えた半導体基板からなる光学素子の製造方法に関する。
背景技術
近年、フォトニックバンドギャップを利用した、波長フィルタ素子、偏光分離素子、光導波路等の光学素子が提案されている。フォトニックバンドギャップとは、屈折率が周期的に変動する周期構造中において、周期に依存した所定の波長帯域の光波が存在できない現象である。例えば、多層膜光フィルタにおいて、光学長で表した多層膜周期が入射光の波長の2分の1である時、その波長付近の入射光は透過できずに反射され、多層膜光フィルタは波長フィルタとして作用する。
図12は、特表平11−509644号公報に記載された、全体が500で表される光学素子の上面図である。また、図13は、図12の光学素子500をXII−XII方向に見た場合の断面図である。光学素子500は、n型のシリコン基板1からなり、主表面2に略垂直な方向に形成された複数の孔部3を有する。孔部3の直径は、深さ方向に変調されており、主表面2に近い側から孔部3の直径が大きな領域31、孔部3の直径が小さな領域32、再び、孔部3の直径が大きな領域33となっている。
光学素子500は、このような孔部3が規則的に配列された格子領域4と、格子領域4を分断するように設けられた欠陥領域5とを有する。ここで、欠陥領域5は、格子領域4を構成する孔部3が、列状に形成されていない領域である。
光学素子500では、格子領域4は、2次元的に屈折率が周期的に変動する周期構造であり、主表面2に平行な方向に伝播する光に対してフォトニックバンドギャップを有する。即ち、フォトニックバンドギャップに相当する波長帯の光は、かかる方向には格子領域4をほとんど透過できない。このため、欠陥領域5の内部に励起された光波は、格子構造4に入り込むことができない。
一方、領域32は、その上下に形成された領域31、領域33に比べて、シリコン基板の占める体積が大きく、孔部3を満たす空気の占める体積が小さい。このため領域32は、領域31、領域33に比べて平均屈折率が大きくなる。この平均屈折率の差による全反射により、光は領域31と領域33に挟まれた領域32に閉じ込められる。
このような原理により、線状に設けられた欠陥領域5は、領域32の部分をコアとする光導波路として作用し、図13において、紙面に対して垂直な方向に光を導波する。
光学素子500の製造方法では、まず、n型で比抵抗が1Ω・cmのシリコン基板1を準備する。続いて、シリコン基板1の主表面2に、孔部3を形成する位置に対応した周期的パターンのピットを形成する。このとき、欠陥領域5にはピットを設けない。
次に、シリコン基板1の主表面2を、3wt%のフッ化水素酸の電解液に接触させた状態で、主表面2と逆側から光を入射させ、シリコン基板1に正孔を発生させる。更に、シリコン基板1と電解液との間に3Vの電圧を加える。この結果、主表面2に設けられたピット付近の電界集中部分にシリコン基板1中に発生した正孔が吸引される。この正孔を用いて電気化学エッチングが進行し、ピットを出発点として孔部3が形成され始める。光照射量を変えることにより、電流密度を大、小、大と順次変化させる。エッチングで形成される孔部3の断面積は、電流密度に応じて大、小、大と変化する。この結果、図13に示したような、深さ方向に直径が変調された孔部3が形成される。
しかしながら、かかる製造方法では、電解液の温度や濃度、光照射量等のエッチング条件が経時変化することにより、領域31、32、33の各領域の深さや直径が設計通りにならなかった。この結果、光学素子500を光導波路として用いた場合、フォトニックバンドギャップ波長や光透過特性が所望の値からずれるという問題が発生した。また、かかる問題は、光学素子500を偏光素子や光学フィルタ等として使用する場合にも問題となった。
発明の開示
そこで、本発明は、孔部の直径や溝部の溝幅が深さ方向で異なる光学素子の製造方法において、孔部の深さ、直径等を設計通りの寸法で形成できる光学素子の製造方法の提供を目的とする。
即ち、本発明は、半導体基板の主表面から深さ方向に、孔幅が変調された複数のエッチング孔を形成する光学素子の製造方法であって、主表面を有し、主表面から深さ方向に比抵抗が変調された半導体基板を準備する準備工程と、半導体基板の主表面上に、孔部形成領域を規定する規定工程と、主表面を電解液に浸し、電解液に対して半導体基板を高電位として、孔部形成領域から半導体基板を深さ方向に電気化学エッチングして、エッチング孔を形成するエッチング工程とを含むことを特徴とする光学素子の製造方法である。
かかる製造方法を用いることにより、電解液の温度等の製造条件の変動によらず、設計通りの構造の光学素子を得ることができる。また、製造歩留まりが向上し、光学素子を安価に製造できる。
なお、特開2001−272566号公報に、エッチング特性の異なる媒質を積層してエッチングすることにより、孔部の径が周期的に変調されたフォトニック結晶を製造する方法が記載されている。しかしながら、かかる製造方法は、RIE等により孔部を形成する工程と、孔部の径を拡大する孔部拡大工程とを備えるものであり、本願発明のように、一の電気化学エッチングのみで孔幅が変調されたエッチング孔を形成する方法とは異なっている。
上記準備工程は、半導体基板の主表面から深さ方向に、低比抵抗層、高比抵抗層、低比抵抗層を順に含む半導体基板を準備する工程であっても良い。
また、上記準備工程は、半導体基板の主表面から深さ方向に、比抵抗が正弦波状に変調された半導体基板を準備する工程であっても良い。
上記準備工程は、変調された比抵抗の極小値に対する極大値の比が、略1.01以上で略1000以下である半導体基板を準備する工程である。
比抵抗の極大値が、略1Ω・cm以上で略5000Ω・cm以下であり、比抵抗の極小値が、略0.01Ω・cm以上で100Ω・cm以下であることが好ましい。
上記規定工程は、半導体基板の主表面の所定の位置をエッチングしてピットを形成し、孔部形成領域とする工程であっても良い。
また、上記規定工程は、半導体基板の主表面を略平行なストライプ状にエッチングし、孔部形成領域とする工程であっても良い。
上記エッチング工程は、更に、半導体基板に光を照射する工程を含むものであっても良い。
上記エッチング孔の主表面に平行な断面は、略円形であっても良い。
また、上記エッチング孔の主表面に平行な断面は、略矩形であっても良い。
発明を実施するための最良の形態
(実施の形態1)
図1は、本実施の形態にかかる、全体が100で表される光学素子の上面図である。また、図2は、図1の光学素子100の、I−I方向に見た場合の断面図である。図1、2中、図12、13と同一符号は、同一又は相当箇所を示す。
図2に示すように、光学素子100は、n型のシリコン基板1を含む。シリコン基板1は、比抵抗の異なる3種類のシリコン層11、12、13を含んでいる。シリコン層11、13は低抵抗層であり、例えば、比抵抗が5Ω・cm、膜厚が5μmである。一方、シリコン層12は高抵抗層であり、例えば、比抵抗が10Ω・cm、膜厚が2μmである。シリコン層11、12、13は、例えば化学気相成長法により形成される。なお、シリコン層13の下部のシリコン基板1は導電性であれば良く、例えば、比抵抗は100Ω・cm程度で良い。
光学素子100は、主表面2に略垂直な方向に形成された複数の孔部3を有する。シリコン層11、12、13のそれぞれに対応した領域が、孔部3の直径が大きな領域31、孔部3の直径が小さな領域32、孔部3の直径が大きな領域33となっている。孔部3の直径は略0.05μm〜略1.95μm程度であり、光学素子100の領域31、33では略0.25μm、領域32では略0.35μmとする。
また、図1に示すように、光学素子100は、このような孔部3が規則的に配列された格子領域4と、格子領域4を分断するように設けられた欠陥領域5とを有する。ここで、格子領域4では、孔部3のピッチは、略0.2μm〜略2.0μm程度であり、光学素子100では、略0.5μmとする。また、欠陥領域5は、格子領域4を構成する孔部3が、列状に形成されない領域である。
光学素子100では、格子領域4は、2次元的に屈折率が周期的に変動する周期構造であり、主表面2に平行な方向に伝播する光に対してフォトニックバンドギャップを有する。即ち、フォトニックバンドギャップに相当する光波長帯の光は、かかる方向には格子領域4をほとんど透過できない。このため、欠陥領域5の内部に励起された光波は、格子構造4に入り込むことができない。
一方、領域32は、その上下に形成された領域31、領域33に比べて、シリコン基板の占める体積が大きく、孔部3を満たす空気の占める体積が小さい。このため領域32は、領域31、領域33に比べて平均屈折率が大きくなる。この平均屈折率の差による全反射により、光は領域31と領域33に挟まれた領域32に閉じ込められる。
この結果、線状に設けられた欠陥領域5は、領域32の部分をコアとする光導波路として作用し、図2において、紙面に対して略垂直な方向に光を導波する。
次に、図3〜5を参照しながら、本実施の形態にかかる光学素子100の製造方法について説明する。製造方法は、以下の工程1〜3を含む。
工程1:図3に示すように、比抵抗が略100Ω・cmのn型のシリコン基板1を準備する。続いて、シリコン基板1の上に、例えば化学気相成長法により、比抵抗の異なる3種類のシリコン層11、12、13を順次形成する。ドーピング濃度を制御することにより、各シリコン層を所定の比抵抗とする。
シリコン層11、13は低抵抗層であり、比抵抗は略0.01Ω・cm〜略100Ω・cmであり、好適には、略0.5Ω・cm〜略50Ω・cmである。ここでは、5Ω・cmとする。比抵抗がかかる値より小さくなると、孔部3のエッチングが等方性となり、隣接する孔部3がつながり、光学素子100の強度が低下する。一方、比抵抗がかかる値より大きくなると、孔部3の形状が不規則となり光学素子100中での光散乱が増大する。また、シリコン層11、13の膜厚は略5μmである。
一方、シリコン層12は高抵抗層であり、比抵抗は略1.01Ω・cm〜略1000Ω・cmであり、好適には、略2Ω・cm〜略100Ω・cmである。ここでは、10Ω・cmとする。また、膜厚は略2μmである。
但し、シリコン層11、13の比抵抗に対して、シリコン層12の比抵抗が、略1.01倍〜略1000倍となるように、各層の比抵抗を選択することが必要である。かかる比抵抗の比が小さくなると、各層の間の屈折率のコントラストが低下して、光導波路や、後述する光フィルタとして、十分なフォトニックバンドギャップの効果が得られない。一方、比抵抗の比が大きくなると、孔部3のエッチングが不規則となり、光学素子100中において光が散乱するようになる。
なお、好適な比抵抗、膜厚は、シリコン層の導電型によらず略同じである。
工程2:図4に示すように、主表面2にピット35を形成する。かかるピット35は、図1に示す孔部3の配置に対応するように、周期的なパターンとして形成される。ピット35は、例えば、主表面2上に形成した酸化シリコン膜や窒化シリコン膜を電子線ビームリソグラフィ技術を用いてパターニングし、開口部を形成した後、水酸化カリウム等のアルカリ溶液に浸漬して、主表面2を異方性エッチングすることにより形成する。
工程3:図5に示すように、シリコン基板1の主表面2を、4wt%のフッ化水素酸の電解液36に接触させる。また、電解液に浸漬した電極37に対して、シリコン基板1が略1V高い電位となるように電圧を印加する。更に、シリコン基板1の裏面(主表面2と反対側)から、光38を照射する。なお、シリコン基板1、シリコン層11、12、13がp型の場合は、シリコン基板1等の中に正孔が多数キャリアとして存在するため、光38の照射をしなくても良い。
図5に示す状態では、シリコン基板1内の正孔はピット35付近に吸引され、この正孔を用いて電気化学エッチングが進行し、ピット35を出発点として孔部3の形成が始まる。
ここで、エッチングは、主に、孔部3の先端付近で行われる。また、エッチング量は、孔部3の先端付近のシリコンの比抵抗により影響を受ける。即ち、低抵抗のシリコン層では孔部3の直径は大きくなり、一方、高抵抗のシリコン層では孔部3の直径は小さくなる。
エッチングが進行して孔部3の深さが深くなると、図5に示すように、孔部3の先端は、低抵抗のシリコン層11から高抵抗のシリコン層12に移り、更には、低抵抗のシリコン層13に移る。かかるエッチング工程では、孔部3の先端付近のシリコン層の比抵抗が、5Ω・cm(シリコン層11)、10Ω・cm(シリコン層12)、5Ω・cm(シリコン層13)と順次変化する。このため、エッチングで形成される孔部3の直径も、大、小、大と変化する。即ち、深さ方向に孔部3の直径が変調され、主表面2に近い側から、孔部3の直径が大きな領域31、孔部3の直径が小さな領域32、孔部3の直径が大きな領域33から構成された孔部3が形成できる。
なお、ピットを形成せずに、酸化シリコン膜等をパターニングして形成したマスクを用いて、孔部3を形成することも可能である。
以上の工程1〜3を行うことにより、図2に示すような、光学素子100が完成する。かかる製造方法では、孔部3の、直径の異なる領域の長さ(領域31、32、33の深さ)は、シリコン層11、12、13の膜厚に対応して決まり、電解液36の温度、濃度の経時変化の影響を受けない。また、孔部3の直径も、シリコン層11、12、13の比抵抗により決まる。このため、設計通りの寸法のフォトニックバンドギャップを備え、例えば、光通信に使用される、波長が略0.6μm〜略2.0μmの光に対して、安定した光伝播特性を有する光学素子100を得ることができる。
また、製造工程における歩留まりも向上し、所望の特性を備えた光学素子100を、安価に製造することができる。
(実施の形態2)
図6は、本実施の形態にかかる、全体が200で表される光学素子の上面図である。また、図7は、図6の光学素子200の、VII−VII方向に見た場合の断面図である。図6、7中、図1、2と同一符号は、同一又は相当箇所を示す。
図6に示すように、光学素子200では、主表面2に略垂直な方向に形成された孔部23が、全面に均等に分布するように設けられている。また、図7に示すように、それぞれの孔部23は、直径が深さ方向に周期的に変調された形状となっている。
かかる構造の光学素子200は、平均的な屈折率を深さ方向(主表面2に垂直な方向)に周期的に変化させた光学素子と同じ効果が得られる。このため、その周期に応じたフォトニックバンドギャップが形成され、例えば光通信に使用される波長帯が略0.6μm〜略2.0μmの光を透過しない光フィルタとして作用する。
次に、本実施の形態にかかる光学素子200の製造方法について、簡単に説明する。製造方法は、以下の工程1〜3を含む。
工程1:n型のシリコン基板1を準備する。図8は、シリコン基板1の、主表面からの深さと比抵抗との関係である。図8から分かるように、シリコン基板1は、比抵抗が、極大値が略6Ω・cm、極小値が略4Ω・cm、周期が略0.5μmの正弦波状に変化するような構造となっている。深さ方向の周期は、略0.2μm〜略2.0μmの範囲の他の値に設定しても構わない。かかる構造は、例えば、供給するドーパントの量を変化させながら、CVD法でシリコン層を堆積することにより形成できる。深さ1.8μm以上のシリコン基板1の比抵抗は、略10Ω・cmで一定とした。なお、極大値、極小値は、比抵抗が正弦波状に変調された領域における比抵抗の最大値、最小値をいう。また、実施の形態1では、高比抵抗層、低比抵抗層の比抵抗をいう。
なお、シリコン基板1の比抵抗の、極小値に対する極大値の比は、実施の形態1と同様に、略1.01倍〜略1000倍となるように選択することが必要である。
工程2:実施の形態1と同様に、シリコン基板1の主表面2に、ピットを形成する。本実施の形態では、ピットは、主表面に均等に分布するように形成する。隣接するピットの距離は、略0.2〜略2.0μmの範囲で設定され、ここでは略0.5μmとする。
工程3:実施の形態1の工程3(図5)と同じ構成を用いて、シリコン基板1の主表面2を2wt%のフッ化水素酸の電解液に接触させる。更に、シリコン基板1の電位が、電解液の電位より約0.8V高くなるように電圧を印加する。また、電気化学エッチングに必要な正孔を供給するため、強度が100mW/cm2の光を照射する。なお、シリコン基板1をp型とした場合は、光の照射は不要である。
かかる状態では、主表面2に設けられたピット付近に正孔が吸引され、上述の実施の形態1と同様に、電気化学エッチングが進行する。エッチング工程では、比抵抗が小さい領域ほど孔部3の直径が大きくなり、比抵抗が大きい領域ほど孔部3の直径が小さくなる。この結果、図7に示すような、比抵抗の深さ方向の分布に対応して孔部3の直径が変調された光学素子200が得られる。
かかる製造方法を用いることにより、電解液の温度等の製造条件の変動によらず、設計通りの構造の光学素子200を得ることができる。また、製造歩留まりが向上し、光学素子200を安価に製造できる。
(実施の形態3)
図9は、本実施の形態にかかる、全体が300で表される光学素子の上面図である。また、図10は、図9の光学素子300の、X−X方向に見た場合の断面図である。図9、10中、図1、2と同一符号は、同一又は相当箇所を示す。
図9に示すように、光学素子300では、主表面2に略垂直な方向に形成された複数の溝部6を有する。溝部6のピッチは、略0.2μm〜略2.0μmの範囲から選択される。また、図10に示すように、それぞれの溝部6は、溝幅が、深さ方向に周期的に変調された形状となっている。
かかる構造の光学素子300は、偏光の振動方向により、選択的に偏光を透過する偏光選択素子として作用する。即ち、溝幅が深さ方向に周期的に変調された構造では、平均的な屈折率が深さ方向に周期的に変動するとともに、溝部6に平行な振動方向を有する偏光と、溝部6に垂直な振動方向を有する偏光とでは、平均屈折率が異なる。このため、溝部6に平行な振動方向を有する偏光と、溝部6に垂直な振動方向を有する偏光とでは、異なる波長帯にフォトニックバンドギャップが生ずる。この結果、光を通さない波長帯が、偏光の振動方向によって異なるようになり、ある波長帯においては、一方の振動方向の偏光のみを透過するような偏光選択素子となる。
次に、本実施の形態にかかる光学素子300の製造方法について、簡単に説明する。製造方法は、以下の工程1〜3を含む。
工程1:p型のシリコン基板1を準備する。図11は、シリコン基板1の、主表面からの深さと比抵抗との関係である。図11から分かるように、シリコン基板1は、比抵抗が、極大値が略6Ω・cm、極小値が略4Ω・cm、周期が略0.5μmの正弦波状に変化するような構造となっている。深さ方向の周期は、略0.2μm〜略2.0μmの範囲の他の値に設定しても構わない。かかる構造は、例えば、供給するドーパントの量を変化させながら、CVD法でシリコン層を堆積することにより形成できる。深さ1.8μm以上のシリコン基板1の比抵抗は、徐々に大きくなり、最終的に略10Ω・cmで一定となる。
なお、シリコン基板1の比抵抗の、極小値に対する極大値の比は、実施の形態1と同様に、略1.01倍〜略1000倍となるように選択することが必要である。
工程2:シリコン基板1の主表面2に、図9に示すような、略等間隔に配置された浅い初期溝を形成する。初期溝のピッチは、略0.2μm〜略2.0μmの範囲から選択され、ここでは略0.5μmとする。初期溝は、シリコン基板1の主表面2に酸化シリコン等のマスクを形成した後、水酸化カリウム溶液を用いて主表面2を異方性エッチングして形成する。
工程3:実施の形態1の工程3(図5)と同様の構造を用いて、シリコン基板1の主表面2を5wt%のフッ化水素酸の電解液に接触させる。更に、シリコン基板1の電位が、電解液の電位より約0.8V高くなるように電圧を印加する。なお、シリコン基板1をn型とした場合は、光の照射が必要となる。
上述の実施の形態1、2の孔部3の形成と同様に、溝部6の形成においても、比抵抗の小さい領域では溝幅は大きくなり、比抵抗の大きな領域では溝幅は小さくなる。この結果、図10に示したような、比抵抗の分布に対応して溝幅が変調された構造が得られる。
かかる製造方法を用いることにより、電解液の温度等の製造条件の変動によらず、設計通りの構造の光学素子300を得ることができる。また、製造歩留まりが向上し、光学素子300を安価に製造できる。
なお、実施の形態1〜3では、シリコン基板として、n型又はp型のいずれかを用いる場合について説明したが、いずれの導電型の基板を用いてもかまわない。
産業上の利用の可能性
本発明は、設計通りの構造を有する光学素子の製造方法を提供するものであり、光導波路、光フィルタ等の光学素子の製造に適用することができる。
【図面の簡単な説明】
図1は、本発明の実施の形態1にかかる光学素子の上面図である。
図2は、本発明の実施の形態1にかかる光学素子の断面図である。
図3は、本発明の実施の形態1にかかる光学素子の製造工程の断面図である。
図4は、本発明の実施の形態1にかかる光学素子の製造工程の断面図である。
図5は、本発明の実施の形態1にかかる光学素子の製造工程の断面図である。
図6は、本発明の実施の形態2にかかる光学素子の上面図である。
図7は、本発明の実施の形態2にかかる光学素子の断面図である。
図8は、シリコン基板の主表面からの深さと比抵抗との関係である。
図9は、本発明の実施の形態3にかかる光学素子の上面図である。
図10は、本発明の実施の形態3にかかる光学素子の断面図である。
図11は、シリコン基板の主表面からの深さと比抵抗との関係である。
図12は、従来の光学素子の上面図である。
図13は、従来の光学素子の断面図である。TECHNICAL FIELD The present invention relates to a method for manufacturing an optical element, and more particularly to a method for manufacturing an optical element comprising a semiconductor substrate having a plurality of holes or grooves.
BACKGROUND ART In recent years, optical elements such as a wavelength filter element, a polarization separation element, and an optical waveguide using a photonic band gap have been proposed. The photonic band gap is a phenomenon in which a light wave having a predetermined wavelength band depending on the period cannot exist in a periodic structure in which the refractive index varies periodically. For example, in a multilayer optical filter, when the multilayer period represented by the optical length is one-half of the wavelength of the incident light, incident light near that wavelength cannot be transmitted and is reflected, and the multilayer optical filter Acts as a filter.
FIG. 12 is a top view of an optical element denoted as a whole by 500, which is described in JP-T-11-509644. FIG. 13 is a cross-sectional view of the
The
In the
On the other hand, in the
Based on such a principle, the
In the method for manufacturing the
Next, with the
However, in such a manufacturing method, the depth and diameter of each of the
DISCLOSURE OF THE INVENTION Accordingly, the present invention relates to an optical element manufacturing method in which the hole depth and diameter can be formed with the designed dimensions in a method for manufacturing an optical element in which the hole diameter and groove width are different in the depth direction. The purpose is to provide a manufacturing method.
That is, the present invention is a method of manufacturing an optical element that forms a plurality of etching holes whose hole widths are modulated in the depth direction from the main surface of a semiconductor substrate. A preparation step of preparing a semiconductor substrate whose specific resistance is modulated in the direction; a defining step of defining a hole forming region on the main surface of the semiconductor substrate; And an etching step of forming an etching hole by electrochemically etching the semiconductor substrate in the depth direction from the hole forming region with the substrate at a high potential.
By using this manufacturing method, an optical element having a structure as designed can be obtained regardless of variations in manufacturing conditions such as the temperature of the electrolytic solution. In addition, the manufacturing yield is improved, and the optical element can be manufactured at low cost.
Japanese Patent Application Laid-Open No. 2001-272566 describes a method of manufacturing a photonic crystal in which the diameter of a hole is periodically modulated by laminating and etching media having different etching characteristics. However, such a manufacturing method includes a step of forming a hole by RIE or the like, and a hole expanding step of expanding the diameter of the hole, and the hole is formed by only one electrochemical etching as in the present invention. This is different from the method of forming an etching hole having a modulated width.
The preparatory step may be a step of preparing a semiconductor substrate including a low specific resistance layer, a high specific resistance layer, and a low specific resistance layer in this order from the main surface of the semiconductor substrate in the depth direction.
Further, the preparation step may be a step of preparing a semiconductor substrate whose specific resistance is modulated in a sine wave shape in the depth direction from the main surface of the semiconductor substrate.
The preparatory step is a step of preparing a semiconductor substrate in which the ratio of the maximum value to the minimum value of the modulated specific resistance is approximately 1.01 or more and approximately 1000 or less.
The maximum value of the specific resistance is preferably about 1 Ω · cm or more and about 5000 Ω · cm or less, and the specific value of the specific resistance is preferably about 0.01 Ω · cm or more and 100 Ω · cm or less.
The defining step may be a step of forming a pit by etching a predetermined position on the main surface of the semiconductor substrate to form a hole forming region.
Further, the defining step may be a step of etching the main surface of the semiconductor substrate into a substantially parallel stripe to form a hole forming region.
The etching step may further include a step of irradiating the semiconductor substrate with light.
The cross section parallel to the main surface of the etching hole may be substantially circular.
The cross section parallel to the main surface of the etching hole may be substantially rectangular.
Best Mode for Carrying Out the Invention (Embodiment 1)
FIG. 1 is a top view of an optical element denoted as a whole by 100 according to the present embodiment. 2 is a cross-sectional view of the
As shown in FIG. 2, the
The
As shown in FIG. 1, the
In the
On the other hand, in the
As a result, the
Next, a method for manufacturing the
Step 1: As shown in FIG. 3, an n-
The silicon layers 11 and 13 are low resistance layers and have a specific resistance of about 0.01 Ω · cm to about 100 Ω · cm, and preferably about 0.5 Ω · cm to about 50 Ω · cm. Here, it is set to 5 Ω · cm. When the specific resistance is smaller than this value, the etching of the
On the other hand, the
However, it is necessary to select the specific resistance of each layer so that the specific resistance of the
Note that the preferred specific resistance and film thickness are substantially the same regardless of the conductivity type of the silicon layer.
Step 2:
Step 3: As shown in FIG. 5, the
In the state shown in FIG. 5, holes in the
Here, the etching is mainly performed near the tip of the
When the etching progresses and the depth of the
The
The
Further, the yield in the manufacturing process is improved, and the
(Embodiment 2)
FIG. 6 is a top view of an optical element denoted as a whole by 200 according to the present embodiment. FIG. 7 is a cross-sectional view of the
As shown in FIG. 6, in the
The
Next, a method for manufacturing the
Step 1: An n-
It should be noted that the ratio of the maximum value to the minimum value of the specific resistance of the
Step 2: Similar to the first embodiment, pits are formed on the
Step 3: The
In such a state, holes are attracted in the vicinity of the pits provided on the
By using this manufacturing method, the
(Embodiment 3)
FIG. 9 is a top view of an optical element denoted as a whole by 300 according to the present embodiment. FIG. 10 is a cross-sectional view of the
As shown in FIG. 9, the
The
Next, a method for manufacturing the
Step 1: A p-
Note that the ratio of the maximum value to the minimum value of the specific resistance of the
Step 2: Shallow initial grooves arranged at substantially equal intervals as shown in FIG. 9 are formed on the
Step 3: The
Similar to the formation of the
By using such a manufacturing method, the
In the first to third embodiments, the case where either the n-type or the p-type is used as the silicon substrate has been described, but any conductivity type substrate may be used.
INDUSTRIAL APPLICABILITY The present invention provides a method for manufacturing an optical element having a structure as designed, and can be applied to the manufacture of optical elements such as optical waveguides and optical filters.
[Brief description of the drawings]
FIG. 1 is a top view of the optical element according to the first embodiment of the present invention.
FIG. 2 is a sectional view of the optical element according to the first embodiment of the present invention.
FIG. 3 is a sectional view of the optical element manufacturing process according to the first embodiment of the present invention.
FIG. 4 is a cross-sectional view of the manufacturing steps of the optical element according to the first embodiment of the present invention.
FIG. 5 is a cross-sectional view of the manufacturing process of the optical element according to the first embodiment of the present invention.
FIG. 6 is a top view of the optical element according to the second embodiment of the present invention.
FIG. 7 is a sectional view of an optical element according to the second embodiment of the present invention.
FIG. 8 shows the relationship between the depth from the main surface of the silicon substrate and the specific resistance.
FIG. 9 is a top view of the optical element according to the third embodiment of the present invention.
FIG. 10 is a sectional view of an optical element according to the third embodiment of the present invention.
FIG. 11 shows the relationship between the depth from the main surface of the silicon substrate and the specific resistance.
FIG. 12 is a top view of a conventional optical element.
FIG. 13 is a cross-sectional view of a conventional optical element.
Claims (7)
主表面を有し、該主表面から深さ方向に比抵抗が変調された半導体基板を準備する準備工程と、
該半導体基板の該主表面上に、孔部形成領域を規定する規定工程と、
該主表面を電解液に浸し、該電解液に対して該半導体基板を高電位として、該孔部形成領域から該半導体基板を深さ方向に電気化学エッチングして、エッチング孔を形成するエッチング工程とを含むことを特徴とする光学素子の製造方法。A method of manufacturing an optical element that forms a plurality of etching holes whose hole widths are modulated in a depth direction from a main surface of a semiconductor substrate,
A preparation step of preparing a semiconductor substrate having a main surface and having a specific resistance modulated in a depth direction from the main surface;
A defining step for defining a hole forming region on the main surface of the semiconductor substrate;
An etching process in which the main surface is immersed in an electrolytic solution, the semiconductor substrate is set to a high potential with respect to the electrolytic solution, and the semiconductor substrate is electrochemically etched in the depth direction from the hole forming region to form an etching hole. The manufacturing method of the optical element characterized by the above-mentioned.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2002/002944 WO2003081303A1 (en) | 2002-03-27 | 2002-03-27 | Method for fabricating optical element |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2003081303A1 true JPWO2003081303A1 (en) | 2005-07-28 |
Family
ID=28080698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003578982A Pending JPWO2003081303A1 (en) | 2002-03-27 | 2002-03-27 | Optical element manufacturing method |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2003081303A1 (en) |
WO (1) | WO2003081303A1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5224154B2 (en) * | 2005-10-28 | 2013-07-03 | 日亜化学工業株式会社 | Semiconductor element |
TWI518386B (en) * | 2014-04-02 | 2016-01-21 | 群創光電股份有限公司 | Display device |
WO2019039526A1 (en) * | 2017-08-24 | 2019-02-28 | 国立大学法人横浜国立大学 | Light deflection device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19526734A1 (en) * | 1995-07-21 | 1997-01-23 | Siemens Ag | Optical structure and process for its manufacture |
JP2001272566A (en) * | 2000-03-27 | 2001-10-05 | Minolta Co Ltd | Method for manufacturing photonic crystal |
-
2002
- 2002-03-27 WO PCT/JP2002/002944 patent/WO2003081303A1/en active Application Filing
- 2002-03-27 JP JP2003578982A patent/JPWO2003081303A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2003081303A1 (en) | 2003-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100393661B1 (en) | Optical structure and method for its production | |
JP2935415B2 (en) | Semiconductor structure | |
US8285102B2 (en) | Structure of a micronanostructure optical wave guide for controlling birefringence | |
JP4947778B2 (en) | Optical semiconductor device and manufacturing method thereof | |
JP5605102B2 (en) | Manufacturing method of semiconductor laser device | |
JP2012191030A (en) | Method for manufacturing distribution feedback type semiconductor laser | |
JP3977920B2 (en) | Manufacturing method of semiconductor device | |
JPWO2003081303A1 (en) | Optical element manufacturing method | |
KR100567974B1 (en) | Optical structure and process for manufacturing the same | |
JP4212040B2 (en) | Composite optical waveguide | |
KR100427581B1 (en) | Method for manufacturing semiconductor optical device | |
JP2008084891A (en) | Optical semiconductor element and its fabrication process | |
US9800021B2 (en) | Semiconductor laser device and manufacturing method of the same | |
US10326257B2 (en) | Semiconductor laser device and manufacturing method of the same | |
JP2003234540A (en) | Distributed feedback laser, semiconductor optical device and method for fabricating distributed feedback laser | |
CN111937260B (en) | Semiconductor laser and method for manufacturing the same | |
JP2004134501A (en) | Light emitting device and its manufacturing method | |
JP2019087714A (en) | Method for manufacturing optical semiconductor element | |
CN219394016U (en) | Semiconductor laser | |
JPH05136521A (en) | Semiconductor laser | |
JP4228285B2 (en) | Semiconductor light emitting device | |
JP2009004630A (en) | Method of manufacturing semiconductor laser element | |
JP4592865B2 (en) | Manufacturing method of semiconductor laminated structure | |
JP4609830B2 (en) | Manufacturing method of semiconductor device | |
JPH10303499A (en) | Semiconductor laser and its manufacture |