JPS647528B2 - - Google Patents

Info

Publication number
JPS647528B2
JPS647528B2 JP57034051A JP3405182A JPS647528B2 JP S647528 B2 JPS647528 B2 JP S647528B2 JP 57034051 A JP57034051 A JP 57034051A JP 3405182 A JP3405182 A JP 3405182A JP S647528 B2 JPS647528 B2 JP S647528B2
Authority
JP
Japan
Prior art keywords
section
polling frame
transmission
control device
communication control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57034051A
Other languages
Japanese (ja)
Other versions
JPS58151744A (en
Inventor
Shuichi Okazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP57034051A priority Critical patent/JPS58151744A/en
Publication of JPS58151744A publication Critical patent/JPS58151744A/en
Publication of JPS647528B2 publication Critical patent/JPS647528B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/50Circuit switching systems, i.e. systems in which the path is physically permanent during the communication
    • H04L12/52Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques
    • H04L12/525Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques involving a stored program control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 (技術分野) 本発明はループ状の伝送路を用いた伝送システ
ムにおいて、1次局からループ状の伝送路に送信
されたグループポーリングに応答して送信された
2次局からの電文を、1次局が受信する通信制御
装置に関する。
Detailed Description of the Invention (Technical Field) The present invention relates to a transmission system using a loop-shaped transmission path. The present invention relates to a communication control device in which a primary station receives a message from a station.

(背景技術) 従来から実施されているループ状の伝送路を用
いた伝送システムを第1図に示す。第1図におい
て、この伝送システムは1次局Pと複数の2次局
a,b,c,dとが順次接続され、ここではいわ
ゆるハイレベル・データ・リンク・コントロール
回線(HDLC回線という)を構成しているものと
する。第2図イ,ロは、それぞれこのHDLC回線
上に送信される電文フレームIo(nは2次局のア
ドレスa,b,c,dのいずれか1つを示す)、
ポーリングフレームUPの一例を示す。第2図に
おいて、Fは同期パターン、Aはアドレスパー
ト、Cはコントロールパート、Iは電文パート、
FCSはフレームチエツクシーケンス、Bはグロー
バルアドレス、UPはポーリングコマンドである。
第3図は第1図に示す伝送システムにおいて、1
次局Pが2次局a,c,d宛の電文フレームIa
Ic,Idに続けてグループポーリングUP1を一括し
てHDLC回線に送信し、一方送信要求のある2次
局a,cがこのポーリングUP1に続けて電文Ia1
Ic1を送信し、1次局Pが受信を行なう様子を示
したタイムチヤートである。第3図に示すよう
に、1次局Pは自局が送信した電文フレームIa
Ib,IcやポーリングフレームUP1及び2次局a,
cから送信された電文フレームIa1,Ic1を順次受
信する。1次局Pは、何らかの手段により自局が
送信した電文Ia,Ib,Icと2次局から送信された
電文Ia1,Ic1とを区別しなければならない。従来
このための種々の方法が考えられてきた。
(Background Art) FIG. 1 shows a conventional transmission system using a loop-shaped transmission path. In Fig. 1, this transmission system connects a primary station P and a plurality of secondary stations a, b, c, and d in sequence, and here uses a so-called high-level data link control line (referred to as an HDLC line). It is assumed that the Figure 2 (a) and (b) respectively show the message frame I o (n indicates one of the secondary station addresses a, b, c, and d) transmitted on this HDLC line.
An example of polling frame UP is shown. In Figure 2, F is a synchronization pattern, A is an address part, C is a control part, I is a message part,
FCS is a frame check sequence, B is a global address, and UP is a polling command.
Figure 3 shows that in the transmission system shown in Figure 1, 1
Next station P sends message frames I a addressed to secondary stations a, c, and d,
Following I c and I d , group polling UP 1 is sent all at once to the HDLC line, and on the other hand, secondary stations a and c that have transmission requests send messages I a1 ,
This is a time chart showing how the primary station P transmits I c1 and receives it. As shown in FIG. 3, the primary station P receives the message frames I a ,
I b , I c , polling frame UP 1 and secondary station a,
The message frames I a1 and I c1 transmitted from c are sequentially received. The primary station P must use some means to distinguish between the messages I a , I b , I c transmitted by itself and the messages I a1 , I c1 transmitted from the secondary station. Conventionally, various methods for this purpose have been considered.

第4図は、中央処理装置CPUに接続された処
理部CTLとループ伝送路LOOPに接続された回
線接続部LCTとを備えた通信制御装置CCEを示
す。第4図において、回線接続部LCTは、伝送
路LOOPとの間で信号を授受する送信部1及び受
信部2と、受信判定部3とから構成される。受信
部2は、送信部1から送信された電文、ポーリン
グフレーム及び2次局から送信された電文を受信
する。受信判定部3は、受信した電文が自局から
送信された電文か否かを判断し、自局から送信さ
れた電文、ポーリングフレームは処理部CTLに
送らず、2次局から送信された電文のみを処理部
CTLに送る。しかしながら、一般に1次局の通
信制御装置CCEは、受信部2に対応して受信判
定部3もその数だけ設けることになり、回線数の
増加に伴ない装置に占めるスペースの増大、組
立、調整工数の増大、ひいては価格の上昇が避け
られない。
FIG. 4 shows a communication control device CCE including a processing section CTL connected to a central processing unit CPU and a line connection section LCT connected to a loop transmission path LOOP. In FIG. 4, the line connection unit LCT is composed of a transmitting unit 1 and a receiving unit 2, which exchange signals with the transmission path LOOP, and a reception determining unit 3. The receiving unit 2 receives the message transmitted from the transmitting unit 1, the polling frame, and the message transmitted from the secondary station. The reception determination unit 3 determines whether the received message is a message transmitted from the local station, and does not send the message transmitted from the local station or the polling frame to the processing unit CTL, but sends the message transmitted from the secondary station to the processing unit CTL. Only the processing part
Send to CTL. However, in general, the communication control device CCE of the primary station is provided with the same number of reception determination sections 3 as the reception sections 2, and as the number of lines increases, the space occupied in the device increases, assembly, and adjustment. An increase in man-hours and, in turn, an increase in price is unavoidable.

第5図は他の通信制御装置CCEを示し、送信
部1から送信された電文フレーム、ポーリングフ
レーム及び2次局から送信された電文フレームを
全部受信部2で受信して処理部CTLに送り、処
理部CTLのソフトウエアに従つて自局から送信
された電文か否かを判断し、2次局からの電文の
みを有効として処理する。しかしながら、伝送路
LOOPはループ状となつているので、1次局Pは
自局の送信中にも自局の送信した2次局宛の電文
を受信することになり、従つて通信制御装置
CCEは送信と受信を同時に制御しなければなら
ず、通信制御装置CCEにとつてみれば全二重通
信となつて不要な負荷がかかり、トータルスルー
プツトの低下を招く。
FIG. 5 shows another communication control device CCE, in which the receiving section 2 receives all telegram frames transmitted from the transmitting section 1, polling frames, and telegram frames transmitted from the secondary station, and sends them to the processing section CTL. According to the software of the processing unit CTL, it is determined whether the message was sent from the local station or not, and only the message from the secondary station is processed as valid. However, the transmission line
Since LOOP is in a loop, the primary station P will receive the message addressed to the secondary station even while it is transmitting, and therefore the communication control device
The CCE must control transmission and reception at the same time, and for the communication control device CCE, this results in full-duplex communication, which imposes an unnecessary load and causes a decrease in total throughput.

(発明の目的) 本発明の目的はこれらの欠点を除去するため、
回線接続部の送信部と伝送路ループとの間に遅延
回路部を従属接続し、該遅延回路部は送信部から
送信された電文フレーム、ポーリングフレームを
ある時間だけ遅延させて前記伝送路LOOPに送信
し、かつ前記回線接続部の受信部は前記送信部が
前記ポーリングフレームを送信完了後に受信を開
始して、前記ポーリングフレーム以後に受信した
電文は2次局からのものとして処理することによ
り、半二重通信を達成することにある。
(Object of the invention) The object of the invention is to eliminate these drawbacks,
A delay circuit section is connected in a dependent manner between the transmission section of the line connection section and the transmission line loop, and the delay circuit section delays the message frame and polling frame transmitted from the transmission section by a certain period of time to the transmission line LOOP. and the receiving unit of the line connection unit starts receiving after the transmitting unit completes transmission of the polling frame, and processes messages received after the polling frame as being from the secondary station, The goal is to achieve half-duplex communication.

(発明の構成及び作用) 第6図は本発明の一実施例を示すブロツク図で
ある。遅延回路部4は、回線接続部LCTの送信
部1に従属接続され、その先に伝送路LOOPが接
続されている。第7図に遅延回路部4の詳細を示
す。5は送信回路で、第6図に示す送信部1の一
部分であり、例えば市販のLSI等で構成される。
6はシフトレジスタ書込み回路、7はシフトレジ
スタ、8はシフトレジスタ読出し回路である。
(Structure and operation of the invention) FIG. 6 is a block diagram showing an embodiment of the invention. The delay circuit section 4 is subordinately connected to the transmission section 1 of the line connection section LCT, and a transmission path LOOP is connected to the end thereof. FIG. 7 shows details of the delay circuit section 4. Reference numeral 5 denotes a transmitting circuit, which is a part of the transmitting section 1 shown in FIG. 6, and is composed of, for example, a commercially available LSI.
6 is a shift register write circuit, 7 is a shift register, and 8 is a shift register read circuit.

次に動作を説明する。 Next, the operation will be explained.

第3図において、1次局Pはポーリングフレー
ムUP1を送信完了後直ちに受信を開始したとすれ
ば、自局の送信したポーリングフレームUP1の一
部を受信することができず、受信不能区間T0
生ずる。そこで第6図に示すように遅延回路部4
を設け、送信部1からの信号をある時間だけ遅延
させて伝送路LOOPに送信し、一方ポーリングフ
レームUP1を送信部1が遅延回路部4に送信完了
後、直ちに受信部2が受信を開始するようにし、
ポーリングフレームUP1を失うことなく受信でき
るようにする。
In FIG. 3, if the primary station P starts receiving the polling frame UP 1 immediately after completing transmission, it will not be able to receive part of the polling frame UP 1 that it sent, and will be unable to receive it during the unreceivable period. T 0 occurs. Therefore, as shown in FIG.
The signal from the transmitter 1 is delayed by a certain amount of time and transmitted to the transmission path LOOP, while the receiver 2 immediately starts receiving the polling frame UP 1 after the transmitter 1 completes transmitting it to the delay circuit 4. and
To be able to receive polling frame UP 1 without losing it.

ここで本発明に基づく一実施例として、遅延回
路部4がポーリングフレームUP1が送信される時
間に相当する長さの遅延時間を与える場合につい
て説明する。第6図において、送信部1から電文
フレームIa,Ic,Id及びポーリングフレームUP1
が遅延回路部4に送られて来た場合、遅延回路部
4は、ポーリングフレームUP1が送信される時間
に相当する長さの遅延時間を与えるように設計さ
れているので、遅延回路部4から伝送路LOOPに
送信される電文フレームIa等はその分だけ遅延し
て出力される。すなわち第8図において、1次局
は受信を開始した時点tRにおいて、ポーリングフ
レームUP1が未だ遅延回路部4にあることになり
(B点)、自局の送信したポーリングフレームUP1
を完全に受信することができる(C点)。従つて、
ポーリングフレームUP1以後の電文は、送信要求
のある2次局からの電文フレームIa1、Ic1である
として処理部CTLに渡される。一方、送信はtR
時点で完了しているので、処理部CTLには負荷
がかからない。かくして半二重通信が達成され
る。
Here, as an embodiment based on the present invention, a case will be described in which the delay circuit section 4 provides a delay time of a length corresponding to the time during which the polling frame UP 1 is transmitted. In FIG. 6, message frames I a , I c , I d and polling frame UP 1 are sent from the transmitter 1.
is sent to the delay circuit section 4, the delay circuit section 4 is designed to provide a delay time corresponding to the time during which the polling frame UP 1 is transmitted. The message frame I a and the like transmitted from to the transmission path LOOP are output with a corresponding delay. That is, in FIG. 8, at time t R when the primary station starts receiving, the polling frame UP 1 is still in the delay circuit section 4 (point B), and the polling frame UP 1 transmitted by the own station is
can be completely received (point C). Therefore,
The messages after the polling frame UP 1 are passed to the processing unit CTL as being message frames I a1 and I c1 from the secondary station with a transmission request. On the other hand, since the transmission is completed at the time t R , no load is placed on the processing unit CTL. Half-duplex communication is thus achieved.

送信部1からの情報を遅延させるための作用
は、第7図に示すシフトレジスタ7が行なう。通
常ポーリングフレームUP1は48ビツトで構成され
ているので、上記実施例の場合では、シフトレジ
スタ7により48ビツト分シフトすればよい。すな
わち、ポーリングフレームUP1の48ビツトが送信
される時間に相当する長さの遅延時間を得ること
ができる。
The function of delaying information from the transmitter 1 is performed by a shift register 7 shown in FIG. Since the polling frame UP1 normally consists of 48 bits, in the case of the above embodiment, it is only necessary to shift by 48 bits using the shift register 7. That is, it is possible to obtain a delay time corresponding to the time for transmitting 48 bits of polling frame UP1 .

(発明の効果) 以上説明したように本発明では、送信部に遅延
回路部を従属接続することにより、伝送効率を落
さずに1次局の負荷を軽減すべく半二重通信を達
成し、通信制御装置のトータルスループツトを有
効に利用できる。
(Effects of the Invention) As explained above, in the present invention, by connecting the delay circuit section to the transmitting section, half-duplex communication is achieved in order to reduce the load on the primary station without reducing transmission efficiency. , the total throughput of the communication control device can be effectively utilized.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はループ状の伝送路により1次局と2次
局が接続された状態を示す模式図、第2図は
HDLC回線における電文フレーム、ポーリングフ
レームの例を示すパターン図、第3図は送信、受
信を示すタイムチヤート、第4図、第5図は従来
の通信制御装置を示すブロツク図、第6図は本発
明の一実施例を示す通信制御装置のブロツク図、
第7図は遅延回路部4の詳細なブロツク図、第8
図は本発明の一実施例による送信、受信を示すタ
イムチヤートである。 P……1次局、a,b,c,d……2次局、A
……ループ状の伝送路、LCT……回線接続部、
CCE……通信制御装置、CTL……処理部、1…
…送信部、2……受信部、3……受信判定部、4
……遅延回路部、5……送信回路、6……シフト
レジスタ書込み回路、7……シフトレジスタ、8
……シフトレジスタ読出し回路。
Figure 1 is a schematic diagram showing the state in which the primary station and secondary station are connected by a loop-shaped transmission line, and Figure 2 is
A pattern diagram showing an example of a message frame and a polling frame in an HDLC line, Fig. 3 is a time chart showing transmission and reception, Figs. 4 and 5 are block diagrams showing a conventional communication control device, and Fig. 6 is a main A block diagram of a communication control device showing one embodiment of the invention,
FIG. 7 is a detailed block diagram of the delay circuit section 4, and FIG.
The figure is a time chart showing transmission and reception according to an embodiment of the present invention. P...Primary station, a, b, c, d...Secondary station, A
...loop-shaped transmission line, LCT ... line connection section,
CCE...Communication control device, CTL...Processing unit, 1...
...Transmission section, 2...Reception section, 3...Reception determination section, 4
... Delay circuit section, 5 ... Transmission circuit, 6 ... Shift register write circuit, 7 ... Shift register, 8
...Shift register read circuit.

Claims (1)

【特許請求の範囲】 1 1次局と複数の2次局とをループ状の伝送路
で接続し、1次局から2次局にグループポーリン
グを行ない、送信要求のある2次局はこのポーリ
ングに続けて電文を送信するようにした1次局の
通信制御装置において、通信制御装置が伝送路に
結合する送信部と受信部を具備する回線接続部を
有し、回線接続部の送信部と伝送路との間に遅延
回路部を従属接続し、該遅延回路部は送信部から
送信された電文フレーム、ポーリングフレーム
を、少なくとも、ポーリングフレームの長さで定
まる時間だけ遅延させて前記伝送路に送信し、か
つ前記回線接続部の受信部は、前記送信部が前記
ポーリングフレームを送信完了後受信を開始し
て、前記ポーリングフレーム以後に受信した電文
は2次局からのものとして処理することを特徴と
する通信制御装置。 2 遅延回路部はポーリングフレームが送信され
る時間に相当する長さの遅延時間を有することを
特徴とする特許請求の範囲第1項に記載の通信制
御装置。
[Claims] 1. A primary station and a plurality of secondary stations are connected through a loop-shaped transmission path, and group polling is performed from the primary station to the secondary stations. In the communication control device of the primary station, the communication control device has a line connection section that includes a transmission section and a reception section coupled to the transmission path, and the communication control device has a transmission section and a reception section of the line connection section. A delay circuit unit is connected in a subordinate manner to the transmission path, and the delay circuit unit delays the message frame and polling frame transmitted from the transmission unit by at least a time determined by the length of the polling frame, and then transmits the message frame and polling frame to the transmission path. and the receiving unit of the line connection unit starts receiving the polling frame after the transmitting unit completes sending the polling frame, and processes the message received after the polling frame as being from a secondary station. Characteristic communication control device. 2. The communication control device according to claim 1, wherein the delay circuit section has a delay time of a length corresponding to the time during which the polling frame is transmitted.
JP57034051A 1982-03-05 1982-03-05 Communication controller Granted JPS58151744A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57034051A JPS58151744A (en) 1982-03-05 1982-03-05 Communication controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57034051A JPS58151744A (en) 1982-03-05 1982-03-05 Communication controller

Publications (2)

Publication Number Publication Date
JPS58151744A JPS58151744A (en) 1983-09-09
JPS647528B2 true JPS647528B2 (en) 1989-02-09

Family

ID=12403492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57034051A Granted JPS58151744A (en) 1982-03-05 1982-03-05 Communication controller

Country Status (1)

Country Link
JP (1) JPS58151744A (en)

Also Published As

Publication number Publication date
JPS58151744A (en) 1983-09-09

Similar Documents

Publication Publication Date Title
US6219353B1 (en) Message hub
JPS647528B2 (en)
US6711139B1 (en) Transmitting and receiving apparatus for satellite communications
JP2767990B2 (en) Microprocessor control method
JPS5826707B2 (en) Multiplex transmission method
JP3267348B2 (en) Simultaneous download method for data communication system
JP3130604B2 (en) Communication line control method
JPH05336194A (en) Data transmission system
JPS6055755A (en) Loop transmitter
JP2541492B2 (en) Microprocessor remote reset method
JPH08195707A (en) Multiple address communication system
JPS6155139B2 (en)
JPH0666803B2 (en) Information transmission method in data transmission system
JP2949118B1 (en) Encoder data output method for bus communication type encoder device
JP2672630B2 (en) Network system time adjustment method
JPH0145785B2 (en)
JP2758762B2 (en) Auto fallback apparatus and method
JPS6059837A (en) Transmission confirming system
JPH0319742B2 (en)
JP3160831B2 (en) Wireless communication method
JP3146862B2 (en) Unidirectional loop transmission circuit
JPH05216819A (en) Transfer control system for packet bus
JPS62299139A (en) Multiple address communication system
JP2001016233A (en) Data communication method
JPH0348704B2 (en)