JPS64737B2 - - Google Patents
Info
- Publication number
- JPS64737B2 JPS64737B2 JP20229983A JP20229983A JPS64737B2 JP S64737 B2 JPS64737 B2 JP S64737B2 JP 20229983 A JP20229983 A JP 20229983A JP 20229983 A JP20229983 A JP 20229983A JP S64737 B2 JPS64737 B2 JP S64737B2
- Authority
- JP
- Japan
- Prior art keywords
- message
- input
- central processing
- output control
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004913 activation Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 208000033748 Device issues Diseases 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明はデータ処理装置間のインタフエース制
御方式に係り、特に米国規格委員会ANSI・
X3T9.2／82−２に開示されるSCSi（Small
Computer System Interface）において、最も
有効に機能し得るインタフエース制御方法に関す
る。[Detailed Description of the Invention] (a) Technical Field of the Invention The present invention relates to an interface control method between data processing devices, and in particular, the present invention relates to an interface control method between data processing devices, and in particular,
SCSi (Small
This invention relates to an interface control method that can function most effectively in computer system interfaces.
(b) 従来技術と問題点
米国規格委員会ANSI・X3T9.2／82−２に開
示されるSCSiに基づくインタフエースを用いる
データ処理システムの構成例を第１図に示す。
１，２は中央処理装置で３，４，５は入出力制御
装置であり、６はこれらの装置間を接続するイン
タフエース（SCSi）である。第２図は従来の典
型的なインタフエースシーケンスを示す状態遷移
図である。今例えば第１図の中央処理装置１が入
出力制御装置３の配下にある入出力装置（図示せ
ず）をアクセスする場合の動作を第２図を用いて
説明する。FREEはインタフエースが未使用の状
態を示す。この時中央処理装置１はシーケンス
ARBiTを実行してインタフエースの使用権を確
立した後、シーケンスSELで入出力制御装置３を
選択する。そしてシーケンスMSG OUTにより
アクセスすべき入出力装置を選択するためのメツ
セージを送出する。入出力制御装置３は実行すべ
き命令を中央処理装置１からシーケンスCMDに
より受領し、シーケンスDATAで実行してから、
その実行結果をシーケンスSTATUSにより中央
処理装置１に送出する。その後シーケンスMSG
INにより処理終了通知を中央処理装置１に通知
してFREEの状態に戻る。(b) Prior Art and Problems FIG. 1 shows a configuration example of a data processing system using an interface based on SCSi disclosed in American National Standards Committee ANSI X3T9.2/82-2.
1 and 2 are central processing units, 3, 4, and 5 are input/output control units, and 6 is an interface (SCSi) that connects these devices. FIG. 2 is a state transition diagram showing a typical conventional interface sequence. Now, the operation when, for example, the central processing unit 1 of FIG. 1 accesses an input/output device (not shown) under the input/output control device 3 will be explained using FIG. 2. FREE indicates that the interface is unused. At this time, the central processing unit 1
After executing ARBiT and establishing the right to use the interface, the input/output control device 3 is selected in the sequence SEL. Then, it sends a message to select the input/output device to be accessed using the sequence MSG OUT. The input/output control unit 3 receives the command to be executed from the central processing unit 1 using the sequence CMD, executes it using the sequence DATA, and then
The execution result is sent to the central processing unit 1 using the sequence STATUS. Then sequence MSG
By IN, a processing end notification is notified to the central processing unit 1 and the state returns to FREE.
第３図は第２図のシーケンスMSG INにおけ
るインタフエース信号の状態を示し、Ａで示す区
間がシーケンスMSG INに対応しＢで示す区間
はインタフエース未使用状態のFREEに対応す
る。又第４図はインタフエースを構成する信号線
を示す図で第３図に関するもののみを示す。入出
力制御装置３はＩ／Ｏ、Ｃ／Ｄ、MSGの各信号
線をオンとしてシーケンスがMSG INの状態で
あることを表示する。そしてデータバスDB０−
７、Ｐ線上に８ビツトのデータとパリテイビツト
からなる処理終了通知のメツセージを送出し、
REQ信号線をオンとして該メツセージの受け取
りを中央処理装置１に要求する。中央処理装置１
は該メツセージを受領するとACK信号線をオン
として応答信号を入出力制御装置３に返す。この
ACK信号線がオンとなつたことで入出力制御装
置３はREQ信号線をオフとし、ACK信号を受領
したことを中央処理装置１に通知する。その後中
央処理装置１がACK信号線をオフにすることを
待つてから、入出力制御装置３はＩ／Ｏ、Ｃ／
Ｄ、MSGの各信号線をオフとしてインタフエー
スはＢで示す未使用状態のFREEに戻る。ATN
信号線はこの場合中央処理装置１が入出力制御装
置３に送出したいメツセージがある場合、その旨
を表示する信号線であるが従来方式では使用され
ていない。 FIG. 3 shows the state of the interface signal in the sequence MSG IN of FIG. 2, where the section indicated by A corresponds to the sequence MSG IN, and the section indicated by B corresponds to the FREE state in which the interface is not used. FIG. 4 is a diagram showing signal lines constituting the interface, and only those related to FIG. 3 are shown. The input/output control device 3 turns on each of the I/O, C/D, and MSG signal lines to indicate that the sequence is in the MSG IN state. and data bus DB0-
7. Sends a processing completion notification message consisting of 8-bit data and parity bits on the P line,
The REQ signal line is turned on to request the central processing unit 1 to receive the message. Central processing unit 1
When receiving the message, it turns on the ACK signal line and returns a response signal to the input/output control device 3. this
When the ACK signal line is turned on, the input/output control device 3 turns off the REQ signal line and notifies the central processing unit 1 that the ACK signal has been received. After that, after waiting for the central processing unit 1 to turn off the ACK signal line, the input/output control unit 3
The D and MSG signal lines are turned off, and the interface returns to the unused state shown by B, FREE. ATN
In this case, the signal line is a signal line that indicates when there is a message that the central processing unit 1 wants to send to the input/output control unit 3, but it is not used in the conventional system.
上記の如く、この従来方式では一連のシーケン
スが終了すると必ずFREEの状態に戻るため、中
央処理装置１がシーケンスMSG INの時点で同
一の入出力制御装置３に対する新たな起動要求を
保留している場合であつても、再度シーケンス
ARBiTとSELを実行しなければならないため、
インタフエースの使用効率が低下し処理時間が長
くなるという欠点がある。 As mentioned above, in this conventional method, when a series of sequences ends, the state always returns to FREE, so the central processing unit 1 suspends a new activation request to the same input/output control unit 3 at the time of the sequence MSG IN. Sequence again even if
Because you have to perform ARBiT and SEL,
This has the disadvantage that the efficiency of using the interface decreases and the processing time increases.
(c) 発明の目的
本発明の目的は上記欠点を除くため、前記
ANSIの標準インタフエース規格と互換性を維持
し得ると共にインタフエース使用効率を向上させ
処理時間の短縮を計る新たなインタフエースシー
ケンスを用いたインタフエース制御方法を提供す
ることにある。(c) Object of the invention The object of the invention is to eliminate the above-mentioned drawbacks.
The object of the present invention is to provide an interface control method using a new interface sequence that can maintain compatibility with the ANSI standard interface specification, improve interface usage efficiency, and shorten processing time.
(d) 発明の構成
本発明の構成は米国規格委員会ANSI・
X3T9.2／82−２に開示されるSCSiを用いるイン
タフエースにおいて、該インタフエースに、中央
処理装置が入出力制御装置に対する新たな起動要
求を保持していることを通知するメツセージ保有
通知信号線を備えると共に、中央処理装置に、入
出力制御装置から実行中の処理の終了を報告する
処理終了通知を受領した時点で入出力制御装置に
対する新たな起動要求を保持している時前記処理
終了通知に対する受領通知信号の解除に先立つて
メツセージ保有通知信号を送出するメツセージ保
有通知信号送出手段を備え、入出力制御装置に、
該メツセージ保有通知信号を検出した時中央処理
装置へメツセージ送出要求を発行するメツセージ
保有通知信号処理手段を備えて、中央処理装置が
メツセージ保有通知信号を発行した時、入出力制
御装置よりメツセージ送出要求が発せられ、中央
処理装置がこれに呼応して新たな起動要求を受理
せしめるメツセージを送信することにより前記イ
ンタフエースの継続使用を可能とするものであ
る。(d) Composition of the Invention The composition of the present invention is
In an interface using SCSi disclosed in X3T9.2/82-2, a message holding notification signal line notifies the interface that the central processing unit holds a new activation request for the input/output control unit. and at the time when the central processing unit receives a processing end notification reporting the end of the processing being executed from the input/output control device, the central processing unit holds a new activation request to the input/output control device. the input/output control device includes message possession notification signal sending means for sending a message possession notification signal prior to canceling the receipt notification signal for the input/output control device;
A message possession notification signal processing means is provided which issues a message transmission request to the central processing unit when the message possession notification signal is detected, and when the central processing unit issues the message possession notification signal, the input/output control unit issues a message transmission request. is issued, and the central processing unit responds by transmitting a message that causes the central processing unit to accept a new activation request, thereby making it possible to continue using the interface.
(e) 発明の実施例
第５図は本発明の一実施例を説明するシーケン
スMSG INからシーケンスMSG OUTに移行す
るインタフエース信号の状態を示す。A′で示す
区間はシーケンスMSG INに対応しＣで示す区
間はシーケンスMSG OUTに対応する。第６図
は同実施例において中央処理装置１内に備えるメ
ツセージ保有通知信号送出部の動作を示すフロー
チヤートである。第７図は同実施例において入出
力制御装置内に備えたメツセージ保有通知信号処
理部の動作を示すフローチヤートである。以下、
第６図及び第７図に示すフローチヤートに従い、
第５図に示すインタフエース信号の状態図を参照
して本実施例の動作を説明する。入出力制御装置
３はＩ／Ｏ、Ｃ／Ｄ、MSGの各信号線をオンと
してシーケンスがMSG INの状態であることを
表示する。そしてデータバスDB０−７、Ｐ線上
に８ビツトのデータとパリテイビツトからなる処
理終了通知のメツセージを送出し、REQ信号線
をオンとして該メツセージの受け取りを中央処理
装置に要求する。中央処理装置１のメツセージ保
有通知信号送出部は、シーケンスがMSG INで
あり、入出力制御装置３からの処理終了通知受領
したことを認識したならば、ACK信号線をオン
として入出力制御装置３に応答し、次いで中央処
理装置１に当該入出力制御装置３が対する新たな
起動要求を保有するかを調べ、保有していれば
ATN信号線をオンとして入出力制御装置３に対
し送出すべきメツセージがあることを通知する。
入出力制御装置３のメツセージ保有通知信号処理
部は、シーケンスがMSG INであり、処理終了
通知を送出してあればATN信号線を監視し、こ
れがオンとなつたことを検出すれば、Ｉ／Ｏ信号
線をオフとしてデータバスDB０−７、Ｐ上のデ
ータの流れが今迄の入出力制御装置３から中央処
理装置１に向かつていたものが中央処理装置１か
ら入出力制御装置３の方向に替わつたことを示す
ことで中央処理装置１の要求を受け入れることを
表示する。そしてREQ信号線をオンとしてメツ
セージの送信を中央処理装置１に要求して、メツ
セージ保有通知信号処理部の処理を終了する。中
央処理装置１のメツセージ保有通知信号送出部は
Ｉ／Ｏ信号線がオフとなり、REQ信号線がオン
となつたことを検出するとATN信号線をオフと
して処理を終わる。以後は通常の処理に移り、
ACK信号線をオンとし、データバスDB０−７、
Ｐにメツセージを送出する。これは第２図のシー
ケンスMSG OUTを実行したこととなる。従つ
てシーケンスARBiTとSELを省略し得たことを
示す。(e) Embodiment of the Invention FIG. 5 shows the state of the interface signal transitioning from sequence MSG IN to sequence MSG OUT, explaining an embodiment of the invention. The section indicated by A' corresponds to the sequence MSG IN, and the section indicated by C corresponds to the sequence MSG OUT. FIG. 6 is a flowchart showing the operation of the message retention notification signal sending section provided in the central processing unit 1 in the same embodiment. FIG. 7 is a flowchart showing the operation of the message possession notification signal processing section provided in the input/output control device in the same embodiment. below,
According to the flowchart shown in FIGS. 6 and 7,
The operation of this embodiment will be explained with reference to the state diagram of the interface signals shown in FIG. The input/output control device 3 turns on each of the I/O, C/D, and MSG signal lines to indicate that the sequence is in the MSG IN state. Then, it sends a processing end notification message consisting of 8-bit data and a parity bit onto the data buses DB0-7 and the P line, and turns on the REQ signal line to request the central processing unit to receive the message. When the message retention notification signal sending unit of the central processing unit 1 recognizes that the sequence is MSG IN and that it has received the processing end notification from the input/output control device 3, it turns on the ACK signal line and sends the message to the input/output control device 3. In response to this, the central processing unit 1 is checked to see if the input/output control unit 3 has a new activation request, and if so,
The ATN signal line is turned on to notify the input/output control device 3 that there is a message to be sent.
The message possession notification signal processing unit of the input/output control device 3 monitors the ATN signal line if the sequence is MSG IN and sends out a processing completion notification, and if it detects that this has been turned on, the I/O With the O signal line turned off, the flow of data on the data buses DB0-7 and P, which had been directed from the input/output control device 3 to the central processing unit 1, will be changed from the direction from the central processing unit 1 to the input/output control device 3. By indicating that the request from the central processing unit 1 has been replaced, it is indicated that the request from the central processing unit 1 is accepted. Then, the REQ signal line is turned on to request the central processing unit 1 to send the message, and the processing of the message possession notification signal processing section is completed. When the message possession notification signal sending unit of the central processing unit 1 detects that the I/O signal line is turned off and the REQ signal line is turned on, it turns off the ATN signal line and ends the process. After that, proceed to normal processing.
Turn on the ACK signal line and connect the data buses DB0-7,
Send a message to P. This means that the sequence MSG OUT in FIG. 2 has been executed. Therefore, it is shown that sequences ARBiT and SEL can be omitted.
前記ANSIの標準インタフエース規格では前記
中央処理装置１からのATN信号に対する入出力
制御装置３の応答は義務づけられていない。従つ
て入出力制御装置３は第３図に示す如くＩ／Ｏ、
Ｃ／Ｄ、MSGの各信号線をオフとして前記ATN
信号を無視しても良い。この場合中央処理装置１
は直ちにATN信号線をオフとし、インタフエー
スはFREEの状態に戻ることとなる。又入出力制
御装置３は第５図Ｃの区間で受領したメツセージ
を拒否することが可能であり、これにより新たな
起動動作を抑止することが出来る。従つて本発明
を実施しても標準インタフエース規格互換性を維
持することが可能である。 The ANSI standard interface does not require the input/output control device 3 to respond to the ATN signal from the central processing unit 1. Therefore, the input/output control device 3 has I/O, as shown in FIG.
Turn off the C/D and MSG signal lines and connect the ATN.
You can ignore the signal. In this case central processing unit 1
immediately turns off the ATN signal line, and the interface returns to the FREE state. In addition, the input/output control device 3 can reject the message received in the section shown in FIG. 5C, thereby inhibiting a new activation operation. Therefore, even if the present invention is implemented, it is possible to maintain compatibility with the standard interface specifications.
(f) 発明の効果
以上説明した如く、本発明はインタフエース使
用権の争奪、確立及び対象装置の選択といつた比
較的長い時間を必要とするシーケンスを省略する
ことが可能となるだけでなく、他の装置によるイ
ンタフエース使用を抑止する効果があるので特定
処理を優先的に実行するような条件下においては
インタフエースの使用効率を向上させ、且つ処理
時間の短縮を計ることが出来る。(f) Effects of the Invention As explained above, the present invention not only makes it possible to omit sequences that require a relatively long time, such as contesting and establishing the right to use an interface, and selecting a target device. Since this has the effect of inhibiting the use of the interface by other devices, it is possible to improve the usage efficiency of the interface and shorten the processing time under conditions where specific processing is preferentially executed.
第１図はデータ処理システムの構成例を示す
図、第２図は従来の典型的なインタフエースシー
ケンスを示す状態遷移図、第３図は第２図のシー
ケンスMSG INにおけるインタフエース信号の
状態を示す図、第４図はインタフエースを構成す
る信号線を示す図、第５図は本発明の一実施例を
説明するシーケンスMSG INからシーケンス
MSG OUTに移行するインタフエース信号の状
態を示す図、第６図は本発明の一実施例において
中央処理装置内に備えたメツセージ保有通知信号
送出部の動作を示すフローチヤート、第７図は本
発明の一実施例において入出力制御装置内に備え
たメツセージ保有通知信号処理部の動作を示すフ
ローチヤートである。
１，２は中央処理装置、３，４，５は入出力制
御装置である。
Fig. 1 is a diagram showing an example of the configuration of a data processing system, Fig. 2 is a state transition diagram showing a typical conventional interface sequence, and Fig. 3 shows the state of the interface signal in the sequence MSG IN of Fig. 2. Figure 4 is a diagram showing the signal lines that make up the interface, and Figure 5 is a sequence from MSG IN to explain an embodiment of the present invention.
FIG. 6 is a flowchart showing the operation of the message possession notification signal sending section provided in the central processing unit in one embodiment of the present invention. FIG. 2 is a flowchart showing the operation of a message retention notification signal processing section provided in an input/output control device in an embodiment of the invention. 1 and 2 are central processing units, and 3, 4, and 5 are input/output control units.
Claims (1)
出力制御装置がインタフエースにより接続される
データ処理システムにおいて、該インタフエース
に、中央処理装置が入出力制御装置に対する新た
な起動要求を保持していることを示すメツセージ
保有通知信号線を備えると共に、中央処理装置
に、入出力制御装置から実行中の処理の終了を報
告する処理終了通知を受領した時点で入出力制御
装置に対する新たな起動要求を保持している時前
記処理終了通知に対する受領通知信号の解除に先
立つてメツセージ保有通知信号を送出するメツセ
ージ保有通知信号送出手段を備え、入出力制御装
置に、該メツセージ保有通知信号を検出した時中
央処理装置へメツセージ送出要求を発行するメツ
セージ保有通知信号処理手段を備えて、中央処理
装置がメツセージ保有通知信号を発行した時、入
出力制御装置よりメツセージ送出要求が発せら
れ、中央処理装置がこれに呼応して新たな起動要
求を受理せしめるメツセージを送信することによ
り前記インタフエースの継続使用が行われるよう
構成したことを特徴とするインタフエース制御方
法。1. In a data processing system in which one or more central processing units and multiple input/output control units are connected by an interface, the central processing unit holds a new activation request for the input/output control units in the interface. It is equipped with a message possession notification signal line indicating that the central processing unit has completed the processing that is being executed, and holds a new startup request to the input/output control unit when the central processing unit receives a process completion notification from the input/output control unit that reports the end of the process being executed. a message holding notification signal sending means for sending a message holding notification signal prior to canceling the receipt notification signal in response to the processing completion notification; when the input/output control device detects the message holding notification signal; The device is equipped with a message holding notification signal processing means that issues a message sending request to the device, and when the central processing unit issues the message holding notification signal, the input/output control device issues a message sending request, and the central processing unit responds to this. 1. An interface control method, characterized in that the interface is configured to continue to be used by transmitting a message that causes the interface to accept a new activation request.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20229983A JPS6095666A (en) | 1983-10-28 | 1983-10-28 | Interface controlling method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20229983A JPS6095666A (en) | 1983-10-28 | 1983-10-28 | Interface controlling method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6095666A JPS6095666A (en) | 1985-05-29 |
| JPS64737B2 true JPS64737B2 (en) | 1989-01-09 |
Family
ID=16455241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20229983A Granted JPS6095666A (en) | 1983-10-28 | 1983-10-28 | Interface controlling method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6095666A (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594733B2 (en) * | 1975-11-10 | 1984-01-31 | 日本電気株式会社 | Kyoutsuba Seigiyo Cairo |
| JPS56159750A (en) * | 1980-05-14 | 1981-12-09 | Toshiba Corp | Bus control system |
-
1983
- 1983-10-28 JP JP20229983A patent/JPS6095666A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6095666A (en) | 1985-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6205501B1 (en) | Apparatus and method for handling universal serial bus control transfers | |
| JPH0475700B2 (en) | ||
| US6070208A (en) | Apparatus and method for implementing a versatile USB endpoint pipe | |
| US4365296A (en) | System for controlling the duration of the time interval between blocks of data in a computer-to-computer communication system | |
| JPS64737B2 (en) | ||
| US6112259A (en) | Integrated circuit for direct memory access | |
| JP3261665B2 (en) | Data transfer method and data processing system | |
| EP0609082A1 (en) | Information transfer in a data processing system | |
| JPS593775B2 (en) | Bus request processing unit | |
| JPH06223031A (en) | Transfer controller | |
| JP2573790B2 (en) | Transfer control device | |
| JP2948380B2 (en) | Data communication device | |
| JPS61165160A (en) | Bus controlling system | |
| JPS60220639A (en) | Serial bus communication device | |
| JPS6329862A (en) | Data communication system | |
| JPH08328990A (en) | Computer system and processing method therefor | |
| JPH07109599B2 (en) | Information transfer device for processing system | |
| JPH0429101B2 (en) | ||
| JPH08190536A (en) | Inter-cluster communication instruction control system | |
| JPS6049465A (en) | Data transfer method between microcomputers | |
| JPH0511339B2 (en) | ||
| JPH05113838A (en) | Connection device | |
| JPS6356574B2 (en) | ||
| JPH06175975A (en) | Serial communication equipment | |
| JPS6242547B2 (en) |