JPS644682B2 - - Google Patents
Info
- Publication number
- JPS644682B2 JPS644682B2 JP11120381A JP11120381A JPS644682B2 JP S644682 B2 JPS644682 B2 JP S644682B2 JP 11120381 A JP11120381 A JP 11120381A JP 11120381 A JP11120381 A JP 11120381A JP S644682 B2 JPS644682 B2 JP S644682B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- output
- delay circuit
- pulse signal
- square wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 26
- 238000007600 charging Methods 0.000 claims description 10
- 238000010277 constant-current charging Methods 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000005855 radiation Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】
本発明は専用２線による屋内負荷集中制御シス
テムにおいて用いられる擬似正弦波発生回路に関
するものである。
テムにおいて用いられる擬似正弦波発生回路に関
するものである。
従来、主操作盤と複数個の端末器とを専用２線
を介して連結し、各端末器に従属する負荷を主操
作盤によつて集中制御できるようにした屋内負荷
集中制御システムが開発されている。しかるにこ
のようなシステムにおいては専用２線を介して伝
送される信号は通常方形波パルス信号であるため
に、外部機器への輻射雑音や誘導雑音が大きく、
また長距離伝送を行なうと波形歪が大きくなると
いう欠点があつた。そこで従来専用２線を正弦波
信号によりドライブしようという試みが為されて
いるが、正弦波によるドライブ方式は回路構成が
雑音となり、また電力損失が大きくて非効率的で
あるという問題があつた。
を介して連結し、各端末器に従属する負荷を主操
作盤によつて集中制御できるようにした屋内負荷
集中制御システムが開発されている。しかるにこ
のようなシステムにおいては専用２線を介して伝
送される信号は通常方形波パルス信号であるため
に、外部機器への輻射雑音や誘導雑音が大きく、
また長距離伝送を行なうと波形歪が大きくなると
いう欠点があつた。そこで従来専用２線を正弦波
信号によりドライブしようという試みが為されて
いるが、正弦波によるドライブ方式は回路構成が
雑音となり、また電力損失が大きくて非効率的で
あるという問題があつた。
本発明は上述のような点に鑑みて為されたもの
であり、コンデンサの充放電回路と遅延回路とを
組み合わせて簡単な回路構成でありながら、高調
波成分の少ない擬似正弦波を発生し得るようにし
た擬似正弦波発生回路を提供することを目的とす
るものである。
であり、コンデンサの充放電回路と遅延回路とを
組み合わせて簡単な回路構成でありながら、高調
波成分の少ない擬似正弦波を発生し得るようにし
た擬似正弦波発生回路を提供することを目的とす
るものである。
以下本発明の構成を図示実施例について説明す
る。第１図は本発明の一実施例に係る擬似正弦波
発生回路の基本構成を示す回路図であり、同図に
おいて１は方形波パルス信号の入力端子であり、
この入力端子１に第２図ａに示すような方形波パ
ルス信号を入力すると、出力端子２からは第２図
ｅに示すような擬似正弦波が出力されるものであ
る。Tr1は入力端子１がＨレベルのときにオン状
態になるNPN型のトランジスタ、Tr2は前記入
力端子１がＬレベルのときにオン状態になる
PNP型のトランジスタである。しかして時刻t1の
タイミングにおいて方形波パルス信号が立ち上が
つてトランジスタTr1がオン状態になると、その
コレクタ電位が下がるからトランジスタTr3がオ
ン状態となり、抵抗R8を介して流れる電流によ
つて擬似正弦波発生用のコンデンサＣが充電され
る。この際スイツチS1は開いているので抵抗R7
は抵抗R8には並列接続されておらず、したがつ
てトランジスタTr3には充分なベース電流は流れ
ていない。このために擬似正弦波発生用のコンデ
ンサＣの充電電流はトランジスタTr3のコレクタ
電流により制限され、コンデンサＣはほぼ定電流
で充電されるので、その端子電圧はほぼ直線的に
増加する。第２図ｅの図中Ａに示す区間はこの定
電流充電区間を示しており、図面に示すようにエ
ミツタフオロワトランジスタTr5の出力電圧はほ
ぼ直線的に増加するものである。３は遅延回路で
あり、CR積分回路等により構成されている。し
かしてこの遅延回路３は第２図ａに示すように入
力端子１から入力される方形波パルス信号を印加
すると、遅延回路３の出力側には第２図ｂに示す
ように方形波を積分した出力波形が得られるもの
である。４は所定の閾値レベルを有する比較回路
などによつて構成されたスイツチング部であり、
遅延回路３の出力が所定の閾値レベルを越える
と、第２図ｃ，ｄに示すように出力Q1，Q2が論
理値を反転するようになつている。したがつてス
イツチング部４の出力Q1，Q2は入力端子１に印
加される方形波パルス信号に比べて所定時間Ｔだ
け遅延するものである。これによつてパルス遅延
回路５が構成されているものである。スイツチン
グ部４の出力Q1，Q2はそれぞれスイツチ手段S1，
S2に入力されており、したがつて所定時間Ｔが経
過して出力Q1がＨレベルになると、スイツチ手
段S1がオン状態になり、抵抗R7が抵抗R8に並列
に接続される。これによつてトランジスタTr3の
ベース電流は増加するから、トランジスタTr3は
飽和状態となり電流制限作用がなくなるものであ
る。このためにコンデンサＣは抵抗R7と抵抗R8
との並列回路を介して流れる電流により充電さ
れ、コンデンサＣの端子電圧は指数関数的に変化
する。第２図ｅの図中B1に示す区間はコンデン
サＣが自然充電される期間を示しており、コンデ
ンサＣの端子電圧が電源電圧に等しくなると、図
中B2に示すように出力電圧はほぼ一定となる。
このように本発明による擬似正弦波は出力電圧が
ほぼ一定になる区間がある。つまりトランジスタ
Tr5，Tr6が完全にオンになる領域を有するので、
純粋な正弦波を出力する場合に比べると、出力段
のトランジスタTr5，Tr6による電力損失が少な
くなるようになつているものである。次に入力端
子１に加わる方形波パルス信号が、時刻t2のタイ
ミングにおいて立ち下がると、トランジスタ
Tr1，Tr3はオフ状態となり、反対にトランジス
タTr2，Tr4がオン状態となる。このために抵抗
R10を介して流れる電流によつてコンデンサＣの
充電電荷が放電する。このときの放電電流はトラ
ンジスタTr4のコレクタ電流によつてその上限を
規制されてほぼ一定となり、したがつてコンデン
サＣの端子電圧はほぼ直線的に低下し、第２図ｅ
の図中A′に示すように変化する。次に時刻t2から
時間Ｔだけ経過して遅延回路３の出力電圧が所定
の閾値レベル以下になるとスイツチング部４の
Q2出力は第２図ｄに示すようにＨレベルとなり、
スイツチ手段S2がオン状態になつて抵抗R9が抵
抗R10に並列に接続される。この状態においては
トランジスタTr4ベース電流は並列抵抗R9がある
ために充分に大きくなり、トランジスタTr4は完
全に導通状態となるから、コンデンサＣの充電電
荷は抵抗R9と抵抗R10との並列抵抗を介して放電
され、コンデンサＣの端子電圧がＯボルトになる
と、反対に逆極性が充電されるものである。この
ときの充電電流はトランジスタTr4によつて規制
されないので、コンデンサＣの端子電圧は第２図
ｅの図中B1′の領域に示すように指数関数的に変
化するようになる。こうしてコンデンサＣが逆極
性に充電されると、出力電圧は第２図ｅの図中
B2′に示すようにほぼ一定の値となる。以下同様
の動作を繰り返して擬似正弦波を形成するもので
ある。
る。第１図は本発明の一実施例に係る擬似正弦波
発生回路の基本構成を示す回路図であり、同図に
おいて１は方形波パルス信号の入力端子であり、
この入力端子１に第２図ａに示すような方形波パ
ルス信号を入力すると、出力端子２からは第２図
ｅに示すような擬似正弦波が出力されるものであ
る。Tr1は入力端子１がＨレベルのときにオン状
態になるNPN型のトランジスタ、Tr2は前記入
力端子１がＬレベルのときにオン状態になる
PNP型のトランジスタである。しかして時刻t1の
タイミングにおいて方形波パルス信号が立ち上が
つてトランジスタTr1がオン状態になると、その
コレクタ電位が下がるからトランジスタTr3がオ
ン状態となり、抵抗R8を介して流れる電流によ
つて擬似正弦波発生用のコンデンサＣが充電され
る。この際スイツチS1は開いているので抵抗R7
は抵抗R8には並列接続されておらず、したがつ
てトランジスタTr3には充分なベース電流は流れ
ていない。このために擬似正弦波発生用のコンデ
ンサＣの充電電流はトランジスタTr3のコレクタ
電流により制限され、コンデンサＣはほぼ定電流
で充電されるので、その端子電圧はほぼ直線的に
増加する。第２図ｅの図中Ａに示す区間はこの定
電流充電区間を示しており、図面に示すようにエ
ミツタフオロワトランジスタTr5の出力電圧はほ
ぼ直線的に増加するものである。３は遅延回路で
あり、CR積分回路等により構成されている。し
かしてこの遅延回路３は第２図ａに示すように入
力端子１から入力される方形波パルス信号を印加
すると、遅延回路３の出力側には第２図ｂに示す
ように方形波を積分した出力波形が得られるもの
である。４は所定の閾値レベルを有する比較回路
などによつて構成されたスイツチング部であり、
遅延回路３の出力が所定の閾値レベルを越える
と、第２図ｃ，ｄに示すように出力Q1，Q2が論
理値を反転するようになつている。したがつてス
イツチング部４の出力Q1，Q2は入力端子１に印
加される方形波パルス信号に比べて所定時間Ｔだ
け遅延するものである。これによつてパルス遅延
回路５が構成されているものである。スイツチン
グ部４の出力Q1，Q2はそれぞれスイツチ手段S1，
S2に入力されており、したがつて所定時間Ｔが経
過して出力Q1がＨレベルになると、スイツチ手
段S1がオン状態になり、抵抗R7が抵抗R8に並列
に接続される。これによつてトランジスタTr3の
ベース電流は増加するから、トランジスタTr3は
飽和状態となり電流制限作用がなくなるものであ
る。このためにコンデンサＣは抵抗R7と抵抗R8
との並列回路を介して流れる電流により充電さ
れ、コンデンサＣの端子電圧は指数関数的に変化
する。第２図ｅの図中B1に示す区間はコンデン
サＣが自然充電される期間を示しており、コンデ
ンサＣの端子電圧が電源電圧に等しくなると、図
中B2に示すように出力電圧はほぼ一定となる。
このように本発明による擬似正弦波は出力電圧が
ほぼ一定になる区間がある。つまりトランジスタ
Tr5，Tr6が完全にオンになる領域を有するので、
純粋な正弦波を出力する場合に比べると、出力段
のトランジスタTr5，Tr6による電力損失が少な
くなるようになつているものである。次に入力端
子１に加わる方形波パルス信号が、時刻t2のタイ
ミングにおいて立ち下がると、トランジスタ
Tr1，Tr3はオフ状態となり、反対にトランジス
タTr2，Tr4がオン状態となる。このために抵抗
R10を介して流れる電流によつてコンデンサＣの
充電電荷が放電する。このときの放電電流はトラ
ンジスタTr4のコレクタ電流によつてその上限を
規制されてほぼ一定となり、したがつてコンデン
サＣの端子電圧はほぼ直線的に低下し、第２図ｅ
の図中A′に示すように変化する。次に時刻t2から
時間Ｔだけ経過して遅延回路３の出力電圧が所定
の閾値レベル以下になるとスイツチング部４の
Q2出力は第２図ｄに示すようにＨレベルとなり、
スイツチ手段S2がオン状態になつて抵抗R9が抵
抗R10に並列に接続される。この状態においては
トランジスタTr4ベース電流は並列抵抗R9がある
ために充分に大きくなり、トランジスタTr4は完
全に導通状態となるから、コンデンサＣの充電電
荷は抵抗R9と抵抗R10との並列抵抗を介して放電
され、コンデンサＣの端子電圧がＯボルトになる
と、反対に逆極性が充電されるものである。この
ときの充電電流はトランジスタTr4によつて規制
されないので、コンデンサＣの端子電圧は第２図
ｅの図中B1′の領域に示すように指数関数的に変
化するようになる。こうしてコンデンサＣが逆極
性に充電されると、出力電圧は第２図ｅの図中
B2′に示すようにほぼ一定の値となる。以下同様
の動作を繰り返して擬似正弦波を形成するもので
ある。
次に第３図は本発明の具体的な実施例回路図を
示すものである。まず遅延回路３としてはCR積
分回路を用いており、その出力は比較回路４′に
入力されている。比較回路４′の他方の入力には
所定の閾値レベルとなる基準電圧が印加されてい
る。比較回路４′の出力がＨレベルとなると、フ
オトカプラ６の発光ダイオード６ａが点灯して受
光素子６ｂを導通状態とする。これによつてトラ
ンジスタTr7がオン状態となり、スイツチ手段S1
たるトランジスタTr8が導通するようになつてい
る。反対に比較回路４′の出力がＬレベルとなる
と、フオトカプラ７の発光ダイオード７ａが消灯
して受光素子７ｂが非導通状態となるから、トラ
ンジスタTr9がオン状態となつて、スイツチ手段
S2たるトランジスタTr10が通過するようになつ
ている。また出力段のトランジスタTr5，Tr6の
前段にはバツフア用のエミツタフオロア型トラン
ジスタTr11，Tr12が介装されており、コンデン
サＣの充電電圧が負荷側の影響を受けにくいよう
にしているものである。
示すものである。まず遅延回路３としてはCR積
分回路を用いており、その出力は比較回路４′に
入力されている。比較回路４′の他方の入力には
所定の閾値レベルとなる基準電圧が印加されてい
る。比較回路４′の出力がＨレベルとなると、フ
オトカプラ６の発光ダイオード６ａが点灯して受
光素子６ｂを導通状態とする。これによつてトラ
ンジスタTr7がオン状態となり、スイツチ手段S1
たるトランジスタTr8が導通するようになつてい
る。反対に比較回路４′の出力がＬレベルとなる
と、フオトカプラ７の発光ダイオード７ａが消灯
して受光素子７ｂが非導通状態となるから、トラ
ンジスタTr9がオン状態となつて、スイツチ手段
S2たるトランジスタTr10が通過するようになつ
ている。また出力段のトランジスタTr5，Tr6の
前段にはバツフア用のエミツタフオロア型トラン
ジスタTr11，Tr12が介装されており、コンデン
サＣの充電電圧が負荷側の影響を受けにくいよう
にしているものである。
第４図は本発明による擬似正弦波のAMラジオ
帯における雑音成分の周波数分布を方形波パルス
信号や台形波パルス信号と共に、掃引発振器によ
つて調べたものであり、同図に示すように従来の
方形波パルス信号や台形波パルス信号を用いた場
合には、輻射雑音レベルが著しく大きいが、これ
に対して擬似正弦波を用いた場合には輻射雑音レ
ベルがきわめて低く、高調波成分が少ないことを
示している。
帯における雑音成分の周波数分布を方形波パルス
信号や台形波パルス信号と共に、掃引発振器によ
つて調べたものであり、同図に示すように従来の
方形波パルス信号や台形波パルス信号を用いた場
合には、輻射雑音レベルが著しく大きいが、これ
に対して擬似正弦波を用いた場合には輻射雑音レ
ベルがきわめて低く、高調波成分が少ないことを
示している。
本発明は以上のように構成されており、擬似正
弦波発生用のコンデンサにそれぞれ互いに逆方向
に定電流の充電電流を供給する第１および第２の
定電流充電手段と、パルス遅延回路の出力反転時
に交互に動作状態となり、擬似正弦波発生用のコ
ンデンサに所定の時定数で互いに逆方向に抵抗を
介して自然充電を行なう第１および第２の自然充
電手段とを設けたものであるから、自然充電過程
の最初の段階におけるコンデンサの急速な充電を
定電流充電過程によつて抑えることができて、し
たがつてこの部分における高調波成分の発生を防
止して輻射雑音や誘導雑音の発生を防止すること
ができるという利点があり、また波形を正弦波に
近づけたから、長距離の伝送を行なつても波形の
歪を小さく抑えることができるという利点があ
り、さらにまた擬似正弦波発生用のコンデンサは
互いに逆方向に充電できるように構成したから、
出力パルス巾の管理を容易に行なうことができる
という利点を有するものである。
弦波発生用のコンデンサにそれぞれ互いに逆方向
に定電流の充電電流を供給する第１および第２の
定電流充電手段と、パルス遅延回路の出力反転時
に交互に動作状態となり、擬似正弦波発生用のコ
ンデンサに所定の時定数で互いに逆方向に抵抗を
介して自然充電を行なう第１および第２の自然充
電手段とを設けたものであるから、自然充電過程
の最初の段階におけるコンデンサの急速な充電を
定電流充電過程によつて抑えることができて、し
たがつてこの部分における高調波成分の発生を防
止して輻射雑音や誘導雑音の発生を防止すること
ができるという利点があり、また波形を正弦波に
近づけたから、長距離の伝送を行なつても波形の
歪を小さく抑えることができるという利点があ
り、さらにまた擬似正弦波発生用のコンデンサは
互いに逆方向に充電できるように構成したから、
出力パルス巾の管理を容易に行なうことができる
という利点を有するものである。
第１図は本発明の一実施例の回路図、第２図ａ
〜ｅは同上の動作波形図、第３図は本発明の他の
実施例の回路図、第４図は同上の雑音周波数成分
を示す特性図である。 １は入力端子、２は出力端子、３は遅延回路、
４はスイツチング部、５はパルス遅延回路、Ｃは
コンデンサ、R7，R8，R9，R10は抵抗、Tr3，
Tr4はトランジスタである。
〜ｅは同上の動作波形図、第３図は本発明の他の
実施例の回路図、第４図は同上の雑音周波数成分
を示す特性図である。 １は入力端子、２は出力端子、３は遅延回路、
４はスイツチング部、５はパルス遅延回路、Ｃは
コンデンサ、R7，R8，R9，R10は抵抗、Tr3，
Tr4はトランジスタである。
Claims (1)
- １ 方形波パルス信号を入力とする入力端子と、
この入力端子に接続されて方形波パルス信号の立
ち上り時および立ち下り時からそれぞれ所定の時
間経過後に出力が反転するパルス遅延回路と、出
力端子に接続されたバツフアアンプと、バツフア
アンプの入力側に接続された擬似正弦波発生用の
コンデンサと、入力方形波パルス信号の立ち上り
時及び立ち下り時に交互に動作状態となり、該動
作状態を前記パルス遅延回路の出力反転まで継続
し、動作期間中に前記コンデンサにそれぞれ互い
に逆方向に定電流の充電電流を供給する第１およ
び第２の定電流充電手段と、パルス遅延回路の出
力反転時に交互に動作状態となり、該動作状態を
前記入力方形波パルス信号の立ち上り時および立
ち下り時まで継続し、この動作期間中に前記コン
デンサに所定の時定数で互いに逆方向に抵抗を介
して自然充電を行う第１および第２の自然充電手
段とを設けて成ることを特徴とする擬似正弦波発
生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11120381A JPS5812401A (ja) | 1981-07-15 | 1981-07-15 | 擬似正弦波発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11120381A JPS5812401A (ja) | 1981-07-15 | 1981-07-15 | 擬似正弦波発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5812401A JPS5812401A (ja) | 1983-01-24 |
| JPS644682B2 true JPS644682B2 (ja) | 1989-01-26 |
Family
ID=14555113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11120381A Granted JPS5812401A (ja) | 1981-07-15 | 1981-07-15 | 擬似正弦波発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5812401A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4889849B2 (ja) * | 2000-09-27 | 2012-03-07 | オンセミコンダクター・トレーディング・リミテッド | 正弦波発生回路 |
| JP2007013916A (ja) * | 2005-05-30 | 2007-01-18 | Denso Corp | 信号生成装置 |
-
1981
- 1981-07-15 JP JP11120381A patent/JPS5812401A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5812401A (ja) | 1983-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4461966A (en) | Circuit for controlling at least one power-FET | |
| US5045800A (en) | Pulse width modulator control circuit | |
| US2879412A (en) | Zener diode cross coupled bistable triggered circuit | |
| GB1100620A (en) | Electronic relay | |
| US5453719A (en) | Oscillator circuit generating oscillation signal responsive to one of resonant element and external clock signal | |
| US3242352A (en) | Chopper circuits | |
| JPH01132213A (ja) | リセット信号発生回路 | |
| US4419593A (en) | Ultra fast driver circuit | |
| CA1198161A (en) | Voltage isolated gate drive circuit | |
| US3096445A (en) | Square wave generator compristing negative resistance diode and mismatched delay line producing steep edge pulses | |
| US3828208A (en) | Driver circuit using diodes to control the minority carrier storage effect in switched transistors | |
| US3343006A (en) | Field time-base circuit arrangement | |
| JPS644682B2 (ja) | ||
| US4200813A (en) | Circuit arrangement comprising a high-voltage power transistor | |
| US3290515A (en) | Controlled pulse progression circuits with complementary transistors | |
| US3142025A (en) | Astable to bistable multivibrator control circuit | |
| US4639616A (en) | Circuit for controlling the base of a power transistor used in high tension switching | |
| US3794907A (en) | Converter circuit | |
| US2958003A (en) | Sweep circuit | |
| US3492503A (en) | Switching circuitry for reducing the time required to turn off a saturated semiconductor device | |
| US3751689A (en) | Electronic latch circuit | |
| US3418490A (en) | Easy engage switching circuit using signal chopping | |
| US3394272A (en) | Pulse generator | |
| JPS6122345Y2 (ja) | ||
| US3975647A (en) | Bootstrap circuit |