JPS644385B2 - - Google Patents
Info
- Publication number
- JPS644385B2 JPS644385B2 JP8192079A JP8192079A JPS644385B2 JP S644385 B2 JPS644385 B2 JP S644385B2 JP 8192079 A JP8192079 A JP 8192079A JP 8192079 A JP8192079 A JP 8192079A JP S644385 B2 JPS644385 B2 JP S644385B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- control
- bus
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012546 transfer Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 238000004891 communication Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 230000000737 periodic effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
本発明は分散制御システムにおける各制御装置
間のデータ転送方式に関し、特に分散制御システ
ムにおける各制御装置間の定期的なデータまたは
障害関係のデータ等の補助的なデータの転送方式
に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data transfer method between each control device in a distributed control system, and in particular to a method for transmitting auxiliary data such as periodic data or failure-related data between each control device in a distributed control system. Regarding the transfer method.
第1図は従来の分散制御システムのブロツク図
である。従来この種のシステムにおいて補助的な
データの転送には第1図に示すように各インター
フエース装置間を接続する多数の信号線を必要と
した。第1図において、n+1個の制御装置10
0,101,〜,10nとこれら制御装置10
0,101,〜,10nそれぞれに付属したn+
1個のインターフエース装置110,111,
〜,11nは、各制御装置100,101,〜,
10n間での信号の送受信が行なわれるときにイ
ンタフエース装置110,111,〜,11n間
で転送するデータを伝送するためのメインバス1
20と各制御装置100,101,〜,10n間
での定期的なデータまたは障害関係のデータ等の
補助的なデータを伝送するデータバス121とで
接続され、分散制御方式によるシステムを構成し
ている。各制御装置100,101,〜,10n
間で必要なデータは、データを送出する側の制御
装置からその制御装置に付属したインタフエース
装置内のレジスタに送出される。送信側のインタ
フエース装置は、メインバス120またはデータ
バス121を介して受信側の制御装置に付属した
インタフエース装置へデータを転送する。受信側
の制御装置は付属したインタフエース装置へ転送
されたデータを取込むことにより、他の制御装置
から送出されて来たデータを処理することが出来
る。メインバス120およびデータバス121
は、多くの信号線を必要とし、トラヒツク量ある
いは安全性等を考慮して信号線の本数を増加する
と、インタフエース装置110,111,〜,1
1nで使用されるパツケージに多数の端子を必要
としたり、またこれらインタフエース装置11
0,111,〜,11n間の距離が長い場合は信
号線の配線経路設定が煩雑になるという問題点が
あつた。 FIG. 1 is a block diagram of a conventional distributed control system. Conventionally, in this type of system, the transfer of auxiliary data required a large number of signal lines connecting each interface device, as shown in FIG. In FIG. 1, n+1 control devices 10
0,101,~,10n and these control devices 10
n+ attached to each of 0, 101, ~, 10n
one interface device 110, 111,
~, 11n are each control device 100, 101, ~,
A main bus 1 for transmitting data between the interface devices 110, 111, to 11n when signals are transmitted and received between the interface devices 110, 111, and 11n.
20 and a data bus 121 for transmitting periodic data or auxiliary data such as fault-related data between the control devices 100, 101, -, 10n, forming a distributed control system. There is. Each control device 100, 101, ~, 10n
The data required between the two is sent from the control device that sends the data to the register in the interface device attached to that control device. The interface device on the sending side transfers data via the main bus 120 or the data bus 121 to the interface device attached to the control device on the receiving side. The control device on the receiving side can process the data sent from another control device by taking in the data transferred to the attached interface device. Main bus 120 and data bus 121
requires a large number of signal lines, and if the number of signal lines is increased in consideration of traffic volume or safety, the interface devices 110, 111, -, 1
1n requires a large number of terminals on the package used, and these interface devices 11
When the distance between 0, 111, and 11n is long, there is a problem that wiring route setting of the signal line becomes complicated.
本発明の目的は上記の欠点を除去し、分散制御
方式のシステムにおいて、特定の制御装置によつ
て制御される被制御ユニツトの一部を利用して、
従来と同等の機能を有するデータ転送方式を提供
することにあつて、たとえば分散制御方式の時分
割電子交換機にあつては、制御装置間の補助的な
データを交換する手段として時分割電子交換機の
時分割通話路スイツチを利用することにより、従
来のデータの転送方式の有する機能をも備え、経
済的でしかも動作が安定し併せて信号線の本数が
削減されて機器配線の頻雑化が除去された分散制
御システムにおける各制御装置間のデータ転送方
式を提供することにある。 The object of the present invention is to eliminate the above-mentioned drawbacks, and to utilize some of the controlled units controlled by a specific control device in a distributed control system.
In order to provide a data transfer system that has the same functions as conventional ones, for example, in the case of a distributed control type time division electronic exchange, the time division electronic exchange is used as a means for exchanging auxiliary data between control devices. By using a time division communication path switch, it also has the functions of conventional data transfer methods, making it economical and stable in operation.In addition, the number of signal lines is reduced and the complexity of equipment wiring is eliminated. The object of the present invention is to provide a data transfer method between control devices in a distributed control system.
上記の目的を達成するために、本発明のデータ
転送方式は分散制御方式のシステムにおいて、各
制御装置に付属したインタフエース装置相互間で
送受信されるデータのうちの一部のデータを交換
する手段としてある特定の制御装置によつて制御
される被制御ユニツトの一部を利用し各インタフ
エース装置間のデータの交換を各インタフエース
装置とその被制御ユニツトとに接続されるデータ
バスを経由し、その被制御ユニツトを介してデー
タの転送を行なうことを特徴とする。その目的と
とするところは分散制御方式のシステムにおいて
被制御ユニツトを利用して各インタフエース装置
間を接続する信号線の本数を、従来方式のシステ
ムの場合より削減すると同時に、従来の分散制御
方式のシステムにおけるデータバスが備えている
機能をも備えうるようにすることにある。 In order to achieve the above object, the data transfer method of the present invention is a means for exchanging some of the data sent and received between interface devices attached to each control device in a distributed control system. Data exchange between each interface device is performed via a data bus connected to each interface device and its controlled unit, using some of the controlled units controlled by a specific control device. , is characterized in that data is transferred via the controlled unit. The purpose of this is to reduce the number of signal lines connecting each interface device using controlled units in a distributed control system compared to a conventional system, and at the same time The purpose of this system is to provide the same functions as the data bus in the system.
次に本発明の実施例を図面参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
第2図は本発明の実施例のブロツク図である。
第2図において、分散配置されたn+1個の制御
装置200,210,〜,2n0は、それぞれ各
制御装置200,210,〜,2n0間の信号の
送受信を行なうためのn+1個のインタフエース
装置201,211,〜,2n1と接続されてお
り、各インタフエース装置201,211,〜,
2n1間はメインバス300およびデータバス3
01,302で接続されている。メインバス30
0は、制御装置200,210,〜,2n0が交
換機としての呼処理をする過程で生じる制御装置
200,210,〜,2n0間の信号の送受信に
関係したデータを伝送するために使用され、デー
タバス301,302は各制御装置200,21
0,〜,2n0間で定期的に必要なデータあるい
は各インタフエース装置201,211,〜,2
n1間で必要なデータを伝送するために使用され
時分割通話路と同様に時分割的に使用される。イ
ンタフエース装置201,211,〜,2n1は
データバス302からのデータを取込むシフトレ
ジスタ203,213,〜,2n3とデータバス
301へデータを送出するときに使われるシフト
レジスタ202,212,〜,2n2とインタフ
エース装置201,211,〜,2n1がデータ
バス301および302を使用するときのチヤン
ネルに同期してシフトレジスタ202,212,
〜,2n2および203,213,〜,2n3を
動作させるためのカウンタ205,215,〜,
2n5、デコーダ206,216,〜,2n6お
よびゲート204,214,〜,2n4と、メイ
ンバス300を使用したデータ交換をするための
バストランシーバ209,219,〜,2n9
と、メインバス300を介したデータの交換で、
インタフエース装置201,211,〜,2n1
内を制御するメインバス制御部208,218,
〜,2n8と、セレクタ207,217,〜,2
n7とから構成されている。また時分割通話路ス
イツチ305は、M1段の場合を示したもので、
インタフエース装置201,211,〜,2n1
間のデータを記憶するメモリ306とメモリ30
6のアドレス情報を記憶しているメモリ307
と、メモリ307のアドレスを決定するカウンタ
309およびデコーダ308とから構成されてい
る。M1段の時分割通話路スイツチ305は、第
2図に示すようにデータバス301のタイムスロ
ツトをデータバス302の任意のタイムスロツト
に入れかえる時分割通話路スイツチであり、具体
的には第3図に示される原理で動作をする。すな
わち、第3図を参照すると、時分割通話路スイツ
チ305は相手と交換すべきデータを格納する通
話メモリ400(第2図のメモリ306に該当)
と、通話メモリ400のアドレス(書込みアドレ
スあるいは読出しアドレス)を指定するアドレス
データを記憶する制御メモリ401(第2図のメ
モリ307に該当)と、順次通話メモリ400へ
データを書込みあるいは読出しを行なうために制
御メモリ401のアドレスデータ(書込みアドレ
スデータW0〜あるいは読出アドレスデータR0
〜)を作るシーケンシヤルのアドレスカウンタ4
02(第2図のカウンタ309に該当)と、アド
レスデコーダ403(第2図のデコーダ308に
該当)とを有し、制御装置404(第2図の制御
装置200に該当)から制御メモリ401のアド
レスを指定して通話メモリ400のアドレスデー
タA0〜Ao-1を制御メモリ401へ書込む。入力
データバス405(第2図のデータバス301に
該当)のタイムスロツトのデータA〜Zを通話メ
モリ400に書込む際、所望の出力データバス4
06(第2図のデータバス302に該当)のタイ
ムスロツトの番号t0〜to-1に対応する通話メモリ
400のアドレスデータA0〜Ao-1を制御装置4
04により制御メモリ401へ書込み、その書込
まれたこのアドレスデータA0Ao-1を順次読出し、
読書されたこのアドレスデータA0〜Ao-1を交互
に通話メモリ400の書込みアドレスあるいは読
出しアドレスとして使用し、入力データバス40
5のタイムスロツトを入れかえて出力データバス
406へ送出する。第3図はランダムライト・シ
ーケンシヤルリード制御のM1の時分割通話路ス
イツチを表現しているが、制御メモリ401の読
出しデータを交互に通話メモリ400の書込みア
ドレス、読出しアドレスとして使用すれば、シー
ケンシヤルライト・ランダムリード制御のM1段
の時分割通話路スイツチを表現することになる。
このM1段の時分割通話路スイツチは、これに出
入りするデータバスの多重度をそれぞれnとすれ
ば、内部輻輳のない完全群のマトリツクスとして
機能し、第4図に示すように、n個の入力端子5
00とn個の出力端子501とを有し、交叉点の
数がn×n個の空間分割スイツチで表現すること
ができる。各インタフエース装置201,21
1,〜,2n1および時分割通話路スイツチ30
5はデータバス301,302を時分割的に使用
するため、クロツク線303と同期信号線304
で接続されている。まず制御装置200と210
とがデータバス301および302を使用してデ
ータの交換をする場合について説明する。制御装
置200は制御装置210へ送出するデータをシ
フトレジスタ202に送出する。シフトレジスタ
202のデータはインタフエース装置201に割
当てられた時間帯ごとにゲートパルスを生成する
ためのカウンタ205、デコーダ206からの出
力信号でゲート204が制御され、インタフエー
ス装置201に割当てられた時間帯でシフトレジ
スタ202からデータバス301を経て時分割通
話路スイツチ305のメモリ306に格納され
る。カウンタ205は同期信号線304からの同
期パルスにより一定周期ごとに初期設定され、ま
たクロツク線303からのクロツクパルスにより
カウントアツプされると、その出力信号はデコー
ダ206で展開される。デコーダ206の出力端
子を適当に選択することにより、各インタフエー
ス装置201,211,〜,2n1ごとにデータ
バス301を使用する時間帯を決定することが出
来る。時分割通話路スイツチ305のメモリ30
6に格納されたデータは通話路を制御する制御装
置200からメモリ307に書込まれるインタフ
エース装置201が使用するチヤンネルの情報と
インタフエース装置211が使用するチヤンネル
の情報とにより、データバス302の装置211
に対応したチヤンネルに出力される。すなわち、
本実施例のメモリ307の内容は、第3図に示す
ようなデータを第2図の制御装置200(第3図
の制御装置404に該当)からアドレスとしてメ
モリ307の奇数番号のアドレスが指定されてい
る場合においては、メモリ306が読出し状態の
ときは上述のランダムライト・シーケンシヤルリ
ードであり、また同様にメモリ307の偶数番号
のアドレスが指定されている場合においては、メ
モリ306が書込み状態のときは上述のシーケン
シヤルライト・ランダムリードに相当する。この
とき、カウンタ309およびデコーダ308はデ
ータバス301,302に同期してメモリ306
の書込みおよび読出しが出来るようにメモリ30
7のアドレスを生成する回路として動作する。デ
ータバス302に出力されたデータはインタフエ
ース装置211に割当てられた時間帯でシフトレ
ジスタ213に入力され、セレクタ217を経
て、制御装置210に取込まれる。時分割通話路
スイツチ305は制御装置200が制御するので
他の制御装置211,〜,2n1間でのデータ転
送をする場合はメインバス300またはデータバ
ス301,302を使用して制御装置200と情
報交換の必要なインタフエース装置チヤンネル情
報を設定すれば任意のチヤンネルで任意のインタ
フエース装置間での情報交換が可能であり、予め
決定されたチヤンネル交換情報をメモリ307に
書込まれるようにしておいても可能である。 FIG. 2 is a block diagram of an embodiment of the invention.
In FIG. 2, n+1 control devices 200, 210, . , 211, ~, 2n1, and each interface device 201, 211, ~,
Main bus 300 and data bus 3 between 2n1
01,302. main bus 30
0 is used to transmit data related to the transmission and reception of signals between the control devices 200, 210, ..., 2n0 that occur in the process of call processing by the control devices 200, 210, ..., 2n0 as exchanges, and the data Buses 301, 302 are each control device 200, 21
0, ~, 2n0, or each interface device 201, 211, ~, 2
It is used to transmit necessary data between n1 and is used in a time-division manner in the same way as a time-division communication path. The interface devices 201, 211, . . . , 2n1 are shift registers 203, 213, . Shift registers 202, 212, 2n2 and interface devices 201, 211, .
~, 2n2 and 203, 213, ~, counters 205, 215, ~, for operating 2n3;
2n5, decoders 206, 216, ~, 2n6, and gates 204, 214, ~, 2n4, and bus transceivers 209, 219, ~, 2n9 for exchanging data using the main bus 300.
and by exchanging data via the main bus 300,
Interface devices 201, 211, ~, 2n1
Main bus control units 208, 218,
~,2n8 and selectors 207, 217, ~,2
n7. In addition, the time division communication path switch 305 is shown for the M1 stage.
Interface devices 201, 211, ~, 2n1
Memory 306 and memory 30 that store data between
Memory 307 storing address information of No. 6
, a counter 309 that determines the address of the memory 307, and a decoder 308. The time-division channel switch 305 in the M1 stage is a time-division channel switch that switches the time slot of the data bus 301 to an arbitrary time slot of the data bus 302 as shown in FIG. 2, and specifically, as shown in FIG. It operates on the principle shown in . That is, referring to FIG. 3, the time division communication path switch 305 uses a communication memory 400 (corresponding to the memory 306 in FIG. 2) that stores data to be exchanged with the other party.
, a control memory 401 (corresponding to the memory 307 in FIG. 2) that stores address data specifying the address (write address or read address) of the call memory 400, and a control memory 401 (corresponding to the memory 307 in FIG. 2) for sequentially writing or reading data to the call memory 400. Address data of the control memory 401 (write address data W 0 ~ or read address data R 0
~) Sequential address counter 4
02 (corresponding to the counter 309 in FIG. 2) and an address decoder 403 (corresponding to the decoder 308 in FIG. 2), and the control device 404 (corresponding to the control device 200 in FIG. Address data A 0 to A o-1 of the call memory 400 is written to the control memory 401 by specifying the address. When writing time slot data A to Z of the input data bus 405 (corresponding to the data bus 301 in FIG. 2) to the communication memory 400, the desired output data bus 4
06 (corresponding to the data bus 302 in FIG. 2), address data A 0 to A o-1 of the call memory 400 corresponding to the time slot numbers t 0 to t o-1 are sent to the control device 4.
04 to the control memory 401, and sequentially read out the written address data A 0 A o-1 .
The read and written address data A 0 to A o-1 are alternately used as write addresses or read addresses of the communication memory 400, and the input data bus 40
5 time slots are switched and sent to the output data bus 406. FIG. 3 shows the time-division call path switch of M1 under random write/sequential read control, but if the read data of the control memory 401 is used alternately as the write address and read address of the call memory 400, the sequential This represents an M1-stage time-division channel switch with serial write/random read control.
This M1-stage time-division channel switch functions as a complete group matrix with no internal congestion, assuming that the multiplicity of the data buses entering and exiting the switch is n, and as shown in FIG. Input terminal 5
00 and n output terminals 501, and the number of intersection points is n×n. Each interface device 201, 21
1, ~, 2n1 and time division channel switch 30
5 uses the data buses 301 and 302 in a time-division manner, so the clock line 303 and the synchronization signal line 304 are
connected with. First, the control devices 200 and 210
A case where data is exchanged using data buses 301 and 302 will be explained. Control device 200 sends data to be sent to control device 210 to shift register 202 . The data in the shift register 202 is controlled by a gate 204 using output signals from a counter 205 and a decoder 206 for generating gate pulses for each time period allocated to the interface device 201, and the data is stored in the time period allocated to the interface device 201. The signal is stored in the memory 306 of the time-division channel switch 305 from the shift register 202 via the data bus 301. Counter 205 is initialized at regular intervals by synchronizing pulses from synchronizing signal line 304, and when counted up by clock pulses from clock line 303, its output signal is developed by decoder 206. By appropriately selecting the output terminal of the decoder 206, the time period in which the data bus 301 is used can be determined for each interface device 201, 211, . . . , 2n1. Memory 30 of time division channel switch 305
The data stored in the data bus 6 is written to the memory 307 from the control device 200 that controls the communication path, and the information on the channel used by the interface device 201 and the channel information used by the interface device 211 are used to control the data bus 302. Device 211
output to the corresponding channel. That is,
The contents of the memory 307 in this embodiment are such that data as shown in FIG. 3 is sent from the control device 200 in FIG. 2 (corresponding to the control device 404 in FIG. 3) to an odd-numbered address in the memory 307. In the case where the memory 306 is in the read state, the random write/sequential read is used as described above, and similarly, when the even numbered address of the memory 307 is specified, the memory 306 is in the write state. This corresponds to the sequential write/random read described above. At this time, the counter 309 and the decoder 308 operate on the memory 306 in synchronization with the data buses 301 and 302.
memory 30 so that writing and reading can be performed.
It operates as a circuit that generates 7 addresses. The data output to the data bus 302 is input to the shift register 213 in a time slot assigned to the interface device 211, passes through the selector 217, and is taken into the control device 210. Since the time division communication path switch 305 is controlled by the control device 200, when data is transferred between other control devices 211, 2n1, the main bus 300 or data buses 301 and 302 are used to connect the control device 200 and the information. By setting the interface device channel information that requires exchange, information can be exchanged between any interface devices using any channel, and the predetermined channel exchange information is written in the memory 307. It is possible even if
以上説明したように、本発明は分散制御方式の
システムにおいて各制御装置のインタフエース装
置間の補助データの転送路を時分割的に使用し、
データの交換には被制御ユニツトの一部を利用す
ることにより従来のような機器配線の頻雑化を除
去し、かつ従来と同等以上の機能を備える信頼性
のあるデータの転送方式を、機器実装上極めて有
利にしかも安価に提供することを可能とする効果
がある。 As explained above, the present invention uses the auxiliary data transfer path between the interface devices of each control device in a time-sharing manner in a distributed control system.
By using a part of the controlled unit for data exchange, we are able to eliminate the complexity of conventional device wiring, and create a reliable data transfer method that has functions equivalent to or better than conventional devices. This has the effect of being extremely advantageous in terms of implementation and being able to be provided at low cost.
なお上記説明において、時分割通話路スイツチ
すなわち被制御ユニツトを制御する制御装置は1
つであつたが、これを複数にすることには従来の
技術によつても容易に実現することが可能であ
り、これらはすべて本発明の変形であり、本発明
の範囲に含まれる。 In the above explanation, the time division channel switch, that is, the control device that controls the controlled unit is 1.
However, it is possible to easily realize a plurality of these using conventional techniques, and all of these are modifications of the present invention and are included in the scope of the present invention.
第1図は、従来の分散制御システムのブロツク
図、第2図は本発明の実施例のブロツク図、第3
図は本実施例の時分割通話路スイツチの動作を説
明する図、第4図は本実施例の時分割通話路スイ
ツチを空間分割スイツチで表現して説明する図で
ある。
101,101,〜,10n……制御装置、1
10,111,〜,11n……インタフエース装
置、120……メインバス、121……データバ
ス、200,210,〜,2n0……制御装置、
201,211,〜,2n1……インタフエース
装置、202,212,〜,2n2……シフトレ
ジスタ、203,213,〜,2n3……シフト
レジスタ、204,214,〜,2n4……ゲー
ト、205,215,〜,2n5……カウンタ、
206,216,〜,2n6……デコーダ、20
7,217,〜,2n7……セレクタ、208,
218,〜,2n8……メインバス制御部、20
9,219,〜,2n9……バストランシーバ、
300……メインバス、301,302……デー
タバス、303……クロツク信号線、304……
同期信号線、305……時分割通話路スイツチ、
306……メモリ、307……メモリ、308…
…デコーダ、309……カウンタ、400……通
話メモリ、401……制御メモリ、402……ア
ドレスカウンタ、403……アドレスデコーダ、
404……制御装置、405……入力データバ
ス、406……出力データバス、500……入力
端子、501……出力端子。
Fig. 1 is a block diagram of a conventional distributed control system, Fig. 2 is a block diagram of an embodiment of the present invention, and Fig. 3 is a block diagram of a conventional distributed control system.
This figure is a diagram for explaining the operation of the time-division channel switch of this embodiment, and FIG. 4 is a diagram for explaining the time-division channel switch of this embodiment expressed as a space-division switch. 101, 101, ~, 10n...control device, 1
10, 111, ~, 11n... interface device, 120... main bus, 121... data bus, 200, 210, ~, 2n0... control device,
201,211,~,2n1...Interface device, 202,212,~,2n2...Shift register, 203,213,~,2n3...Shift register, 204,214,~,2n4...Gate, 205, 215, ~, 2n5... Counter,
206, 216, ~, 2n6...decoder, 20
7,217,~,2n7...Selector, 208,
218, ~, 2n8... Main bus control section, 20
9,219,~,2n9... bus transceiver,
300... Main bus, 301, 302... Data bus, 303... Clock signal line, 304...
Synchronization signal line, 305...Time division communication path switch,
306...Memory, 307...Memory, 308...
... Decoder, 309 ... Counter, 400 ... Call memory, 401 ... Control memory, 402 ... Address counter, 403 ... Address decoder,
404...control device, 405...input data bus, 406...output data bus, 500...input terminal, 501...output terminal.
Claims (1)
続され、これらインターフエース装置および該イ
ンターフエース装置間を接続するメインバスを介
してデータの転送をする複数の制御装置を含む分
散制御システムにおけるデータ転送方式におい
て、 少なくとも1つの前記制御装置により制御され
る時分割スイツチと、 前記インターフエース装置のすべてと前記時分
割スイツチとに接続されるデータバスを備え、 前記インターフエース装置間で転送されるデー
タのうちの予め規定された種類のデータを前記デ
ータバスおよび前記時分割スイツチを介して転送
することを特徴とする分散制御システムにおける
データ転送方式。[Scope of Claims] 1. A distributed control system including a plurality of control devices each connected to a corresponding interface device and transferring data via a main bus connecting these interface devices and the interface devices. The data transfer method includes a time division switch controlled by at least one of the control devices, and a data bus connected to all of the interface devices and the time division switch, and the data is transferred between the interface devices. A data transfer method in a distributed control system, characterized in that predefined types of data among data are transferred via the data bus and the time division switch.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8192079A JPS566551A (en) | 1979-06-28 | 1979-06-28 | Data transfer system in decentralized control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8192079A JPS566551A (en) | 1979-06-28 | 1979-06-28 | Data transfer system in decentralized control system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS566551A JPS566551A (en) | 1981-01-23 |
JPS644385B2 true JPS644385B2 (en) | 1989-01-25 |
Family
ID=13759886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8192079A Granted JPS566551A (en) | 1979-06-28 | 1979-06-28 | Data transfer system in decentralized control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS566551A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61137181A (en) * | 1984-12-07 | 1986-06-24 | Matsushita Electric Ind Co Ltd | Forming method of hologram pattern |
-
1979
- 1979-06-28 JP JP8192079A patent/JPS566551A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS566551A (en) | 1981-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2679028B2 (en) | Data receiving device | |
CA1274304A (en) | Crosspoint circuitry for data packet space division switches | |
KR920007096B1 (en) | Fast circuit switching system | |
KR830008577A (en) | Modul transmission system | |
US4692862A (en) | Rapid message transmission system between computers and method | |
US4947387A (en) | Switching node for switching data signals transmitted in data packets | |
US4276611A (en) | Device for the control of data flows | |
US3883855A (en) | Control system for a digital switching network | |
US4028495A (en) | Time division communication system adapted to structural expansion | |
KR830008575A (en) | Method and apparatus for control of modul transmission system | |
JPH0230239B2 (en) | ||
JP2889027B2 (en) | Time division switch and connection module constituting such switch | |
JPS644385B2 (en) | ||
US4122310A (en) | Space stage in a PCM-exchange | |
US4146748A (en) | Switching arrangement for pulse code modulation time division switching systems | |
KR830008576A (en) | Interface device for module transmission | |
US3965301A (en) | Folded space-time-space switching network | |
JP2758004B2 (en) | Data transfer method and device | |
SU1096643A1 (en) | Priority polling device | |
JP3138597B2 (en) | Dynamic polling method using memory for burst signal transmission management | |
SU1718226A1 (en) | Distributed controlling system data i/o device | |
SU802957A1 (en) | Communication system for computing system | |
SU736086A1 (en) | Interface | |
SU1043710A1 (en) | Device for receiving and transmitting information | |
SU1388883A1 (en) | Inter-module communication device for a message switching system |