JPS6443458U - - Google Patents
Info
- Publication number
- JPS6443458U JPS6443458U JP13904487U JP13904487U JPS6443458U JP S6443458 U JPS6443458 U JP S6443458U JP 13904487 U JP13904487 U JP 13904487U JP 13904487 U JP13904487 U JP 13904487U JP S6443458 U JPS6443458 U JP S6443458U
- Authority
- JP
- Japan
- Prior art keywords
- data
- writing
- control condition
- storage means
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Record Information Processing For Printing (AREA)
Description
第１図は本実施例の制御条件設定装置を含むプ
リンタのシステムブロツク図、第２図は本実施例
の制御条件設定装置を含むプリンタの表示及び操
作部の構成図、第３図は本実施例の制御条件設定
装置を含むプリンタの一部の具体的回路図、第４
図は本実施例の制御条件設定装置を含むプリンタ
の動作を説明するフローチヤートである。 １……プリンタ、２……ＣＰＵ、５……ＲＡＭ
、６……ＥＥＰＲＯＭ、７……制御部、１０……
キースイツチ部、１０ａ……モードＩキー、１０
ｂ……モードキー、１０ｃ……セレクトキー、
１０ｄ……ＦＦキー、１２……ＬＥＤ表示部、１
２ａ……７セグメントＬＥＤ、１４……テーブル
エリア、１４ａ……制御条件記憶エリア、１４ｂ
……チエツクデイジツトエリア。
リンタのシステムブロツク図、第２図は本実施例
の制御条件設定装置を含むプリンタの表示及び操
作部の構成図、第３図は本実施例の制御条件設定
装置を含むプリンタの一部の具体的回路図、第４
図は本実施例の制御条件設定装置を含むプリンタ
の動作を説明するフローチヤートである。 １……プリンタ、２……ＣＰＵ、５……ＲＡＭ
、６……ＥＥＰＲＯＭ、７……制御部、１０……
キースイツチ部、１０ａ……モードＩキー、１０
ｂ……モードキー、１０ｃ……セレクトキー、
１０ｄ……ＦＦキー、１２……ＬＥＤ表示部、１
２ａ……７セグメントＬＥＤ、１４……テーブル
エリア、１４ａ……制御条件記憶エリア、１４ｂ
……チエツクデイジツトエリア。
Claims (1)
- 制御条件データを記憶するデータの書込み／読
出し可能な不揮発性の第１記憶手段と、制御条件
データを記憶するデータの書込み／読出し可能な
揮発性の第２記憶手段と、前記第１記憶手段と前
記第２記憶手段間のデータの書込み／読出しを制
御する制御手段と、制御条件データを設定するス
イツチ手段と、前記第２記憶手段の特定記憶エリ
アを指定する第１の操作スイツチと、前記特定記
憶エリアに前記スイツチ手段により設定された制
御条件データを書込むデータ書込み制御手段と、
該データ書込み制御手段のデータ書込み動作を指
示する第２の操作スイツチと、前記第２記憶手段
に記憶された制御条件データに従つて機器の制御
動作を実行する処理手段とを有し、前記第１、第
２の操作スイツチを機器の操作パネルに設けたこ
とを特徴とする制御条件設定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13904487U JPS6443458U (ja) | 1987-09-11 | 1987-09-11 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13904487U JPS6443458U (ja) | 1987-09-11 | 1987-09-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6443458U true JPS6443458U (ja) | 1989-03-15 |
Family
ID=31401937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13904487U Pending JPS6443458U (ja) | 1987-09-11 | 1987-09-11 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6443458U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7300818B2 (en) | 2001-09-27 | 2007-11-27 | Kabushiki Kaisha Toshiba | Method of and mechanism for peeling adhesive tape bonded to segmented semiconductor wafer |
-
1987
- 1987-09-11 JP JP13904487U patent/JPS6443458U/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7300818B2 (en) | 2001-09-27 | 2007-11-27 | Kabushiki Kaisha Toshiba | Method of and mechanism for peeling adhesive tape bonded to segmented semiconductor wafer |
| US7631680B2 (en) | 2001-09-27 | 2009-12-15 | Kabushiki Kaisha Toshiba | Method of and mechanism for peeling adhesive tape bonded to segmented semiconductor wafer |