JPS643919U - - Google Patents
Info
- Publication number
- JPS643919U JPS643919U JP9849787U JP9849787U JPS643919U JP S643919 U JPS643919 U JP S643919U JP 9849787 U JP9849787 U JP 9849787U JP 9849787 U JP9849787 U JP 9849787U JP S643919 U JPS643919 U JP S643919U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input terminal
- terminal
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Control Of Position Or Direction (AREA)
Description
第１図は本考案の一実施例に係る四方向制御装
置の回路構成図、第２図は第１図に示した同上回
路において第１の接点スイツチをオンした場合に
おける各部の入出力状態表示記号付加して示した
回路図、第３図は第１図に示した同上回路におい
て第２の接点スイツチをオンした場合における各
部の入出力状態表示記号を付加して示した回路図
、第４図は第２図に示した同上回路においてさら
に第３のスイツチをオンにした場合における各部
の入出力状態表示記号を付加して示した回路図、
第５図は第１図乃至第４図に示した同上装置で使
用可能なスイツチユニツトの一実施例を示す正面
図、第６図は第５図のＡ―Ａ線に沿う同上ユニツ
トの断面図、第７図は同上ユニツトにおける絶縁
基板単品の平面図、第８図は同上ユニツトにおけ
る押圧ノブ単品の底面図である。 １…スイツチユニツト、３６…第１の接点スイ
ツチ、３７…第２の接点スイツチ、３８…第３の
接点スイツチ、３９…第４の接点スイツチ、４１
…第１のモータ（被制御手段）、４２…第２のモ
ータ（被制御手段）、５０…第１のＡＮＤ回路、
５１…第２のＡＮＤ回路、５２…第３のＡＮＤ回
路、５３…第４のＡＮＤ回路。
置の回路構成図、第２図は第１図に示した同上回
路において第１の接点スイツチをオンした場合に
おける各部の入出力状態表示記号付加して示した
回路図、第３図は第１図に示した同上回路におい
て第２の接点スイツチをオンした場合における各
部の入出力状態表示記号を付加して示した回路図
、第４図は第２図に示した同上回路においてさら
に第３のスイツチをオンにした場合における各部
の入出力状態表示記号を付加して示した回路図、
第５図は第１図乃至第４図に示した同上装置で使
用可能なスイツチユニツトの一実施例を示す正面
図、第６図は第５図のＡ―Ａ線に沿う同上ユニツ
トの断面図、第７図は同上ユニツトにおける絶縁
基板単品の平面図、第８図は同上ユニツトにおけ
る押圧ノブ単品の底面図である。 １…スイツチユニツト、３６…第１の接点スイ
ツチ、３７…第２の接点スイツチ、３８…第３の
接点スイツチ、３９…第４の接点スイツチ、４１
…第１のモータ（被制御手段）、４２…第２のモ
ータ（被制御手段）、５０…第１のＡＮＤ回路、
５１…第２のＡＮＤ回路、５２…第３のＡＮＤ回
路、５３…第４のＡＮＤ回路。
Claims (1)
- 異なる４つの接点スイツチで被制御手段を四方
向へ切り換え制御する四方向制御装置であつて、
各々第１、第２、第３の３入力端を有し前記第１
の入力端を異なる前記接点スイツチにそれぞれ接
続した第１、第２、第３、第４のＡＮＤ回路とを
備えて前記各ＡＮＤ回路の出力で前記被制御手段
を異なる方向へ各々制御する論理回路を構成し、
前記第１のＡＮＤ回路の出力端を前記第２のＡＮ
Ｄ回路の前記第２の入力端と前記第４のＡＮＤ回
路の前記第２の入力端に接続するとともに、前記
第２のＡＮＤ回路の出力端を前記第１のＡＮＤ回
路の前記第３の入力端と前記第３のＡＮＤ回路の
前記第３の入力端に接続し、また前記第３のＡＮ
Ｄ回路の出力端を前記第２のＡＮＤ回路の前記第
３の入力端と前記第４のＡＮＤ回路の前記第３の
入力端に接続するとともに、前記第４のＡＮＤ回
路の出力端を前記第３のＡＮＤ回路の前記第２の
入力端と前記第１のＡＮＤ回路の前記第２の入力
端に接続してなり、かつ前記各ＡＮＤ回路の出力
が前記被制御手段の各制御に干渉し合わないとき
同時出力を行なわせ、干渉するとき後から入力し
た前記接点スイツチの入力信号を無効にすること
を特徴とする四方向制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9849787U JPS643919U (ja) | 1987-06-29 | 1987-06-29 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9849787U JPS643919U (ja) | 1987-06-29 | 1987-06-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS643919U true JPS643919U (ja) | 1989-01-11 |
Family
ID=31324820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9849787U Pending JPS643919U (ja) | 1987-06-29 | 1987-06-29 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS643919U (ja) |
-
1987
- 1987-06-29 JP JP9849787U patent/JPS643919U/ja active Pending