JPS6410937B2 - - Google Patents

Info

Publication number
JPS6410937B2
JPS6410937B2 JP6956281A JP6956281A JPS6410937B2 JP S6410937 B2 JPS6410937 B2 JP S6410937B2 JP 6956281 A JP6956281 A JP 6956281A JP 6956281 A JP6956281 A JP 6956281A JP S6410937 B2 JPS6410937 B2 JP S6410937B2
Authority
JP
Japan
Prior art keywords
whiskers
film
ion
implanted
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6956281A
Other languages
Japanese (ja)
Other versions
JPS57183054A (en
Inventor
Hiromi Sakurai
Yoichi Akasaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6956281A priority Critical patent/JPS57183054A/en
Priority to DE19823217026 priority patent/DE3217026A1/en
Publication of JPS57183054A publication Critical patent/JPS57183054A/en
Priority to US06/717,597 priority patent/US4899206A/en
Publication of JPS6410937B2 publication Critical patent/JPS6410937B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明はデバイスを含む半導体ウエハ上に形成
された多層配線を有する半導体装置の製造方法に
関し、特にアルミニウム(Al)またはアルミニ
ウムを母材とする合金よりなる金属配線に生じる
ヒロツク(hillock)やホイスカ(whisker)の発
生による配線間のシヨートを防止する半導体装置
の金属配線の製造方法に関するものである。 LSIなどの半導体装置においてその実装密度を
高めるためには多層配線技術が不可欠である。し
かも多層配線を行う上で特に下地の配線のヒロツ
クやホイスカが極めて小さく、その大きさにして
ほぼ0.1〜0.5μm程度でないと良好な層間絶縁を行
うことができない。しかしながら、従来では、下
地配線にたとえばAlまたはAl−Cu合金を用いた
場合、配線加工時に熱履歴による大きなヒロツク
(1〜2μm),ホイスカ(1.5〜5μm)が生じ、こ
れを絶縁膜がカバーしたとしても層間膜のスルー
ホール形成時のレジストが充分これらの小さな丘
をカバーしきれなくなるため、ピンホールを生じ
て層間のシヨートが発生しやすくなるという欠点
があつた。 本発明はこのような点に鑑みなされたもので、
Alまたはそれを母材とする合金よりなる金属配
線にAlをイオン注入することにより、層間シヨ
ートの原因となるヒロツク,ホイスカの発生を防
止するとともに、電気伝導度を変えることなく良
好な金属配線を得ることを目的とするものであ
る。 以下、本発明の実施例を図面につき説明する。 第1図は本発明の一実施例を示す説明図であ
り、同図において、10はPN接合を有するデバ
イスを含むSiウエハ、11はSiウエハ10上に形
成されたSiO2膜、12はこのSiO2膜11上にス
パツタ装着により形成された約7000Åの膜厚を有
する金属配線としての高純度のAl膜であり、こ
の実施例では、Al膜12に対してたとえば注入
エネルギー150KeV,注入量4×1015cm-2以上の
条件でAl+をイオン注入することにより、配線加
工時にAl膜12に発生したホイスカを除去する
ことができた。これはホイスカ発生源であるAl
母体内の結晶欠陥の直下にある連続する軸方向を
もつ単結晶源をアモルフアスに変換することで達
成できるものと考えられる。この場合、Alをイ
オン注入不純物として選ぶのは特に電気抵抗の上
昇を防ぐためである。 第2図は上記実施例の効果を確認するための実
験結果の一例を示すもので、同図は第1図に示す
構造のAl膜12に対しその表面からH+,B+
P+,Ar+,As+,Al+の不純物を注入エネルギー
150KeV,注入量4×1015cm-2の条件でイオン注
入したときのホイスカの発生の有無を示すもので
ある。この第2図から明らかなように、イオン注
入がP+,Ar+,As+である場合、Al膜12の表面
から第2図の符号イで示すほぼ800〜2000Åの深
さにイオン注入したときホイスカの発生が生じな
くなる。これらのイオン種をイオン注入すること
は極めて容易であるが、Al膜12の電気抵抗を
全く変えないホイスカの発生を防止するためには
Al+をイオン注入する方がさらにすぐれている。
ここで取り上げたイオン種の質量を比較すると、
下記の第1表のとおりである。
The present invention relates to a method for manufacturing a semiconductor device having multilayer interconnections formed on a semiconductor wafer including devices, and in particular, hillocks and whiskers that occur in metal interconnections made of aluminum (Al) or an aluminum-based alloy. The present invention relates to a method of manufacturing metal interconnects for semiconductor devices that prevents shorts between interconnects due to the occurrence of whiskers. Multilayer wiring technology is essential for increasing the packaging density of semiconductor devices such as LSI. In addition, when performing multilayer wiring, it is difficult to achieve good interlayer insulation unless the hills and whiskers in the underlying wiring are extremely small, approximately 0.1 to 0.5 μm in size. However, in the past, when Al or Al-Cu alloy was used for the underlying wiring, large hills (1 to 2 μm) and whiskers (1.5 to 5 μm) were generated due to thermal history during wiring processing, and these were covered by the insulating film. However, when forming through-holes in the interlayer film, the resist cannot sufficiently cover these small hills, resulting in pinholes and interlayer shoots. The present invention was made in view of these points,
By ion-implanting Al into metal wiring made of Al or an alloy based on Al, it is possible to prevent the formation of hills and whiskers that cause interlayer shorts, and to create good metal wiring without changing electrical conductivity. The purpose is to obtain. Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an explanatory diagram showing one embodiment of the present invention. In the figure, 10 is a Si wafer including a device having a PN junction, 11 is an SiO 2 film formed on the Si wafer 10, and 12 is an SiO 2 film formed on the Si wafer 10. This is a high-purity Al film as a metal wiring having a film thickness of about 7000 Å formed on the SiO 2 film 11 by sputtering. By ion-implanting Al + under conditions of ×10 15 cm -2 or more, it was possible to remove whiskers generated in the Al film 12 during wiring processing. This is Al, which is the source of whiskers.
It is thought that this can be achieved by converting a single-crystal source with a continuous axis directly below a crystal defect in the matrix into an amorphous amorphous material. In this case, Al is selected as the ion-implanted impurity especially to prevent an increase in electrical resistance. FIG. 2 shows an example of the experimental results for confirming the effect of the above embodiment. The figure shows an example of the results of an experiment to confirm the effect of the above embodiment.
P + , Ar + , As + , Al + impurity implantation energy
This shows whether whiskers are generated when ions are implanted under the conditions of 150 KeV and an implantation amount of 4×10 15 cm -2 . As is clear from FIG. 2, when the ion implantation is P + , Ar + , As + ion implantation, the ions are implanted from the surface of the Al film 12 to a depth of approximately 800 to 2000 Å as indicated by the symbol A in FIG. 2. Whiskers no longer occur. It is extremely easy to implant these ion species, but in order to prevent the generation of whiskers that do not change the electrical resistance of the Al film 12 at all, it is necessary to
Ion implantation of Al + is even better.
Comparing the masses of the ion species discussed here,
It is as shown in Table 1 below.

【表】 しかして、Al+はP+に近い質量であるため、
150KeV,4×1015cm-2の条件でイオン注入した
とき第2図に示すように、その投影飛程RP
0.1954μmであり、分布の標準偏差σは0.0610μm
である。そのため、上記Al+はP+の打ち込みによ
りホイスカの発生を防止するのと同様に極めて近
い深さに打ち込むことができる。もちろんAl+
注入エネルギーを130KeVとすればP+の150KeV
相当の0.1683μmの深さにAl+をイオン注入するこ
とができ、ホイスカの発生を防止することが可能
になる。なお、P+の場合Al膜12の表面から第
2図の符号ロで示す0.01μm程度のイオン注入を
行つたときにはホイスカが発生した。また、B+
の場合、注入エネルギー150KeV,注入量4×
1015cm-2の条件でイオン注入を行うと、Al膜12
の膜厚7000Åの表面から第2図の符号ハで示す
4500ÅのところにB+が注入され、この領域でも
ホイスカは発生した。さらに、H+をイオン注入
した場合H+は第2図の符号ニで示すようにAl膜
12を通過し、この符号ニの領域でもホイスカは
発生した。なお、第2図において、横軸は不純物
イオンを、縦軸は第1図のサンプルに対するAl
膜中に注入されるイオンの投影飛程RPをそれぞ
れ示し、また符号RPおよびσは各不純物イオン
の投影飛程,標準偏差の数値を示している。 上記実施例ではAlの場合について示したが、
本発明はホイスカの発生しやすいAl―Cu合金に
おいてもAlをイオン注入することにより、前述
と同様の効果を得ることができる。 さらには、Al―Si合金を配線に用いる場合、
Al―Si合金中のSi残渣が多層配線間のシヨート
になる位に大きなSi粒となることがあり、また電
気抵抗もAlの1〜2割程度大きくなるという問
題がある。しかし、マイグレーシヨン
(migration)の防止やホイスカが発生しない点
では問題がなくAl―Si合金の方が有利である。
ところが、ヒロツクの点についてはAlとAl―Si
合金を比較すれば熱ストレス試験で特に後者の方
が大きくなり(1〜2μm程度)、良好な多層配線
を達成するための金属とはいえない。このような
Al―Si合金にもAl+をイオン注入することによ
り、ヒロツクの形状を小さくすることができ、こ
れによつて、前述のピンホールの発生を容易に防
止することもできる。 以上説明したように、本発明によれば、Alま
たはそれを母材とする合金よりなる金属配線に
Alをイオン注入することにより、層間シヨート
の原因となるホイスカ,ヒロツクの発生を防止す
ることができるとともに、電気伝導度を変えるこ
となく良好な金属配線を得ることができ、したが
つて、半導体装置の歩留り、信頼性の向上をはか
ることができる効果がある。
[Table] However, since Al + has a mass close to P + ,
When ions are implanted under the conditions of 150KeV and 4×10 15 cm -2 , the projected range R P is as shown in Figure 2.
0.1954μm, and the standard deviation σ of the distribution is 0.0610μm
It is. Therefore, Al + can be implanted to a very similar depth in the same way as P + can be implanted to prevent the generation of whiskers. Of course, if the implantation energy of Al + is 130KeV, then P + is 150KeV.
Al + can be ion-implanted to a depth of equivalent to 0.1683 μm, making it possible to prevent the generation of whiskers. In the case of P + , whiskers were generated when ions were implanted to a depth of about 0.01 μm from the surface of the Al film 12 as indicated by the symbol B in FIG. Also, B +
In the case of , implantation energy is 150KeV, implantation amount is 4×
When ion implantation is performed under the condition of 10 15 cm -2 , the Al film 12
From the surface with a film thickness of 7000 Å, it is shown by the symbol C in Figure 2.
B + was injected at 4500 Å, and whiskers were also generated in this region. Further, when H + ions were implanted, the H + passed through the Al film 12 as shown by the symbol D in FIG. 2, and whiskers were also generated in the region indicated by the symbol D. In Figure 2, the horizontal axis represents impurity ions, and the vertical axis represents Al for the sample in Figure 1.
The projected range R P of ions implanted into the film is shown, and the symbols R P and σ represent the projected range and standard deviation of each impurity ion. In the above example, the case of Al was shown, but
According to the present invention, the same effect as described above can be obtained by ion-implanting Al even in an Al--Cu alloy where whiskers are likely to occur. Furthermore, when using Al-Si alloy for wiring,
There is a problem that the Si residue in the Al--Si alloy can become large enough to form Si grains that become shoots between multilayer interconnections, and the electrical resistance is also about 10 to 20% higher than that of Al. However, the Al--Si alloy is more advantageous since it has no problems in terms of preventing migration and not generating whiskers.
However, regarding the Hirotsuk point, Al and Al-Si
Comparing the alloys, the latter is particularly large in thermal stress tests (approximately 1 to 2 μm) and cannot be said to be a metal for achieving good multilayer wiring. like this
By ion-implanting Al + into the Al--Si alloy, the shape of the hillock can be made smaller, and thereby the generation of the pinholes mentioned above can be easily prevented. As explained above, according to the present invention, metal wiring made of Al or an alloy having Al as a base material
By implanting Al ions, it is possible to prevent the generation of whiskers and hills that cause interlayer shorts, and it is also possible to obtain good metal wiring without changing the electrical conductivity. This has the effect of improving yield and reliability.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す概略説明図、
第2図は上記実施例の実験結果の一例を示すホイ
スカの発生とイオン注入深さとの関係を示す図で
ある。 10…Siウエハ、11…SiO2膜、12…Al膜。
FIG. 1 is a schematic explanatory diagram showing an embodiment of the present invention;
FIG. 2 is a diagram illustrating the relationship between whisker generation and ion implantation depth, showing an example of the experimental results of the above embodiment. 10...Si wafer, 11...SiO 2 film, 12...Al film.

Claims (1)

【特許請求の範囲】[Claims] 1 デバイスを含む半導体ウエハ上に形成された
アルミニウムまたはアルミニウムを母材とする合
金よりなる金属配線を用いた半導体装置の製造方
法において、前記金属配線にアルミニウムをイオ
ン注入する工程を具備することを特徴とする半導
体装置の製造方法。
1. A method for manufacturing a semiconductor device using a metal wiring made of aluminum or an aluminum-based alloy formed on a semiconductor wafer including a device, characterized by comprising a step of ion-implanting aluminum into the metal wiring. A method for manufacturing a semiconductor device.
JP6956281A 1981-05-06 1981-05-06 Semiconductor device Granted JPS57183054A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6956281A JPS57183054A (en) 1981-05-06 1981-05-06 Semiconductor device
DE19823217026 DE3217026A1 (en) 1981-05-06 1982-05-06 Semiconductor device
US06/717,597 US4899206A (en) 1981-05-06 1985-04-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6956281A JPS57183054A (en) 1981-05-06 1981-05-06 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS57183054A JPS57183054A (en) 1982-11-11
JPS6410937B2 true JPS6410937B2 (en) 1989-02-22

Family

ID=13406316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6956281A Granted JPS57183054A (en) 1981-05-06 1981-05-06 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS57183054A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278099A (en) * 1985-05-13 1994-01-11 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device having wiring electrodes
JPH07120655B2 (en) * 1988-10-25 1995-12-20 三菱電機株式会社 Semiconductor device and manufacturing method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55158649A (en) * 1979-05-30 1980-12-10 Fujitsu Ltd Manufacture of electrode wiring

Also Published As

Publication number Publication date
JPS57183054A (en) 1982-11-11

Similar Documents

Publication Publication Date Title
JP3704427B2 (en) Method for forming copper metal wiring of semiconductor device
US5266521A (en) Method for forming a planarized composite metal layer in a semiconductor device
US5665659A (en) Method for forming metal layer of a semiconductor device
JP3096699B2 (en) Aluminum alloy wiring layer, method for producing the same, and aluminum alloy sputtering target
EP0310108A2 (en) Interconnection structure of a semiconductor device and method of manufacturing the same
EP0273715A2 (en) Method for forming metal layer for a semiconductor device
US4899206A (en) Semiconductor device
JP3113800B2 (en) Method for forming wiring of semiconductor device
US5308794A (en) Aluminum-germanium alloys for VLSI metallization
JPS6410937B2 (en)
US4680854A (en) Forming low resistivity hillock free conductors in VLSI devices
JPS6364057B2 (en)
JPH07120655B2 (en) Semiconductor device and manufacturing method thereof
JP3234762B2 (en) Method for manufacturing semiconductor device
JP2550027B2 (en) Fine wiring method for IC device
JPS6410097B2 (en)
JP2658568B2 (en) Semiconductor device and manufacturing method thereof
JPH08236478A (en) Semiconductor device and its manufacture
JPH03120722A (en) Aluminum wiring
JP3337758B2 (en) Method for manufacturing semiconductor device
JP2790156B2 (en) Method for manufacturing semiconductor device
JPH0691093B2 (en) Method for manufacturing semiconductor device
JPH05304148A (en) Fabrication of semiconductor device
KR100252885B1 (en) Metal line of semiconductor device and method for forming the same
JPH0235769A (en) Semiconductor device