JPS6399764A - Chopper phase limiter - Google Patents
Chopper phase limiterInfo
- Publication number
- JPS6399764A JPS6399764A JP24352686A JP24352686A JPS6399764A JP S6399764 A JPS6399764 A JP S6399764A JP 24352686 A JP24352686 A JP 24352686A JP 24352686 A JP24352686 A JP 24352686A JP S6399764 A JPS6399764 A JP S6399764A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- phase
- chopper
- control signal
- limit value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 17
- 229920006395 saturated elastomer Polymers 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、特に電力変換や電動機駆動用等に用いられる
チョッパ装置に用いてその過電流を制限するのに好適な
チョッパ位相制限装置に関する。[Detailed Description of the Invention] [Object of the Invention] (Industrial Field of Application) The present invention provides a chopper suitable for limiting overcurrent when used in a chopper device used particularly for power conversion, electric motor drive, etc. The present invention relates to a phase limiter.
(従来の技術)
従来から、チョッパ装置の出力電圧を制御する方法とし
て、出力電圧の帰還信号と基準信号を比較し、その偏差
を増幅することにより位相制御信号を得、この位相制御
信号とランプ状の電圧波形(以下、ランプ電圧と称する
)を比較することにより、通流率を決定する方法が知ら
れている。(Prior art) Conventionally, as a method of controlling the output voltage of a chopper device, a feedback signal of the output voltage is compared with a reference signal, a phase control signal is obtained by amplifying the deviation, and this phase control signal and a lamp are A method is known in which the conduction rate is determined by comparing voltage waveforms (hereinafter referred to as lamp voltages).
第9図はかかる従来のチョッパ位相制限装置のブロック
図で、特に位相制御信号Vpとランプ電圧V。を比較し
通流率αを得る部分の構成を示すものである。抵抗器1
4を直列に接続したツエナ−ダイオード15と演算増幅
器6、抵抗器2,3、コンデンサ7により構成される積
分回路によってランプ電圧発生部が構成され、基準クロ
ックパルスFと同期して動作するアナログスイッチ8の
作用によりツェナーダイオード15のツェナー電圧値、
抵抗器2の抵抗値、コンデンサ7の8二で決まる一定の
傾きを有するランプ電圧を発生する。FIG. 9 is a block diagram of such a conventional chopper phase limiter, especially the phase control signal Vp and ramp voltage V. This shows the configuration of the part that compares the values and obtains the conductivity α. Resistor 1
A lamp voltage generation section is constituted by an integrating circuit composed of a Zener diode 15 connected in series with a Zener diode 15, an operational amplifier 6, resistors 2 and 3, and a capacitor 7, and an analog switch that operates in synchronization with the reference clock pulse F. 8, the Zener voltage value of the Zener diode 15,
A lamp voltage having a constant slope determined by the resistance value of the resistor 2 and the capacitor 7 is generated.
このランプ電圧発生部の出力信号V。は演算増幅器6か
ら導出され、抵抗器4を介してコンパレータ10に送出
される。一方、電圧リミッタ9は位相制御信号V、に制
限を加え、制限された位相制御信号VE’ を送出し、
抵抗器5を介してコンパレータ10に与える。コンパレ
ータ10はランプ電圧を位相制御信号■6′と比較し位
相信号を送出する。ロジック回路11はコンパレータ1
0からの位相信号に基づいて主回路スイッチング素子1
2に通流率αのゲート制御信号を与える。主回路スイッ
チング素子12は入力電圧VINの通流率αを制御して
出力電圧V。とじて送出する。The output signal V of this lamp voltage generator. is derived from operational amplifier 6 and sent via resistor 4 to comparator 10. On the other hand, the voltage limiter 9 limits the phase control signal V, and sends out the limited phase control signal VE'.
It is applied to a comparator 10 via a resistor 5. Comparator 10 compares the lamp voltage with phase control signal 6' and sends out a phase signal. Logic circuit 11 is comparator 1
Main circuit switching element 1 based on the phase signal from 0
2 is given a gate control signal with a conduction rate α. The main circuit switching element 12 controls the conduction rate α of the input voltage VIN to obtain the output voltage V. Close and send.
かかる構成において、ロジック回路11に対しては、第
10図(A)に示すような周期Tの基準クロックパルス
Fが与えられるが、その結果この基僧クロックパルスF
の立上りに同期してアナログスイッチ8をオフとするた
め負のゲート電圧を開閉信号として与えるとともに、第
10図(C)に示すように、主回路スイッチング素子1
2に対するゲート制御信号をオンする。この時点からラ
ンプ電圧発生部は第10図(B)に示すように一定の傾
きのランプ電圧V。を発生し、これをコンパレータ10
に与える。コンパレータ10はランプ電圧Vcと位相制
御信号Vお′を比較し、ランプ電圧Vcが位相制御信号
V E ’ と等しい値となった時点で出力を反転し、
これをロジック回路11に与える。ロジック回路11は
コンパレータ10の出力信号の反転を検出してアナログ
スイッチ8をオンとするために開閉信号をオフするとと
もに、第10図(C)に示すように、ゲート制御信号を
オフする。このゲート制御信号は主回路スイッチング素
子12に与えられ、その通流率αを制御する。In this configuration, the logic circuit 11 is given a reference clock pulse F with a period T as shown in FIG.
In order to turn off the analog switch 8 in synchronization with the rise of , a negative gate voltage is applied as an opening/closing signal, and as shown in FIG.
Turn on the gate control signal for 2. From this point on, the lamp voltage generator generates a lamp voltage V with a constant slope as shown in FIG. 10(B). is generated and this is passed to comparator 10
give to The comparator 10 compares the lamp voltage Vc and the phase control signal V', and inverts the output when the lamp voltage Vc becomes equal to the phase control signal VE'.
This is given to the logic circuit 11. The logic circuit 11 detects the inversion of the output signal of the comparator 10 and turns off the open/close signal to turn on the analog switch 8, and also turns off the gate control signal as shown in FIG. 10(C). This gate control signal is applied to the main circuit switching element 12 to control its conduction rate α.
第10図に示すように、基準りDツクパルスFの立上が
り時点からランプ電圧Vcと電圧リミッタをかけた後の
位相制御信号VB’が交差するまでの期間をt。Nとす
れば、主回路スイッチング素子120通流率αは
α−t ON/ T ・・・・・・・・・(
1)として得られる。すなわち、出力電圧V。が変動し
たり、位を目制御信号資を発生するための基準信号が変
化したりした場合、その偏差信号に起因する位J[I
;L制御信号V6も変化し、出方電圧V。の帰還信号を
出力電圧基準信号に一致させるように通流率αも変化す
る。As shown in FIG. 10, t is the period from the rise of the reference D-switch pulse F until the lamp voltage Vc intersects with the phase control signal VB' after applying the voltage limiter. If N, the conduction rate α of the main circuit switching element 120 is α-t ON/T (
1). That is, the output voltage V. When the reference signal for generating the position control signal changes, the position J[I
;L control signal V6 also changes, output voltage V. The conduction rate α is also changed so that the feedback signal of is made to match the output voltage reference signal.
一般に、出力電圧■。の整定精度を高めるために、通常
の偏差信号の増幅には積分回路が含まれている。このた
め、負荷増大や出力電圧基準信号の上昇が起きた場合位
相制御信号VEが増大し、これが過大となった場合電圧
リミッタ9により制限値−■に抑制している。つまり、
このような場合には、通流率aは最大であるα (=
AX
tONMAX / ” )に固定される。ここで、位相
制御信号V E ’ は電圧−■で一定値であり、ラン
プ電圧V。の傾きも一定であるので、通流率αMAXは
一定値となる。In general, the output voltage■. In order to increase the settling accuracy of the deviation signal, an integrator circuit is usually included in the amplification of the deviation signal. Therefore, when the load increases or the output voltage reference signal rises, the phase control signal VE increases, and when this becomes excessive, the voltage limiter 9 suppresses it to the limit value -■. In other words,
In such a case, the conductivity a is the maximum α (=
AX tONMAX/''). Here, the phase control signal V E ' is a constant value at voltage -■, and the slope of the lamp voltage V is also constant, so the conduction rate αMAX is a constant value. .
第11図は周知の昇圧チョッパ装置の回路例を示すもの
であるが、入力電圧VINからインダクタンスしのりア
クドル25、分路接続のスイッチング素子28、整流素
子26、分路接続のコンデンサ27を介して出力電圧V
。を得るに当り、出力電圧V。と基準電圧v、8.との
間の偏差を誤差増幅器29で検出し、位相制御回路30
でこの誤差信号に基づく位相制御信号を発生し、パルス
増幅器31を介してスイッチング素子28の通流率を制
御して出力電圧V。を基準電圧■、8.に制御するよう
構成される。FIG. 11 shows a circuit example of a well-known step-up chopper device, in which input voltage VIN is input through an inductance axle 25, a switching element 28 connected in a shunt, a rectifying element 26, and a capacitor 27 connected in a shunt. Output voltage V
. In obtaining the output voltage V. and the reference voltage v, 8. The error amplifier 29 detects the deviation between the
A phase control signal is generated based on this error signal, and the conduction rate of the switching element 28 is controlled via the pulse amplifier 31 to obtain the output voltage V. the reference voltage ■, 8. is configured to control the
かかる構成にあっては、t の期間に■INNMA
X
/Lの時定数で(V /L) t までスイ
ッIN ONMΔX
チング素子28に流れる電圧Isが立上がる。また、故
障等により出力電圧■。の帰還信号が断となったり出力
電圧V に対する基準信号Vr8rが上限値で飽和した
場合にも通流率はαMAXに固定される。In such a configuration, ■ INNMA during period t
The voltage Is flowing through the switching element 28 rises to (V/L)t with a time constant of X/L. Also, due to a malfunction, the output voltage may be ■. The conduction rate is fixed at αMAX even when the feedback signal of Vr is cut off or the reference signal Vr8r for the output voltage V is saturated at the upper limit value.
(発明が解決しようとする問題点)
ここで、通流率がαMAXに固定されている時に入力電
圧VINが変化した場合を考えてみる。第11図に示し
た昇圧チョッパ装置の出力電圧V。(Problems to be Solved by the Invention) Here, consider a case where the input voltage VIN changes while the conduction rate is fixed at αMAX. Output voltage V of the boost chopper device shown in FIG.
は
V −V /(1−α) ・・・・・・(
2)OIN
で表され、またスイッチング素子28に流れる電流Is
は
! s −(V IN/ L ) t ON ・・
・・・・(3)で表される。これらの関係式により、t
oNがtoNM^Xに固定されている時通流率αはαM
AXに固定されるので、(2)式、(3)式によりVI
Nが変化した場合出力電圧Voもスイッチング素子28
に流れる電流I8も入力電圧vIHに比例して変化する
ことがわかる。すなわち、電池等を電源とした場合のよ
うに、入力電圧vINが大幅に変化するような場合にお
いては、t 、すなわちNMAX
最大通流率αMAXを入力電圧VINの最高値に合わせ
て小さな値に設定すると、入力電圧の低下時には出力電
圧V。も低下してしまう。また、逆に入力電圧VINの
最低値に合わせて設定した場合には最高時にスイッチン
グ素子28に流れる電流■8の増加という問題が生じる
。is V −V /(1-α) ・・・・・・(
2) Current Is expressed as OIN and flowing through the switching element 28
teeth! s-(VIN/L)tON...
...It is expressed as (3). According to these relational expressions, t
When oN is fixed to NM^X, the conduction rate α is αM
Since it is fixed at AX, VI is determined by equations (2) and (3).
When N changes, the output voltage Vo also changes to the switching element 28.
It can be seen that the current I8 flowing through the circuit also changes in proportion to the input voltage vIH. In other words, in cases where the input voltage vIN changes significantly, such as when a battery or the like is used as a power source, t, that is, NMAX (maximum conduction rate αMAX), is set to a small value in accordance with the maximum value of the input voltage VIN. Then, when the input voltage decreases, the output voltage V. will also decrease. On the other hand, if the setting is made to match the lowest value of the input voltage VIN, a problem arises in that the current 18 flowing through the switching element 28 at the highest time increases.
これらの問題に対しては出力電圧制限回路や電流制限回
路を個別に設けることにより最終的な保護を行なうこと
が可能であるが、本来通流率の制限によっても出力電圧
の制限や素子電流の抑制が行なわれなければならないの
で、保護の二重化が不十分となる。Although it is possible to provide final protection against these problems by providing separate output voltage limiting circuits and current limiting circuits, limiting the conduction rate also limits the output voltage and reduces the element current. Since suppression has to be carried out, redundant protection becomes insufficient.
上述のように、従来の技術においては、通流率の最大値
αMAXが固定値となっているために、入力電圧vIN
によって決まる通常の通流率の制御範囲に対して通流率
αMAXが過大となる場合があり、故障等により位相制
御信号が飽和すると入力電圧vINに応じて出力電圧が
過電圧となる。また、通常の制御時にも負荷急増時には
位相制御信号が飽和する可能性があり、(3)式のよう
にαMAXと入力電圧vIHに比例した電流をスイッチ
ング素子に流す場合があるので、過電流となり問題とな
る。As mentioned above, in the conventional technology, since the maximum value αMAX of the conduction rate is a fixed value, the input voltage vIN
There are cases where the conduction rate αMAX becomes excessive with respect to the normal conduction rate control range determined by, and when the phase control signal is saturated due to a failure or the like, the output voltage becomes an overvoltage depending on the input voltage vIN. In addition, even during normal control, the phase control signal may become saturated when the load suddenly increases, and as shown in equation (3), a current proportional to αMAX and input voltage vIH may flow through the switching element, resulting in an overcurrent. It becomes a problem.
従って、本発明の目的は、上記従来技術の問題点を解消
し、位相制御信号が飽和している時に入力電圧が変化し
ても出力電圧の制限値が変化せずしかもスイッチング素
子への過電流にも制限を行なうことを可能としたチョッ
パ位相制限装置を提供することにある。Therefore, an object of the present invention is to solve the above-mentioned problems of the prior art, so that even if the input voltage changes when the phase control signal is saturated, the output voltage limit value does not change, and the overcurrent to the switching element does not change. It is an object of the present invention to provide a chopper phase limiting device that can also limit the phase of a chopper.
(問題点を解決するための手段)
本発明は、スイッチング周波数を一定として逆流率を制
御することにより出力電圧を制御するチョッパの最大通
流率を、位相制御信号の飽和値とランプ電圧とを比較し
て得られる通流率の最大値を制限値として制限するチョ
ッパ位相制限装置において、チョッパの入力電圧を検出
し、この検出された入力電圧とチョッパの予め定められ
た出力電圧制限値とから最大通流率の制限値を演算し、
この最大通流率の制限値が得られるようにランプ電圧の
傾きを変化させる補正手段を備えたことを特徴とするも
のである。(Means for Solving the Problems) The present invention provides a means for determining the maximum conduction rate of a chopper that controls the output voltage by controlling the reverse current rate while keeping the switching frequency constant, based on the saturation value of the phase control signal and the lamp voltage. In a chopper phase limiter that limits the maximum value of conductivity obtained by comparison as a limit value, the input voltage of the chopper is detected, and from this detected input voltage and a predetermined output voltage limit value of the chopper. Calculate the maximum conduction rate limit value,
The present invention is characterized in that it includes a correction means for changing the slope of the lamp voltage so that the limit value of the maximum conductivity is obtained.
(作 用)
いま、第11図に示す昇圧チョッパ装置を例にとって考
えるに、入力電圧VIN’出力電圧Vo、通流率αの関
係は下式で表わされる。(Function) Now, considering the step-up chopper device shown in FIG. 11 as an example, the relationship between the input voltage VIN', the output voltage Vo, and the conduction rate α is expressed by the following equation.
vo−V、N/ (1−α) ・・・・・・(4)
ここで、出力電圧Voを最大値V。MAXに制限するよ
うなαをα とすると、ある入力電圧vIHにMAX
対して
V OMAX−V IN/ (1−(Z MAX )
”’ ”’ (5)が成立する。(5)式より入力
電圧vIHの変化に対し、αMAXも変化させることに
よりV。)IAIを一定に保てることがわかる。vo-V, N/ (1-α) ・・・・・・(4)
Here, the output voltage Vo is the maximum value V. If α is α that limits the input voltage to MAX, then V OMAX-V IN/(1-(Z MAX )
``'''' (5) holds true. From equation (5), V by changing αMAX in response to a change in input voltage vIH. ) It can be seen that the IAI can be kept constant.
本発明のチョッパ位相制限装置は以上の原理に基づき、
入力電圧に応じてランプ電圧の傾きを変化させ、それに
よりチョッパ装置のスイッチング素子の通流率の最大値
を可変とすることにより、出力電圧を一定値に制限する
とともにスイッチング素子への過電流を防止するように
したものである。The chopper phase limiter of the present invention is based on the above principle,
By changing the slope of the lamp voltage according to the input voltage and thereby making the maximum current flow rate of the switching element of the chopper device variable, it is possible to limit the output voltage to a constant value and prevent overcurrent to the switching element. It is designed to prevent this.
(実施例) 以下、図面を参照しながら本発明の詳細な説明する。(Example) Hereinafter, the present invention will be described in detail with reference to the drawings.
第1図は本発明の一実施例に係るチョッパ位相制限装置
のブロック図である。この装置は第9図の装置を基本と
し、それに、入力端子vINの値に応じてランプ電圧発
生部に与える電圧VLを制御すべく位相制限値補正回路
1を設けたのが特徴である。FIG. 1 is a block diagram of a chopper phase limiting device according to an embodiment of the present invention. This device is based on the device shown in FIG. 9, and is characterized in that it is provided with a phase limit value correction circuit 1 to control the voltage VL applied to the lamp voltage generator according to the value of the input terminal vIN.
第1図の構成において、ランプ電圧Voと位相制限値補
正回路1の出力信号VLとの関係はV −RCVo/
loN −・−・−・・−(8)し
で表される。ここで、Rは抵抗器2の抵抗値、Cはコン
デンサ7の容量値、toNは積分時間である。In the configuration shown in FIG. 1, the relationship between the lamp voltage Vo and the output signal VL of the phase limit value correction circuit 1 is V −RCVo/
It is expressed as loN −・−・−・・−(8). Here, R is the resistance value of the resistor 2, C is the capacitance value of the capacitor 7, and toN is the integration time.
ここで、位相制御信号VEが過大となり電圧リミッタ9
により電圧−Vに制限されている場合を考えると、vE
’−−Vであり、コンパレータ10により第4図(B)
、(C)に示すように■。とV ′を比較することによ
りt が決定されE O
NMAXルノテ、v −v ’−−v、1 −1
ヲCE ON
ONMAX(6)式に代入すると以下の(7)式が
得られる。Here, the phase control signal VE becomes excessive and the voltage limiter 9
Considering the case where the voltage is limited to −V by
'--V, and as shown in FIG. 4(B) by the comparator 10.
, ■ as shown in (C). t is determined by comparing E O
NMAX Lenote, v -v'--v, 1 -1
WCE ON
By substituting into ONMAX equation (6), the following equation (7) is obtained.
vL = −RCV/lONMAX ’・・・・・
(7)またa −t /Tと表わせるので基
準りMAX 0NHAX
ロックパルスFの周期Tが一定の場合にはに、−−RC
V/Tと定義するとに1は定数となり、(7)式は
V、=に、/αMAX ・・・・・・・・・(8
)と変形することができる。従って、(5)式よりα
を求め、(8)式に代入して得られるVt。vL = -RCV/lONMAX'...
(7) Also, it can be expressed as a −t /T, so if the period T of the reference pulse F is constant, then −RC
When V/T is defined, 1 becomes a constant, and equation (7) becomes V, =, /αMAX ...... (8
) can be transformed. Therefore, from equation (5), α
Vt obtained by calculating and substituting into equation (8).
MAX
を用いることによりVoMAXを一定に保つことができ
る。つまり、(4)式に対してα−αMAXを代入する
とV −V /(1−αMAx)となり、OIN
(5)式よりVO=vOMAXとなる。(5)式より求
めたαMAXは
α −” IN/vO)IAI ’・・・・・(
9)MAX
となるので、(8)式、(9)式により位相制限値補正
回路1は第2図のブロック図に示すようなゲイン構成で
表すことができる。By using MAX, VoMAX can be kept constant. That is, by substituting α-αMAX into equation (4), it becomes V −V /(1-αMAX), and from OIN equation (5), VO=vOMAX. αMAX obtained from equation (5) is α −” IN/vO) IAI '・・・・・・(
9) MAX. Therefore, the phase limit value correction circuit 1 can be represented by a gain configuration as shown in the block diagram of FIG. 2 using equations (8) and (9).
第3図は第2図に示したゲイン構成を具体的な回路構成
とした場合の位相制限値補正回路のブロック図である。FIG. 3 is a block diagram of a phase limit value correction circuit in which the gain configuration shown in FIG. 2 is used as a specific circuit configuration.
同図に示すように、入力電圧VINは絶縁増幅器22に
入力され、その出力は抵抗器18.19で分圧された後
除算器23のX2入力端子に入力される。同時に、制御
電源電圧−Vlは抵抗器16.17で分圧されて除算器
23の22入力端子に入力され、また制御電源電圧。As shown in the figure, the input voltage VIN is input to the isolation amplifier 22, and its output is divided by resistors 18 and 19 and then input to the X2 input terminal of the divider 23. At the same time, the control power supply voltage -Vl is divided by resistors 16 and 17 and input to the 22 input terminal of the divider 23, which also serves as the control power supply voltage.
+v1は抵抗器20.21で分圧され除算器23のX1
入力端子に入力される。抵抗器18.19による分圧比
は1/VoMA贅、抵抗器16.17による分圧比はに
1を、また抵抗器20.21による分圧比は定数“1′
をそれぞれ第2図におけるゲインおよび加減定数として
具体化したものである。除算器23は
Vt、 −(Z2 Zl ) / (Xt X2)
・・・・・・(10)
の演算を行なう。+v1 is divided by resistor 20.21 and divided into X1 of divider 23.
Input to input terminal. The voltage division ratio by resistor 18.19 is 1/VoMA, the voltage division ratio by resistor 16.17 is 1, and the voltage division ratio by resistor 20.21 is a constant "1'.
are embodied as the gain and addition/subtraction constant in FIG. 2, respectively. The divider 23 is Vt, -(Z2 Zl) / (Xt X2)
... Perform the calculation (10).
このように構成することにより、入力電圧VINに対し
て出力電圧をV に抑えるようなαMAXMAX
が生成されるので、出力電圧をVoMAXに抑えること
力呵能となる。つまり、入力電圧”INに応じて出力電
圧V の制限値が一定となるような” MAXが設定さ
れるので、入力電圧vINが変化しても通常の通流率α
の制御範囲に対してαMAXが過大となることがない。With this configuration, αMAXMAX is generated that suppresses the output voltage to V 2 with respect to the input voltage VIN, so it is possible to suppress the output voltage to VoMAX. In other words, since the input voltage MAX is set so that the limit value of the output voltage V is constant according to the input voltage IN, the normal conduction rate α is set even if the input voltage VIN changes.
αMAX does not become excessive with respect to the control range of .
従って、故障等による位相制御信号の飽和時にも出力電
圧V。が過電圧にならず、通常の制御時にもスイッチン
グ素子が過電流となるのを防止することができる。Therefore, even when the phase control signal is saturated due to a failure or the like, the output voltage V remains constant. does not cause an overvoltage, and it is possible to prevent the switching element from generating an overcurrent even during normal control.
第6図は本発明の他の実施例に係るチョッパ位相制限装
置のブロック図である。同図構成の第1図構成と異なる
点は、位を口側限値補正回路1に対して基準クロックパ
ルスFを入力していることであり、基準クロックパルス
Fの周期を変化させて使用するような用途に適用できる
。FIG. 6 is a block diagram of a chopper phase limiting device according to another embodiment of the present invention. The difference between the configuration shown in the figure and the configuration shown in FIG. It can be applied to such uses.
すなわち、(7)式においてに2−−RCVと定義する
とV −K /TガAXとなる。That is, when 2--RCV is defined in equation (7), V-K/T is defined as AX.
さらに、周期Tは周波数fを用いて1/fと表せるので
、VL−に2f/αMAXとなる。よって、周波数fに
比例した電圧で補正を加えることにより入力電圧VIN
′の変動に対して出力電圧V。や主回路スイッチング索
子12の過電流を制限することができる。Furthermore, since the period T can be expressed as 1/f using the frequency f, VL- becomes 2f/αMAX. Therefore, by adding correction with a voltage proportional to the frequency f, the input voltage VIN
′ for the variation of the output voltage V. Also, overcurrent in the main circuit switching cable 12 can be limited.
第7図は第6図の位相制限値補正回路1のゲイン構成を
示すブロック図である。同図中、F/V変換ブロックは
基準クロックパルスFの周波数を電圧値に変換するもの
である。FIG. 7 is a block diagram showing the gain configuration of the phase limit value correction circuit 1 of FIG. 6. In the figure, the F/V conversion block converts the frequency of the reference clock pulse F into a voltage value.
一方、第8図は第7図のゲイン構成に基づき、これを具
体化した構成のブロック図である。同図構成の第3図構
成と異なる点は、F/V変換器24により周波数fを電
圧に変換した後抵抗器16.17で定数に2に分圧する
構成としたことであり、他は第3図の構成例と同じであ
る。On the other hand, FIG. 8 is a block diagram of a specific configuration based on the gain configuration of FIG. 7. The difference from the configuration shown in FIG. This is the same as the configuration example shown in FIG.
第8図のように構成することにより、基準クロックパル
スFを変化させ、たとえば周波数を上げて電圧制御系の
応答速度を上げたり、あるいは周波数を下げてスイッチ
ングロスを減らし効率を高めるという用途に対しても、
出力電圧V。をVOHAXに抑えること力呵能となる。By configuring as shown in Figure 8, the reference clock pulse F can be changed to increase the frequency to increase the response speed of the voltage control system, or to lower the frequency to reduce switching loss and increase efficiency. Even though
Output voltage V. It will be effective to keep it to VOHAX.
このように入力端子に応じて主回路スイッチング素子1
2の通流率の最大値’ MAXを変化させることにより
、故障等により位相制御信号が飽和した場合でも入力電
圧VINの大小にかかわらず出力電圧VoをVOHAX
に抑えることができる。さらに、通常の制御状態におい
ても、αMAXを常に制御範囲の上限に近づけての設定
が可能であるので、主回路スイッチング素子12に流れ
る電流を抑制することもできる。In this way, the main circuit switching element 1
By changing the maximum value 'MAX of the conduction rate of 2, even if the phase control signal is saturated due to a failure etc., the output voltage Vo can be adjusted to VOHAX regardless of the magnitude of the input voltage VIN.
can be suppressed to Furthermore, even in the normal control state, αMAX can be always set close to the upper limit of the control range, so the current flowing through the main circuit switching element 12 can also be suppressed.
なお、上記各実施例ではチョッパとして昇圧チョッパを
用いた場合を例示したが、本発明の適用はこれに限定さ
れるものではなく、降圧チョッパについても同様の作用
を期待することができる。In each of the above embodiments, a step-up chopper is used as the chopper, but the application of the present invention is not limited thereto, and the same effect can be expected with a step-down chopper.
降圧チョッパの場合には、入力電圧VINと出力電圧V
および通流率αの関係はα−vo/vINOゝ
で表されるので、出力電圧V の制限値V。MAXに対
しては’ MAX ”= vOMAX/vINとなり(
8)式と合わせて、第5図のブロック図に示すようなゲ
イン構成を得ることができる。つまり、入力電圧V に
対して出力電圧VoがV。MAXとなるようなN
αMAXが設定できるので、出力過電圧とスイッチング
素子の過電流の抑制が可能となる。In the case of a buck chopper, the input voltage VIN and the output voltage V
Since the relationship between the conduction rate α and the current conduction rate α is expressed as α-vo/vINOゝ, the limit value V of the output voltage V. For MAX, 'MAX'' = vOMAX/vIN (
In combination with equation 8), a gain configuration as shown in the block diagram of FIG. 5 can be obtained. In other words, the output voltage Vo is V with respect to the input voltage V. Since N α MAX can be set such that N α MAX becomes MAX, output overvoltage and switching element overcurrent can be suppressed.
本発明によれば、直流電動機の界磁回路に用いるチョッ
パ装置等における故障時にもチョッパ装置をオフとする
必要がなく、本発明は界磁;A2B圧、界磁喪失に対す
る対策に有効である。According to the present invention, there is no need to turn off the chopper device or the like used in the field circuit of a DC motor even in the event of a failure, and the present invention is effective as a countermeasure against field loss; A2B pressure, and field loss.
本発明によれば、故障等により出力電圧が制限値に制限
されている状態で入力電圧が上昇しても出力電圧を制限
値に抑制することができ、さらに通流率の最大値が入力
電圧の上昇とともに減少するので、スイッチング素子の
過電流を防ぐことができる。According to the present invention, even if the input voltage increases in a state where the output voltage is limited to the limit value due to a failure or the like, the output voltage can be suppressed to the limit value, and furthermore, the maximum value of the conduction rate is the input voltage. Since the current decreases as the current increases, overcurrent in the switching element can be prevented.
第1図は本発明の一実施例に係るチョッパ位相制限装置
のブロック図、
第2図は第1図の位相制限値補正回路のゲイン構成を示
すブロック図、
第3図は第2図の位相制限補正回路の具体例を示すブロ
ック図、
第4図は第1図の構成の作用を示すタイムチャート、
第5図は位相制限補正回路のゲイン構成の他の例を示す
ブロック図、
第6図は本発明の他の実施例に係るチョッパ位相制限装
置のブロック図、
第7図は第6図の位相制限補正回路のゲイン構成を示す
ブロック図、
第8図は第7図の位相制限補正回路の具体例を示すブロ
ック図、
第9図は従来のチョッパ位相制限装置のブロック図、
第10図は第9図の構成の作用を示すタイムチャート、
第11図は周知の昇圧チョッパ装置のブロック図である
。
1・・・位相制限補正回路、6・・・演算増幅器、8・
・・アナログスイッチ、9・・・電圧リミッタ、10・
・・コンパレータ、11・・・ロジック回路、12・・
・主回路ス4 ソチング素子、15・・・定電圧ダイオ
ード、22・・・絶縁増幅器、23・・・除算器、24
・・・F/V変換器、28・・・スイッチング素子、2
9・・・誤差増幅器、30・・・位相制御回路、31・
・・パルス増幅回路。
出願人代理人 1ii、 藤 −雄も ; 図
も2 図
胞3 図
54 図
色5 図
色7121
◆
汽8 図
汽9 図
T V′″′
tON tONMAX
冗10 図
名11 図FIG. 1 is a block diagram of a chopper phase limiter according to an embodiment of the present invention, FIG. 2 is a block diagram showing the gain configuration of the phase limit value correction circuit of FIG. 1, and FIG. 3 is a block diagram of the phase limiter of FIG. 2. FIG. 4 is a time chart showing the operation of the configuration of FIG. 1; FIG. 5 is a block diagram showing another example of the gain configuration of the phase limit correction circuit; FIG. is a block diagram of a chopper phase limiter according to another embodiment of the present invention, FIG. 7 is a block diagram showing the gain configuration of the phase limit correction circuit of FIG. 6, and FIG. 8 is a block diagram of the phase limit correction circuit of FIG. 7. FIG. 9 is a block diagram of a conventional chopper phase limiting device; FIG. 10 is a time chart showing the operation of the configuration of FIG. 9; FIG. 11 is a block diagram of a well-known boost chopper device. It is. DESCRIPTION OF SYMBOLS 1... Phase limit correction circuit, 6... Operational amplifier, 8...
・・Analog switch, 9・Voltage limiter, 10・
...Comparator, 11...Logic circuit, 12...
・Main circuit 4 Soching element, 15... Constant voltage diode, 22... Isolation amplifier, 23... Divider, 24
... F/V converter, 28 ... switching element, 2
9... Error amplifier, 30... Phase control circuit, 31.
...Pulse amplification circuit. Applicant's agent 1ii, Fujio also; Figure 2 Figure 3 Figure 54 Figure 5 Figure 7121 ◆ 8 Figure 9 Figure T V'''' tON tONMAX Redundancy 10 Figure name 11 Figure
Claims (1)
ことにより出力電圧を制御するチョッパの最大通流率を
、位相制御信号の飽和値とランプ電圧とを比較して得ら
れる通流率の最大値を制限値として制限するチョッパ位
相制限装置において、チョッパの入力電圧を検出し、こ
の検出された入力電圧とチョッパの予め定められた出力
電圧制限値とから最大通流率の制限値を演算し、この最
大通流率の制限値が得られるように前記ランプ電圧の傾
きを変化させる補正手段を備えたことを特徴とするチョ
ッパ位相制限装置。 2、補正手段がチョッパのスイッチング素子のスイッチ
ング周波数に基づいてランプ電圧の傾きを補正する手段
を備えていることを特徴とする特許請求の範囲第1項に
記載のチョッパ位相制限装置。[Claims] 1. The maximum conduction rate of a chopper that controls the output voltage by controlling the conduction rate while keeping the switching frequency constant is obtained by comparing the saturation value of the phase control signal and the lamp voltage. In a chopper phase limiter that limits the maximum conductivity as a limit value, the input voltage of the chopper is detected, and the maximum conductivity is determined from the detected input voltage and a predetermined output voltage limit value of the chopper. A chopper phase limiting device characterized by comprising a correction means for calculating a limit value and changing the slope of the lamp voltage so that the limit value of the maximum conduction rate is obtained. 2. The chopper phase limiting device according to claim 1, wherein the correction means includes means for correcting the slope of the lamp voltage based on the switching frequency of the switching element of the chopper.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24352686A JPS6399764A (en) | 1986-10-14 | 1986-10-14 | Chopper phase limiter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24352686A JPS6399764A (en) | 1986-10-14 | 1986-10-14 | Chopper phase limiter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6399764A true JPS6399764A (en) | 1988-05-02 |
Family
ID=17105213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24352686A Pending JPS6399764A (en) | 1986-10-14 | 1986-10-14 | Chopper phase limiter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6399764A (en) |
-
1986
- 1986-10-14 JP JP24352686A patent/JPS6399764A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4013939A (en) | Multiple feedback control apparatus for power conditioning equipment | |
US9479047B2 (en) | System and method for controlling a power supply with a feed forward controller | |
JPH0127677B2 (en) | ||
JPS6146186A (en) | Speed controlling method | |
JPS6399764A (en) | Chopper phase limiter | |
US6919649B2 (en) | Power supply device | |
JPS61244271A (en) | Switching regulator | |
JPS6122755A (en) | Load current detecting method of switching regulator | |
JPH0312030Y2 (en) | ||
JP2836382B2 (en) | DC power supply | |
JPH02280670A (en) | Power source equipment | |
JP2924240B2 (en) | DC high voltage power supply circuit | |
JPS5840202B2 (en) | switching regulator | |
JPH055835Y2 (en) | ||
JP2893865B2 (en) | Variable output voltage method for switching power supply | |
JPS5914999B2 (en) | Current source inverter control device | |
JPH05211763A (en) | Overcurrent protective circuit for dc-dc converter | |
JPS6225900A (en) | Time division control type automatic voltage regulator | |
JPS5895985A (en) | Controller for output voltage of inverter | |
JPS61185084A (en) | Control circuit for servo motor | |
JP3493795B2 (en) | Step-down high power factor chopper circuit | |
JP2513484Y2 (en) | Switching power supply | |
JPH0588765A (en) | Electric power circuit | |
JP2600711B2 (en) | Non-control output voltage stabilization circuit in cross regulation | |
JPS6316691Y2 (en) |