JPS6397011A - 電気プログラマブルゲ−トアレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、一般的にプログラマブル論理回路に関し、そ
してより詳細には用途に富み、回路を実現するときに効
率的である回路に関する。

従来の技術 プログラマブル論理回路は、重要な設計手段であって、
小規模の集積回路や中規模の集積回路に対して取って代
われるものである。このプログラマブル論理回路によっ
て設計者は、パッケージ数を減少でき、低コスト及び高
信頼性が可能になる。

さらに、単一のプログラマブル回路を種々の用途に使用
できるので、在庫価格を低減することができる。

プログラミングの多様性に冨む集積回路がいくつか知ら
れている。電気的なプログラマブルロジックアレイ　（
ＰＬＡ）及びフィールドプログラマブルロジックアレイ
　（ＦＰＬＡ）によって回路に多様性が与えられるが、
経済的でない複雑な回路が要求される。、ＰＬＡは、論
理ＡＮＤゲート及びＯＲゲートアレイからなっており、
これらのゲートは、製造中にマスクによって又はランダ
ム論理回路網、データルーティング、符号変換器、デコ
ーダ等特定の機能用の可隔性の輪によってプログラムさ
れる。

プログラマブルアレイロジック（ＰＡＬ）が経済性向上
のために導入されたが、実質的に用途において多様性が
十分ではなかった。米国特許第４、ｌ：２４，８９９号
に記載されているように、ＰＡＬは、マトリクス状の回
路入力及び複数のＡＮＤゲートへの入力からなっている
。ＡＮＤゲートのサブグループからの出力は、個別の特
定のＯＲゲートへの入力として非プログラマブルに接続
されている。

発明の要約 本発明は、ＰＡＬよりも設計の用途において多様性に冨
んでいる。インスタントフィールドプログラミング特性
を有し、ユニバーサル（すなわち、多様性な、配列可能
な、又はプログラマブルな）論理セルを含み、更に安価
である電気的にプログラマブルなゲートアレイが与えら
れている。このゲートアレイによって論理設計及び実現
化が早くなる。このゲートアレイの回復時間が速いので
、回路はカスタム回路（例えば、ゲートアレイ、標準セ
ル、及びフルカスタム）よりも早（設計でき、製造でき
、試験でき及び取り付けることができ、更に最終的に低
コストで製品を製造することができる。

簡単に言えば、電気的なプログラマブルゲートアレイに
は複数のセルが含まれており、それぞれのセルは、ゲー
ト、フリップフロップのような少なくとも１つのプログ
ラマブルな論理ｎ能を与える複数のゲートを備えている
。プログラマブルな相互接続構造が与えられていて、そ
れぞれのセル及び複数のセルのゲートを選択的に相互接
続する。

選択的に相互接続されたセルは、アドレス線及びプログ
ラミング線によって、入力／出力ピン、クロック、及び
リセット線と相互接続されている。

ゲート及びフリップフロップは、それぞれプログラマブ
ルであってその特定機能を変えている。従って、広範囲
の種類のプログラミングオプションが与えられる。本発
明の特徴の１つとしては、電気的なプログラマブル素子
によってゲート及びフリップフロップの相互接続パター
ン及び特定の機能が決定されることである。

好ましい実施例において、それぞれのセルには一対の２
人力ゲート及び一対の３人力ゲートが含まれていて、そ
れぞれのゲートには４つの機能が与えられている。フリ
ップフロップ回路は、Ｊ−にフリップフロップ（ＦＦ）
、セットリセットＦＦ、トグルＦＦ、ＤＦＦの機能とし
てプログラムされている。

本発明、その目的及びその特徴は、添付図面を考慮して
、特許請求の範囲及び実施例から容易に明らかになるだ
ろう。

実施例 添付図面について説明する。第１図は、本発明の一実施
例による電気的にプログラマブルなゲートアレイを示す
機能図である。この実施例において、このアレイには５
行８列について配置された４０コのセル１０が含まれて
いる。このセルは、それぞれ４コのゲート及び１コのフ
リップフロップ（Ｆ　Ｆ）からなっていて、これらのゲ
ート及びＦＦは、選択的にプログラマブルであり幾つか
の論理機能を有している。部分的な相互接続パターンに
よってこの機能が与えられている。更に、プログラマブ
ルな全体相互接続回路網は、セルを選択的に相互接続し
、入出力データ線、クロック及びアドレス線やプログラ
ミング線によってリセット線を与える。

第２図は論理セルを示す図であって、この論理セルは４
コのゲート及び１コのＦＦからなっている。この好まし
い実施例において、ＦＦ１２がセルの中央に配置されて
いて、２人力ゲート１４がこＯＦＦの両側に与えられて
いる。２人力ゲート１４の外側には３人力ゲート１６が
配置されている。３人力ゲート１６からの出力は、２人
力ゲート１４の人力として同じ先細の底側面上に位置し
ていて、その直列接続が容易になっている。部分（内部
セル）相互接続線及び全体（相互セル）相互接続線が与
えられていて、プログラマブル接点を１８で示すように
“Ｚ″で示し今後Ｚ接点と呼ぶ。第３図を参照して接点
１８について詳細に記載する。

第３図について説明する。この図は、１９８２年１２月
２１日レヴイしゲルツバーグ（ＬｅｖｙＧｅｒｚｂｅｒ
ｇ）の出願による第４５１，８２３号の“電気回路素子
を選択的に相互接続するための方法及び構造（Ｍｅｔｈ
ｏｄ　ａｎｄ　５ｔｒｕｃｔｕｒｅ　ｆｏｒ　Ｓｅｌｅ
ｃｔｉｖｅｌｙＩｎｔｅｒｃｏｎｎｅｃｔｉｎｇ　Ｅｌ
ｅｃｔｒｉｃａｌ　Ｃ１ｒｃｕｉｔ　Ｅｌｅｍｅｎｔｓ
）”に記載されているように、プログラマブル接点を用
いているＺ接点回路の相互接続の一実施例を示している
。それに記載されているように、電圧プログラマブル相
互接続構造には、低抵抗の半導体材料と相対的な高抵抗
を特徴とする物質構造を有する表面接点領域とが含まれ
ている。この高抵抗は、表面領域を損傷することによっ
て、又は例えばイオン注入や放射ビームを用いて結晶構
造内に格子欠陥を形成することによって製造される。通
常の動作電圧は、材料構造及びその相対的な高抵抗に影
響を与えない。しかし、相互接続構造間に高いプログラ
ミング電圧を与えることによって、その物質の結晶構造
が変わり、又はドーパントの活性化に変化が生じ、これ
によって相対的な高抵抗が半導体の電気コンダクタンス
のオーダでコンダクタンスに変換される。

フローテングゲートトランジスタ、フユーズ等がセルや
アレイ内で使用可能であるという事が当業者に理解され
るであろう。

第３図の相互接続アレイの各接点内の導電路が、第３図
に示されるように、Ｎチャンネル電界効果トランジスタ
（ＦＥＴ）によって与えられている。

トランジスタ２２の導電性を制御するためのバイアス電
圧が２４で一般的に示される回路によって与えられてい
る。この回路においてトランジスタ３０によって相互接
続された接点２６．２８が＋Ｖとグランドとの間で直列
接続された抵抗として動作する。接点２６が導通して接
点２８が非導通であるとき、正の電圧がトランジスタ２
２のゲ−トに与えられてそのトランジスタが導通する。

又は、接点２６が非導通であり接点２８が導通であると
き、トランジスタ２２のゲートはグランドにされ、その
トランジスタは非導通のままである。

第３図における接点２６．２８のプログラミングは、ト
ランジスタ３２．３４によって与えられており、このト
ランジスタ３２．３４は、接点２８．２６をそれぞれグ
ランドに直列に接続している。例えば、プログラミング
接点２８において、トランジスタ３０はバイアスされて
非導通であり、トランジスタ３２はバイアスされて導通
であり、プログラミング電圧は接点２８の一方の端子に
与えられている。そのプログラミング電圧は接点２８を
導通させる。又は、プログラミング接点２６において、
そのプログラミング電圧は接点２６の電圧端子に印加さ
れトランジスタ３４は導通し、トランジスタ３０．３２
は非導通になる。

従って、接点２６又は接点２８のいずれかを導通するよ
うにプログラミングすることによって、通常動作の間ト
ランジスタ２２のゲートには＋Ｖ電位か又はグランド電
位のいずれかが与えられる。

第４Ａ図及び第５Ｂ図は、第２図のセル内の２入力ゲー
トの回路図及び等価の論理回路図である。

この２つの図の同じ素子には同じ参照番号が付されてい
る。入力３０，３１はインバータ３２．３３に与えられ
、インバータ３３の出力はインバータ３５を介してプロ
グラマブル論理３７に通じている。インバータ３２の出
力は、インバータ３４及びトランジスタスイッチ３６を
介して論理回路３７に与えられるか又はインバータ３２
の出力は、インバータ３４と並列になりスイッチ３６を
介して論理回路３７に接続されている。スイッチ３６の
制御は、第３図の回路２４に等価な回路４０によって行
なわれている。

論理回路３７は、第３図の回路２４に等価な回路４１の
与えるバイアスにより、ＮＡＮＤ機能か又はＮＯＲ機能
のいずれかを果たす。このように、回路４０と４１の組
み合わせプログラミングによって、第７Ａ図に示したよ
うに、ＮＡＮＤ機能及びＮＯＲ機能が可能になり、入力
が反転したり反転しなかったりする。

第５Ａ図及び第５Ｂ図は、それぞれ第２図の３入力ゲー
ト１６の回路図及び機能ブロック図である。さらに、同
じ素子には同じ参照番号が付されている。３人力は４５
．４６．４７に加えられる。

線４７は、連続接続されたインバータ４８．４９を介し
て、ゲート回路の入力５０に接続されている。同様に、
入力４６は、連続接続されたインバータ５１．５２を介
して論理回路５０の入力に接続されている。入力４５は
、インバータ５３．５４及びスイッチ５５を介して論理
回路５０の入力に接続されている。又は、スイッチ５５
は、線を分路するインバータ５４に接続されている。論
理回路５０の出力は、インバータ５６を介して、出力５
７に加えられている。スイッチ５５はバイアス回路５８
によって制御され、回路５０のＡＮＤ又はＯＲ論理は回
路５９によって制御される。３入力ゲートの４ゲートオ
プシヨンが第７Ｂ図に示されている。

第６Ａ図及び第６Ｂ図は、それぞれ第２図のＦＦ１２の
回路図及び機能ブロック図である。同じ素子には同じ参
照番号が付されている。Ｊ入力が６１に与えられていて
、Ｋ入力が６２に与えられている。線６１がＦＦ回路６
３に接続されていて、入力にへの線６２がインバータ６
４及びスイッチ６５を介してＦＦ回路６３に接続されて
いる。

又は、Ｋ入力６２は、スイッチ６５を介してインバータ
６４によって分路されている。スイッチ６５は回路６６
によって制御されている。更に、Ｊ入力及びに入力は、
回路６８によって制御されているスイッチ６７によって
接続されている。スイッチ６５．６７によって第８図に
示されるＦＦオプションが可能になる。

第９Ａ図に示される機能のセルの実現について説明する
。現在のゲートを第９Ｂ、９Ｃ図に示されるようなセル
構造に関連する形態に変更しなければならない、しかし
、それぞれの変更もデザインに対して通常多くの可能性
があるので、他の方法は使用者の便宜に応じて容易に選
択可能である。

多くのセルモジュールを前もって限定して対応する相互
接続とともに維持することが可能であるという事が利点
である。別の設計形態は、アクセス可能なファイル中に
保持されるならば、有用である。第１に、ビン出力を選
択する。その後、ＥＰＧＡ変換ゲート及びＦＦが同定さ
れ、そして重要な経路、ピン出力の割り当て、及び第１
０図に示されるような一般的な平面図構成を考慮して適
切な位置に配置される。使用者は、２人力ゲートに対し
て２人カプログラマプルゲートを使うように制限されな
い。というのは３人カプログラマプルゲートは、そのう
ちの２人力を一緒に接続して論理的に同じ機能を果たす
からである。

このように説明してきた電気的にプログラマブルなゲー
トアレイは、各種の論理回路を迅速に設計して試験する
ときに、特に有用であることがわかる。本発明を特定の
実施例について説明したが、この説明は、本発明を制限
しようとするものではない。特許請求の範囲によって限
定されるが、本発明の真の精神及び範囲から逸脱するこ
となく、当業者は、各種の修正や変更を行うことが可能
であることを理解されたい。

【図面の簡単な説明】

第１図は、本発明の一実施例のゲートアレイの配置を示
す図、 第２図は、好ましい実施例による第１図のゲートアレイ
の論理セルを示す図、 第３図は、第２図のセル及び第１図のアレイに使用され
ている電気的にプログラマブルな回路を示す図、 第４Ａ及び４Ｂ図は、第２図のセルの２人力ゲートの回
路図及び機能ブロック図、 第５Ａ及び５Ｂ図は、第２図のセルの３人力ゲートの回
路図及び機能ブロック図、 第６Ａ及び６Ｂ図は、第２図のセル内のフリップフロッ
プの回路図及び機能ブロック図、第７Ａ及び７Ｂ図は、
２人力ゲート及び３人力ゲートのプログラム用オプショ
ンを示す図、第８図は、６ケのフリップフロップの機能
図、第９Ａから９Ｃ図は、第２図のセル構造を用い機能
回路の実現方法を示す図、 第１０図は、第９図の機能を実現するときに、第２図に
示されたようにセルの接続を示す図である。 １０・・・セル、３６・・・トランジスタスイッチ、３
７・・・論理回路、５０・・・ゲート回路、６３・・・
フリップフロップ回路。 ＥＰＥＡ　　ヅロクラマフ゛ル　　　ゲートｏｏ　　３
−・丁Σ　　　工）・丁Σ ０１　　丁Σ・Ｓ　　　ひ・丁ン ｔｏ　　：［）−・丁Σ　　　てヂ・王Σ１）　　丁Σ
・丁ン　　　；Σ・王ン ＦＩＧ、−７Ａ　　　　　　　ＦＩＧ、−７８ＥＰＧＡ
　　　フリップフロ・２プイブンずブＦＩＧ、−８

Claims (5)

【特許請求の範囲】
1. （１）複数のプログラマブルセルと、内部セルの相互接
   続のためのプログラマブル相互接続パターンと、セル間
   の相互接続と、を有しており、プログラマブルセルは、
   それぞれ複数のプログラマブルゲート回路を含んでいて
   、このゲート回路は、それぞれＡＮＤ機能、ＯＲ機能、
   及び反転入力を含む別のプログラミング方法でプログラ
   マブルであり、さらにそのプログラマブルセルは、少な
   くとも１つのフリップフロップ回路と前記複数のゲート
   及び前記フリップフロップ回路を選択的ち相互接続する
   ためのプログラマブル相互接続構造とを有することを特
   徴とするプログラマブルゲートアレイ。
2. （２）前記少なくとも１つのフリップフロップ回路がＪ
   −Ｋフリップフロップ、セットリセットフリップフロッ
   プ、トグルフリップフロップ及びＤフリップフロップを
   含む別のプログラミング方法でプログラマブルである特
   許請求の範囲第（１）項記載のプログラマブルゲートア
   レイ。
3. （３）前記プログラマブル相互接続構造が複数のプログ
   ラマブル接点を含み、その接点のそれぞれがプログラマ
   ブル回路を有している特許請求の範囲第（２）項記載の
   プログラマブルゲートアレイ。
4. （４）前記プログラマブル回路が第１及び第２の直列接
   続された電圧プログラマブル抵抗を含んでいて、この抵
   抗が共通の電圧制御端子を有し、且つ、第１の電位差と
   第２の電位差との間で相互接続可能であり、前記共通端
   子が、前記抵抗のプログラミングにより、前記第１の電
   位と第２の電位のうちの一つをとりえる特許請求の範囲
   第（３）項記載のプログラマブルアレイ。
5. （５）前記プログラマブル回路がゲート電極を有するト
   ランジスタスイッチと、前記ゲート電極を前記共通端子
   に相互接続する手段とを含んでいて、前記ゲート電極が
   前記トランジスタスイッチのコンダクタンスを制御する
   特許請求の範囲（４）項記載のプログラマブルゲートア
   レイ。