JPS6395558A - Address converter - Google Patents

Address converter

Info

Publication number
JPS6395558A
JPS6395558A JP61242413A JP24241386A JPS6395558A JP S6395558 A JPS6395558 A JP S6395558A JP 61242413 A JP61242413 A JP 61242413A JP 24241386 A JP24241386 A JP 24241386A JP S6395558 A JPS6395558 A JP S6395558A
Authority
JP
Japan
Prior art keywords
cpu
address
terminal
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61242413A
Other languages
Japanese (ja)
Inventor
Yasufumi Kono
河野 靖文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61242413A priority Critical patent/JPS6395558A/en
Publication of JPS6395558A publication Critical patent/JPS6395558A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/167Interprocessor communication using a common memory, e.g. mailbox

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Multi Processors (AREA)

Abstract

PURPOSE:To protect a data exchanging memory by dividing this memory according to the information on a position where a CPU board is attached and inhibiting the accesses given from other CPU boards. CONSTITUTION:The higher 4 bits of an address signal of a CPU are inputted to an input terminal 11 of an address decoding circuit 1 and an output terminal 12 is set at '1' when the value of said 4 bis is equal to '8'. An encoding circuit 2 encodes the attaching position of a CPU board and delivers this encoded value to an output terminal 22. A data selecting circuit 3 supplies the higher 4 bits of an address signal of the CPU to an input terminal 31 and the output signal of the circuit 2 to an input terminal 32 respectively. Then the circuit 3 delivers the signal supplied to an input terminal 32 when a selection terminal 34 is equal to '1' and then outputs the signal inputted to the terminal 31 when the terminal 34 is equal to '0'. Thus a data exchanging memory is divided by the slot position of the CPU board. Then it is impossible to give accesses to the same area from plural CPU.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、複数のCPUボードより共有されたメモリを
アクセスするシステムにおいて、CPUボードよりアク
セス可能なメモリ領域をCPUボードの装着されている
位置情報をもとに制限することによりソフトウェアより
見れば同一のアドレス空間でありながら実際のメモリは
互いに干渉することなく分離されるため、マルチCPU
システムにおいて効果的である。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is a system in which memory shared by a plurality of CPU boards is accessed. Although the address space is the same from the software perspective, the actual memory is separated without interfering with each other, so multi-CPU
Effective in the system.

従来の技術 第2図はデータ交換のためのメモリを共有する複数のC
PUボードよりなるシステムの構成図である。第2図に
おいて、4はCPUおよびその周辺を含むCPUボード
であり複数個存在する。5はデータ交換dためのメモリ
であり、CPUボードからこのメモリへのアクセスは6
のシステムバスを介して行なわれる。
Conventional technology Figure 2 shows multiple Cs sharing memory for data exchange.
FIG. 1 is a configuration diagram of a system including a PU board. In FIG. 2, 4 is a CPU board including a CPU and its peripherals, and there are a plurality of them. 5 is a memory for data exchange d, and access to this memory from the CPU board is 6.
This is done via the system bus.

第3図は各CPUボード4から見てCPUの全アドレス
空間上に割当てられたデータ交換のためのアドレス空間
が実際のデータ交換用のメモリとどのように関連してい
るかを示すものである。通常、データ交換用メモリ5は
CPUボード4上のCPUから見てそのアドレスは全ア
ドレス空間の一部に割当てられる。従って、データ交換
用メモリをアクセスするためには、CPUにおいてはデ
ータ交換のために割当てられたアドレス空間をアクセス
することになる。即ち、CPUボード4におけるCPU
の全アドレス空間上にデータ交換のためのアドレス空間
が割当てられ、(斜線部)この領域をアクセスすると、
データ交換用メモリをアクセスするものである。
FIG. 3 shows how the address space for data exchange allocated on the entire address space of the CPU as seen from each CPU board 4 is related to the actual memory for data exchange. Normally, the address of the data exchange memory 5 is allocated to a part of the total address space when viewed from the CPU on the CPU board 4. Therefore, in order to access the memory for data exchange, the CPU must access the address space allocated for data exchange. That is, the CPU on the CPU board 4
An address space for data exchange is allocated on the entire address space of , and when this area (shaded area) is accessed,
It accesses memory for data exchange.

従来においては、このデータ交換のために割当てられた
空間は複数のCPUボードによりオーパラ・7プされて
共有されており、ソフトウェアによって使用領域を分割
していたため他のCPUからの保護はソフトウェアに任
されていた。
Conventionally, the space allocated for this data exchange was shared by multiple CPU boards, and since the area used was divided by software, protection from other CPUs was left to the software. It had been.

発明が解決しようとする問題点 このような従来の回路では、他のCPUからの保護が完
全ではなくソフトウェアのバグ等によりメモリの内容が
破壊されるという欠点があった。
Problems to be Solved by the Invention These conventional circuits have the drawback that protection from other CPUs is not complete and the contents of the memory can be destroyed due to software bugs or the like.

本発明は、簡易な構成でデータ交換のためのメモリを保
護する回路を提供することを目的としている。
An object of the present invention is to provide a circuit that protects a memory for data exchange with a simple configuration.

問題点を解決するための手段 本発明は、上記問題点を解決するために、CPUボード
が着装される位置情報をもとにデータ交換用メモリを分
割し、他のCPUボードからはアクセスできないように
し、データ交換用メモリを保護することを目的としてい
る。
Means for Solving the Problems In order to solve the above-mentioned problems, the present invention divides the memory for data exchange based on the position information where the CPU board is installed, and prevents it from being accessed by other CPU boards. The purpose is to protect memory for data exchange.

作用 本発明は、上記した構成により、CPUボードを着装す
るスロットの位置情報をもとにデータ交換用メモリをア
クセスする場合のCPUのアドレス信号を変換するため
、データ交換用メモリはCPUボードのスロット位置に
より分割され、複数のCPUから同一の領域へのアクセ
スは不可能になる。
Effects of the present invention With the above-described configuration, the address signal of the CPU when accessing the data exchange memory is converted based on the position information of the slot in which the CPU board is installed, so that the data exchange memory is connected to the slot of the CPU board. It is divided by position, making it impossible for multiple CPUs to access the same area.

実施例 以下本発明のアドレス変換装置の一実施例について、図
面を用いて説明する。
Embodiment Hereinafter, an embodiment of the address translation device of the present invention will be described with reference to the drawings.

第1図は、本発明のアドレス変換器の一実施例を示すブ
ロック図である。第1図において、1はアドレスデコー
ド回路であって、入力端子11、出力端子12を有し、
入力端子11にCPUのアドレスバス信号を入力しデー
タ交換のためのアドレス空間をアクセスしたことを検出
して出力端子12に検出信号を出力する。2はエンコー
ド回路であって、入力端子21、出力端子22を有し、
CPUボードの装着位置をエンコードし出力端子22に
出力する。3はデータセレクト回路であって、入力端子
31,32、出力端子33、i!択端子34を有し、選
択端子34の状態によって入力端子31あるいは32に
入力される信号を出力端子33に出力するものである。
FIG. 1 is a block diagram showing an embodiment of the address translator of the present invention. In FIG. 1, 1 is an address decoding circuit, which has an input terminal 11 and an output terminal 12,
A CPU address bus signal is input to an input terminal 11, and access to an address space for data exchange is detected, and a detection signal is output to an output terminal 12. 2 is an encoding circuit, which has an input terminal 21 and an output terminal 22;
The mounting position of the CPU board is encoded and output to the output terminal 22. 3 is a data selection circuit, which has input terminals 31, 32, an output terminal 33, and i! It has a selection terminal 34, and outputs the signal input to the input terminal 31 or 32 to the output terminal 33 depending on the state of the selection terminal 34.

ここで、20ビツトのアドレス空間を持つCPUを用い
、アドレス80000から8FFFFまでの64にバイ
トをデータ交換のためのアドレス空間とし、この64に
バイト単位でデータ交換用メモリをアクセスするシステ
ムを例にとって詳しく説明する。
Here, we will take as an example a system that uses a CPU with a 20-bit address space, sets 64 bytes from addresses 80000 to 8FFFF as address space for data exchange, and accesses memory for data exchange in 64 byte units. explain in detail.

アドレスデコード回路lの入力端子11にはCPUのア
ドレス信号のうち上位4ビツトを入力し、その値が°8
′の時出力端子12を“1゛にする。エンコード回路2
はCPUボードの装着位置をエンコードしその値を出力
端子22に出力する。例えば装着位置が“3゛であれば
3′を出力端子22に出力する。
The upper 4 bits of the CPU's address signal are input to the input terminal 11 of the address decoding circuit l, and the value is
’, the output terminal 12 is set to “1”. Encoding circuit 2
encodes the mounting position of the CPU board and outputs the value to the output terminal 22. For example, if the mounting position is "3", 3' is output to the output terminal 22.

データセレクト回路3はCPUのアドレス信号のうち上
位4ビツトを入力端子31に、エンコード回路2の出力
信号を入力端子32に入力し、選択端子34が°1°の
時入力端子32に入力される信号を出力し、選択端子3
4が“O゛の時入力端子31に入力される信号を出力す
る。
The data select circuit 3 inputs the upper 4 bits of the CPU's address signal to an input terminal 31 and the output signal of the encode circuit 2 to an input terminal 32, and when the selection terminal 34 is at 1 degree, the data is input to the input terminal 32. Output the signal and select terminal 3
4 outputs the signal input to the input terminal 31 when it is "O".

即ち、例えばスロット3に装着されたCPUボードがデ
ータ交換用メモリをアクセスした場合にはアドレス信号
3xxxxは3xxxxに変換され、スロットnに装着
されたCPUボードからデータ交換用メモリをアクセス
した場合にはアドレス信号8××××はnxxxxに変
換される。
That is, for example, when the CPU board installed in slot 3 accesses the data exchange memory, the address signal 3xxxx is converted to 3xxxx, and when the CPU board installed in slot n accesses the data exchange memory, the address signal 3xxxx is converted to 3xxxx. Address signal 8xxxx is converted to nxxxx.

(×は任意の4ビツト値)従って、装着したスロット位
置に対応した64にバイトが各CPUボードに割り与え
られ、かつ各々の領域は互いに干渉されない。
(x is an arbitrary 4-bit value) Therefore, 64 bytes are allocated to each CPU board corresponding to the installed slot position, and each area does not interfere with each other.

発明の効果 以上述べて来たように、本発明によれば、きわめて簡単
な回路構成でデータ交換のための空間を互いに他のCP
Uから干渉されないように取ることができ、実用的でき
わめて有用である。
Effects of the Invention As described above, according to the present invention, a space for data exchange can be shared between each other and other CPUs with an extremely simple circuit configuration.
It can be taken without interference from U, which is practical and extremely useful.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例におけるアドレス変換装置の
構成図、第2図は複数のCPUよりなるデータ交I^装
置の一構成図、第3図は従来のアドレス変換装置の一構
成図である。 1・・・・・・アドレスデコード回路、2・・・・・・
エンコード回路、3・・・・・・データセレクト回路、
4・・・・・・CPUボード、5・・・・・・データ交
換用メモリ、6・・・・・・システムバス、11・・・
・・・入力端子、12・・・・・・出力端子、21・・
・・・・入力端子、22・・・・・・出力端子、31゜
32・・・・・・入力端子、33・・・・・・出力端子
、34・・・・・・選択端子。 第 2 図 第 3 図
Fig. 1 is a block diagram of an address translation device according to an embodiment of the present invention, Fig. 2 is a block diagram of a data exchange device comprising a plurality of CPUs, and Fig. 3 is a block diagram of a conventional address translation device. It is. 1...Address decoding circuit, 2...
Encoding circuit, 3... Data selection circuit,
4... CPU board, 5... Memory for data exchange, 6... System bus, 11...
...Input terminal, 12...Output terminal, 21...
...Input terminal, 22...Output terminal, 31°32...Input terminal, 33...Output terminal, 34...Selection terminal. Figure 2 Figure 3

Claims (1)

【特許請求の範囲】[Claims] CPUのアドレス空間上にデータ交換のための空間を割
当てるシステムにおいて、CPUが実装されるCPUボ
ードの装着位置を検出するエンコード回路と、データ交
換のための空間をアクセスしたことを検出するアドレス
デコード回路と、CPUのアドレス信号の一部と前記C
PUボードの装着位置を検出するエンコード回路により
得られた装着位置を示す記号を入力信号とし、前記デー
タ交換のための空間をアクセスしたことを検出するアド
レスデコード回路の出力信号を選択信号として、出力信
号を切り替えるデータセレクト回路を具備し、データ変
換のためのアドレ空間をアクセスした場合にCPUのア
ドレス信号をCPUボードの装着位置を考慮して変換す
るアドレス変換装置。
In a system that allocates space for data exchange on the CPU address space, an encoding circuit detects the mounting position of the CPU board on which the CPU is mounted, and an address decoding circuit detects that the space for data exchange has been accessed. , a part of the CPU address signal and the C
A symbol indicating the mounting position obtained by an encoding circuit that detects the mounting position of the PU board is used as an input signal, and an output signal of an address decoding circuit that detects access to the space for data exchange is used as a selection signal, and output. An address conversion device that includes a data selection circuit that switches signals, and converts a CPU address signal in consideration of the mounting position of a CPU board when an address space for data conversion is accessed.
JP61242413A 1986-10-13 1986-10-13 Address converter Pending JPS6395558A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61242413A JPS6395558A (en) 1986-10-13 1986-10-13 Address converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61242413A JPS6395558A (en) 1986-10-13 1986-10-13 Address converter

Publications (1)

Publication Number Publication Date
JPS6395558A true JPS6395558A (en) 1988-04-26

Family

ID=17088757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61242413A Pending JPS6395558A (en) 1986-10-13 1986-10-13 Address converter

Country Status (1)

Country Link
JP (1) JPS6395558A (en)

Similar Documents

Publication Publication Date Title
US4954942A (en) Software debugging system for writing a logical address conversion data into a trace memory of an emulator
US4443864A (en) Memory system for microprocessor with multiplexed address/data bus
US4306298A (en) Memory system for microprocessor with multiplexed address/data bus
JPH039492B2 (en)
CA1262493A (en) Multi processor system
JP3209013B2 (en) System and method for protecting address space
EP0532690B1 (en) Method and apparatus for managing page zero memory accesses in a multi-processor system
JPS6395558A (en) Address converter
JP3266529B2 (en) Method and apparatus for forming translation information to translate storage area addresses into memory control signals
US5692161A (en) Method and apparatus for operating a microcomputer in an emulation mode to access an external peripheral
EP0391537A2 (en) Lock converting bus-to-bus interface system
JPS63223859A (en) Address converter
US5410662A (en) Programmable control of EMS page register addresses
JPH03276357A (en) I/o address conversion system
JPH02115957A (en) Relative address access system
JP2975638B2 (en) Semiconductor integrated circuit
JPS61147352A (en) Computer device
JPH0562786B2 (en)
RU2049348C1 (en) Device for access to common memory
JPH0121383Y2 (en)
JPH01243146A (en) System for accessing shared memory
JPH0298756A (en) Address converter for virtual storage
JPH0210456A (en) I/o address allocating method
JPH0431417B2 (en)
KR880002084A (en) Computer bus