JPS6393221A - 周波数論理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、それ自体が故障した時に出力が必ず一定の状
態に縮退する様ないわゆるフェイルセイフ論理方式に係
り、特に論理値を周波数値で表し論理演算を周波数次元
で行う「周波数論理素子」の改良に関する６ 〔従来の技術〕 フェイルセイフ論理素子とは、その素子自体の故障によ
り素子の出力が常に一定の状態に固定する特性を利用し
て、その素子を利用したステムの故障時の出力が必ず安
全側に定まる様に出来１通常時にはシステム機能に必要
な論理演算を行うことの出来る素子のことである。

故障時の出力値と通常の真理値ｒｌＪ　、ｒＯＪの状態
の組合わせ方によって、フェイルセイフ論理素子は２値
形と３値形に分類される。　　。

２値形とは真理値ｒｉＪ、ｒＱＪのどちらか１つと故障
時の出力が等しい、即ち出力が２種類だけのものを言う
。

３値形とは故障時にｒｌＪ、ｒＯＪとは全く異なる値を
出力するものである。

２値フエイルセイフ論理素子の代表は電磁リレ１−であ
る、電磁リレーは、過電流による接点溶着故障（オン故
障）を除けば、他の故障原因は全て接点がオフするもの
でありオン故障との発生率の比は一対１０００〜１万と
いわれる。この比率を現在の半導体素子で得ることは未
だ不可能である。

３値論理素子は故障状態が外部から判別できる点でリレ
ーの様な２値形素子より優れている。

３値論理素子は、特殊な例を除いて、おおむね半導体回
路の発振又は交番状態を利用している。

「周波数論理素子」は原理的には２値形でも３値形でも
可能であるが一般的には上記の様な利点から３値形にて
用いられる。

第２図〜第４図は周波数論理の考え方を簡単に説明する
為のものである。第２図の如く周波数論理方式では所定
の２つの周波数ｆＨ９ｆしを「１」、「０」に割当て、
故障が生じると交番が停止する様な信号を論理信号とし
て用いる。

周波数論理素子は、第３図、第４図に示した様な入出力
関係を持たなければならない。入力の組合わせを判定す
る方法の一つに、入力周波数を加算しその値を判別する
方式がある。第４図の真理値表には入力組合わせ毎の加
算値が示しである。

周波数論理素子はこの値を判別して出力周波数を決定す
るのである。

このような周波数論理方式の基本的な構成方法は、特許
出願公開昭５９−２８７２５号に詳細に述べられている
。ここで用いられた方式は周波数の加算、加算値の判別
、判別結果に基づく出力周波数信号の発生、論理素子自
体の故障検出を本文の初めに述べた意味におけるフェイ
ルセイフ性を保証しつつ実行できるものであり、周波数
信号の直接加算回路とリング演算回路を用いる。

この方式は従来の３値フエイルセイフ論理素子がアナロ
グ素子（トランジスタ、コンデンサなど）を用い、２電
源必要であったのに対し、汎用のディジタルＩＣプロセ
スで１電源で３値素子を実現させたもので、製造コスト
、集積度の点ですぐれている。

〔発明が解決しようとする問題点〕

しかし、この方式は一重系デイジタル回路では極めて実
現困難とされていた論理演算のフェイルセイフ性を可能
にしたものではあるが、同じ論理機能、例えばＡＮＤ、
ＮＡＮＤ、ＯＲ・・・等を実行する為に必要なトランジ
スタ数が、汎用的なＴＴＬ　（トランジスタ・トランジ
スタ・ロジック）ゲートに比較して相当大きい。勿論、
ディジタルＩＣプロセスを利用できる為、従来の電極リ
レーや他の３値論理素子より小さく作ることが出来るが
、あらゆるエレクトロニクス応用システムが機能をます
ます複雑化している状況に対応する為には更にトランジ
スタ数の削減又は効率的な回路の利用が望ましい。

また、特開昭５９−５．６４７号公報には、一般的な論
理回路を、ＮＯＴ、ＯＲおよびＡＮＤ回路の機能を達成
できるように作っておき、これを、外部の記憶部からの
設定により、論理機能を切換えること、並びに、同−論
理回路の時分割使用について述べられている。しかし、
この多機能論理回路は。

それ自体、個々の論理回路を多数個用意したと同等の複
雑さを持ち、しかも、入力は常に同一の入力でしかない
ため、機能および集積度において得策ではない。

本発明の目的は、周波数論理方式の上記の問題点の改善
を図り、より効率的な回路の利用によって実質的に集積
度を高めることである。

〔問題点を解決するための手段〕

本発明の主特徴とするところは、複数の異なる論理要素
の夫々に対応して設けられた複数組の入力端子と、上記
入力端子に与えられ、少なくとも２つの入力真理値の夫
々に対して異なる周波数をもつ交番信号と、各組毎の上
記入力交番信号に対し予定の周波数演算を行い、その演
算結果を表わす交番信号を各組毎に発生する手段と、各
組の演算結果の交番信号を時分割で周波数帯域判定を行
う共通の帯域判定手段と、この帯域判定結果に応じて、
各論理要素に夫々対応した出力真理値を表わす交番信号
を出力する手段とを設けたことである。

〔作用〕

このように構成することによって、１演算周期を時分割
で複数の論理要素に分け、その分だけ論理要素が増加し
たこととなり、効率的に回路を利用し、ＬＳＩにあって
は、大幅に集積度を向上することができる。

本発明の一実施態要によれば、リング演算回路のシフト
レジスタ長を従来方式（特許出願公開昭５９−２８７２
５号）より長くしてタイムスロット数を増加させ、その
タイムスロット群を複数の機能ブロックに分割し、ｖ＆
能ブロック毎に論理機能（周波数次元におけるＡＮＤ、
ＮＡＮＤ等）を設定出来る様にしたものである。このこ
とにより従来方式と比較して複数機能を実行する際の回
路の共用部分が生じ、ＬＳＩ（大規模集積回路）化した
場合には１つのチップで複数の論理機能が使用出来、更
にそれらの機能が任意に設定出来る為、通常のディジタ
ル回路設計で生じがちな余剰ゲートの如き無駄を省くと
いう利点が得られる。

〔実施例〕

まず、前述公開公報に述べられた技術について簡単に説
明する。第５図は回路のブロック図、第６図はタイムス
ロット構成と動作状況を説明する図である。

アドレス回路４０は周回的にアドレス信号４２を発生し
タイミング回路４４は、回路全体が第６図のｔ１〜ｔ８
のタイムスロットに時分割されて周期的に動作するに必
要なタイミング信号群を発生する。

論理信号として２つの周波数信号入力４，５を周波数加
算部７で加算し、この周波数１４と、メモリ５４からの
データによってｔ五〜ｔ４で時分割に発生する参照周波
数信号３２とを周波数比較回路３４で比較する。比較結
果が変化するタイムスロットの境界部で出力用データ５
８をラッチ回路６２でラッチしｔδにおいて周波数信号
に変換し論理出力６を得る。出力用データ５８のタイム
スロット毎の内容により出力が制御できる為、これを利
用して等測的に周波数次元における論理関係を端子４，
５と６の間に作り出すことが可能となる。

先述の如くこの回路では１つの論理機能を実行する為に
大きな回路規模を必要とする。

次に本発明の第１の実施例を第１図、第７図および第８
図を用いて説明する０本発明では１演算周期を第７図の
如く複数の機能ブロックと１つの故障検出タイムスロッ
ト（ｔ６）で構成する。

各ブロック毎の参照周波数発生、入力周波数加算、出力
発生の機能は第６図と同じであるがこれ等の機能を時間
的に直列に並べ、タイミング回路４４の制御によって実
行する。ここでは３つの機能ブロックを直列にした例を
示している。

参照周波数３２も３ブロツクからなり、これに対応する
入力周波数加算信号１４も又１時間的に３つに分かれる
。

信号１４は第１図の回路に示した如く各々２つずつの３
つの周波数信号の組（４０１，５０１）。

（４０２，５０２）、（４０３，５０３）の加算結果を
セレクタ回路２２１で直列化したものである。　この機
能ブロック配列に合わせて論理出力はｔＩＩ＋　ｔ、ｔ
ｓ　＋　ｔｔｅで発生し、夫々の出力端子６０１．６０
２，６０３から出力している。

各機能ブロックの論理機能が出力用メモリデータの内容
によって定まることは第６図と同様であり、一定として
ブロック１をＮＡＮＤ、２をＮ０Ｒ１３をＦＯＲとする
と本実施例の論理素子１３は等測的に第８図の如く３つ
の論理ゲートを収めたものとなる。

第７図の例ではブロック１において人力４０１と５０１
の加算周波数１４＝２ｆＨでｔｓにて出力ｆし、ブロッ
ク２では４０２と５０２の加算周波数１４＝ｆｕ＋ｆＬ
でｔｌｌにて出力ｆＬ、ブロック３では入力４０３と５
０３のｆｂ　、　ｆ＋、入力に対しｔｌｓにて出力ｆＬ
を得ている。

この実施例を第５図の従来例と比較すると、メモリ５４
．交番信号発生回路３０、周波数比較回路３４．入力加
算部７、論理出力部６４は機能ブロックの増加に比例し
て回路規模が大きくなるが、その他の部分はわずかな増
分で済み、結果的に周波数論理ゲートの数に比した回路
の規模は小さく出来る。

又、この回路をＬＳＩ化した場合には端子の増加は論理
信号の入出力用のみであり、機能数が増える程、電源な
どの他の端子の共用効果が大きくなる。ＬＳＩの場合、
回路規模の増加はあまり問題にならない為この効果は特
に有効であって、周波数論理素子を多数用いる場合の実
装密度を高めることができる。

次に本発明の第２の実施例について述べる。第９図に実
施例の回路図、第１０図に端子５８Ａ〜５８Ｅの出力デ
ータとその機能の関係表を示す。

なお、ここで第１０図の表中の「ｆＩ！」とは機能ブロ
ック中で信号３２が変化しなかった場合にｆＨでもｆｂ
　でもない異常な周波数ｆＥを出力して異常の発生が外
部に現われる様にする為のデータである。

本実施例の要点は各機能ブロック毎に論理機能を自在に
設定できる様にしたことである。

メモリ５４からの出力５８Ａ〜５８Ｅが第１０図の如く
機能ブロック内で同じデータパターンを反復する様にア
ドレス信号４２をメメモリ５４に与える。

入力端子５８１は機能ブロック１において、５８２は機
能ブロック２，５８３は機能ブロック３において夫々選
ばれ、入力データは論理出力データ用ラッチ回路６２に
与えられる。

今、仮に端子５８Ｃを入力端子５８１へ、５８Ｄを５８
２．５８Ｅを５８３へ夫々接続すると論理入力端子４０
１と５０１に関し出力端子６０１からＮＡＮＤ論理の出
力が得られ、他も同様６０２からはＮＯＲ，６０３から
はＥＯＲ出力が得られる。

又、５８Ａを５８１〜５８３の全てに接続すれば論理素
子１３は２人力ＡＮＤゲート３個として動作する。

一般的に多用されているＴＴＬ論理のゲート用ＩＣでは
同一のゲートを１チツプに複数個持っているが、回路設
計上、使用しない余剰ゲートが発生することが多い。

このことと比較すると本実施例の方式ではゲート単位に
その論理を設定することにより余剰ゲートの無駄を少な
くすることが出来る。しかもこの）竺能を得６９°必要
な回路規模の増力はｔ′１夕回路２２２のみのわずかな
ものである。

次に本発明の第３の実施例について説明する。

これは第２の実施例より更に機能の拡張を図ったもので
、１つの機能ブロック内の周波数比較結果３６の変化を
利用して、異なる論理機能を付加する方式である。第１
１図、１２図は実施例の回路図、第１３図はタイムスロ
ットの配列と論理出力の関係図、第１４図は機能的ブロ
ック図、第１５図は論理的な入出力関係の例を示す図で
ある。

第１１図において新たに付加したセレクタ回路２２３，
２２４と、ラッチ回路６２１により、同じ周波数比較結
果３６を用いて端子５８４〜５８６からの論理設定用デ
ータをラッチする。この実施例では５８１と５８４，５
８２と５８５，５８３と５８６が各々同じ機能ブロック
において同時にラッチされるデータの端子の組である。

ラッチされたデータは交番信号発生回路３０にて多重交
番信号３２となり、これを時間的に分離して第１２図の
如く論理出力６０１〜６０３１が得られる。

タイムスロットの配列上は第１３図の様にｔｇにおいて
６０１出力、ｔ、ａｉにおいて６０１１の如くラッチし
たデータを交番信号に変換する様、タイムスロットを３
つ付加している。

この方式の実現にあたり追加すべき回路規模はわずかで
あるが等測的には第１４図に示す如く、２人力が並列に
接続された論理ゲートが３組出来たことになる。しかも
各ゲート個別に論理機能を自在に設定する端子５８１〜
５８６を有している。

仮に５８Ａ　（ＡＮＤデータ）を５８１．５８Ｂ（ＯＲ
データ）を５８４．５８Ｃ（ＮＡＮＤＡＮＤ論理用８２
と５８６，５８Ｄ　（ＮＯＲデータ）を５８５，５８Ｅ
　（ＥＯＲデータ）を５８３に接続すればこの論理素子
１３の論理的入出力関係は第１５図に示したものとなる
。

デジタル回路設計においてこの様なパターンの接続はし
ばしば表れる為、本実施例の方法は有効である。

なお以上の各実施例を実現するに当り回路各部を制御す
る為に必要な信号の発生方法などは一般的なデジタル回
路設計技術の範ちゅうにあるから詳細な説明は省略した
。

又１機能ブロックの数と配列、タイムスロットの配列方
法などについての制限はない。

論理機能についてもここに例示したもののほか、ＥＮＯ
Ｒや多数決など任意のものをメモリに収めて使用するこ
とが出来る。

ここで１本発明の基本的考え方を判り易く図示した第１
６図のタイムチャートにより整理する。

この例は、ＡＮＤ、ＯＲおよびＮＯＨの３つの論理機能
を共通の周波数帯域判定部の時分割処理によって達成す
るものとする。各論理要素の入力は夫々２つとする。更
に１周波数帯域判定は、４つの周波数の異なる参照周波
数との周波数比較によるものとする。

まず、夫々の入力真理値（実在せず）は、ＡＮＤに対し
て１”と“Ｏ”、ＯＲに対して“１”と“１”、ＮＯＲ
に対して０”と“１”と仮定して示している。

従って、実際に入力され周波数（交番）信号は夫々ｆ１
１とｆ　ｘｚ、　　ｆ　２１とｆｚｚおよびｆａｘとｆ
ａｘの如くなる。

これらの交番信号をイクスクルーシブオアによって周波
数加算を行うとｆｉ”ｆａの如くなり、これらを同期化
して、ｆ＾、ｆＯおよびｆｓ　を得る。

ＡＮＤ論理用の演算周波数信号ｆ＾は、各演算周期のう
ちのＡＮＤ論理機能配列ＡＮＤ　１　。

Ａ　Ｎ　Ｄ　２　、　Ａ　Ｎ　Ｄ　３、−にて参照周波
数信号ｆｔ１〜ｆｒ番と周波数比較される。

更に、例えば、ＡＮＤ論理機能配列ＡＮＤＺ内のタイム
スロットを拡大して見ると、タイムスロットＴ１〜Ｔ４
にて各参照周波数との大小比較を行って周波数帯域判定
を行っており、タイムスロッ トＴ５で外部への出力処理を行う。

さて、具体的に述べると、ＡＮＤ２の論理機能の範囲で
は、演算（加算）後、同期化された周波数ｆ＾は“１”
であり、従って、周波数帯域判定を行うタイムスロット
Ｔ１〜Ｔ４の間で常に“１”である。

′一方、参照周波数ｆｒｓ＝ｆｒｉ　に着目すると、周
波数は、ｆ　ｒｘ＞ｆ　ｒｘ＞ｆ　ｒｓ＞ｆ　ｒ＜であ
り。

比較的高い周波数ｆｒｘとｆｒｚは、夫々タイムスロッ
トＴｚとＴ２において、やはり“１″である。ところが
、比較的周波数の低い参照周波数信号ｆｒｓとｆｒｉは
、夫々タイムスロットＴｓとＴ４において１１０”であ
るとする。

この結果、Ａ　Ｎ　Ｄ　２のみに着目すれば、タイムス
ロットＴ１と７２では、比較されるべき両周波数信号に
パルスが存在（１″″）し、両者互角であるが、タイム
スロットＴ８とＴ４では、参照周波数信号にパルスが無
く（“Ｏ”　）　、　　１　ツタケ演算周波数信号が優
っている。

このような演算周期が、高速で多数回繰返されると、比
較される画周波数の差が積算される。この結果、その積
算値が予定の正の数値を越えると、演算周波数ｆ＾が参
照周波数ｆ、より高く、逆に、積算値が予定の負の数値
を越えると、演算周波数ｆ＾は参照周波数ｆ、よりも低
いという周波数比較結果が得られる。

この周波数比較の結果が、例えば、ｆ　ｒｚ　＞ｆｘ、
ｆ　ｒｚ　）ｆ＾、ｆ＾＞ｆ　ｒａ、ｆ＾＞ｆ　ｒ４と
して得られたとすれば、タイムスロットＴ２とＴ３との
間で、比較結果が正から負へ切換る。この切換りのタイ
ミングで、周波数の帯域判定ｆ　ｒｚ　＞ｆ＾＞ｆ　ｒ
ａ が得られる。

ＡＮＤの周波数帯域判定においては、ｆｒｚ＞ｆ＾＞　
ｆ　ｒ　ｚでのみ出力真理値は“１″、その他は１１０
　ＰＩと設定してあり、この例の場合出力真理値は“０
”である、入力真理値が１１１７７と“０′″であるか
らＡＮＤの出力真理値はｔｇ　Ｏ７１となる。

同様にして、各演算同期内のＯＲ１，ＯＲ２゜ＯＲ３，
・・・やＮ０ＲＩ、Ｎ０Ｒ２，ＮＯＲ３，−・・におい
ても、周波数帯域判定結果に対する出方真理値が夫々異
なった設定となっているだけでその外は全く同様である
。

このようにして、時分割で単一の周波数帯域判定部を用
いることにより複数の論理機能を達成できる。

〔発明の効果〕

本発明によれば真理値を周波数次元に設定して論理演算
を行う論理方式の実質的な論理規模を、回路規模やチッ
プ数をあまり増加させずに大きくすることができる。

【図面の簡単な説明】

第１図は本発明による一実施例による周波数論理方式ブ
ロック図、第２図、第３図、第４図は周波数論理の基本
説明図、第５図は従来方式のブロック図、第６図はその
動作タイムチャート、第７図は本発明の上記の実施例の
動作タイムチャート、第８図はその論理機能図、第９図
は第２の実施例のブロック図、第１０図はそのメモリの
データ表、第１１図、第１２図は第３の実施例のブロッ
ク図、第１３図はそのタイムスロット構成図、Ｒ１４図
はその機能的ブロック図、第１５図はその論理機能図、
第１６図は本発明の一実施例における論理演算機能を簡
明に示すタイムチャートである。

Claims (1)

1. 【特許請求の範囲】 １、複数の異なる論理要素の夫々に対応して設けられた
   複数組の入力端子と、 上記入力端子に与えられ、少なくとも２つの入力真理値
   の夫々に対して異なる周波数をもつ交番信号と、 各組毎の上記入力交番信号に対し予定の周波数演算を行
   い、その演算結果を表わす交番信号を各組毎に発生する
   手段と、 各組の演算結果の交番信号を時分割で周波数帯域判定を
   行う共通の帯域判定手段と、 この帯域判定結果に応じて、各論理要素に夫々対応した
   出力真理値を表わす交番信号を出力する手段と、 を設けた周波数論理方式。 ２、上記帯域判定手段は、上記演算結果の交番信号を、
   異なる周波数の複数の参照周波数と時分割で周波数の高
   低を比較する手段と、この複数の比較結果が反転するタ
   イミングに応動して周波数帯域を判定する手段を備えた
   第１項記載の周波数論理方式。 ３、上記周波数の高低比較手段は、各演算周期内におい
   て各組の演算結果の交番信号と参照周波数の各パルスの
   有無関係で比較し、この演算周期の繰り返しにより周波
   数の高低の比較判定を行うように構成した第２項記載の
   周波数論理方式。 ４、複数の異なる論理要素の夫々に対応して設けられた
   複数組の入力端子と、 上記各入力端子に与えられ、少くとも２つの入力真理値
   の夫々に対して異なる周波数をもつ交番信号と、 各組毎の上記入力交番信号に対し予定の周波数演算を行
   い、その演算結果を表わす交番信号を各組毎に発生する
   手段と、 各組の演算結果の交番信号を時分割で周波数帯域判定を
   行う共通の帯域判定手段と、 この帯域判定結果に応じて、各論理要素に夫々対応した
   出力真理値を表わす交番信号を出力する手段と、 上記帯域判定結果に応じた出力真理値を設定変更し、各
   論理要素の論理機能を変更する手段と、を設けた周波数
   論理方式。