JPS639274Y2 - - Google Patents
Info
- Publication number
- JPS639274Y2 JPS639274Y2 JP1980003755U JP375580U JPS639274Y2 JP S639274 Y2 JPS639274 Y2 JP S639274Y2 JP 1980003755 U JP1980003755 U JP 1980003755U JP 375580 U JP375580 U JP 375580U JP S639274 Y2 JPS639274 Y2 JP S639274Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- monostable multivibrator
- electric motor
- speed control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000007493 shaping process Methods 0.000 claims description 8
- 230000000630 rising effect Effects 0.000 claims description 6
- 238000009499 grossing Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Control Of Electric Motors In General (AREA)
Description
【考案の詳細な説明】
本考案は電動機の速度制御装置の改良に関する
ものであつて、その目的とするところは、制御系
の信号出力のゲインが大きく、かつ、制御特性の
安定した速度制御装置を提供することにある。[Detailed description of the invention] The present invention relates to the improvement of a speed control device for an electric motor, and its purpose is to provide a speed control device that has a large gain in the signal output of the control system and has stable control characteristics. Our goal is to provide the following.
本考案の改良の対象となる従来の装置を第1図
および第2図について説明する。第1図におい
て、1は電動機、2は電動機1と結合された周波
数発電機で、電動機1の回転速度に対応する周波
数で、かつ、約半周期ごとに周期性を有する電圧
を発生する。3は周波数発電機2の出力を整形す
る波形整形回路で、その出力は単安定マルチバイ
ブレータ(MM)4を駆動する。5は基準発振器
で、電動機の基準速度に対応する周波数(基準周
波数)のパルス電圧を発生する。6は位相比較器
で、基準発振器5の出力と波形整形回路3の出力
とを位相比較して、その出力は加算器7において
前記MM4の出力と加算される。加算器7の出力
は平滑増巾回路8によつて平滑増巾されて電動機
1の速度制御回路9を制御する。10は電源であ
る。 A conventional device to be improved by the present invention will be explained with reference to FIGS. 1 and 2. In FIG. 1, 1 is an electric motor, and 2 is a frequency generator connected to the electric motor 1, which generates a voltage having a frequency corresponding to the rotational speed of the electric motor 1 and having periodicity approximately every half cycle. 3 is a waveform shaping circuit that shapes the output of the frequency generator 2, and its output drives a monostable multivibrator (MM) 4. A reference oscillator 5 generates a pulse voltage having a frequency (reference frequency) corresponding to the reference speed of the motor. A phase comparator 6 compares the phases of the output of the reference oscillator 5 and the output of the waveform shaping circuit 3, and its output is added to the output of the MM 4 in an adder 7. The output of the adder 7 is smoothed and amplified by a smoothing amplification circuit 8 to control a speed control circuit 9 of the electric motor 1. 10 is a power source.
第2図において、aは基準発振器5の出力電圧
の波形、bは波形整形回路3の出力電圧の波形、
cはaおよびbのパルス波形の立上りを位相比較
する位相比較器6の出力電圧の波形である。dは
bの立上りでトリガされて動作するMM4の出力
電圧の波形でその出力時間(H時間)TMはMM
4の外付けコンデンサおよび抵抗によつてbの周
期Tより短かくなるよう設定されている。eはc
とdとを加算した加算器7の出力波形である。 In FIG. 2, a is the waveform of the output voltage of the reference oscillator 5, b is the waveform of the output voltage of the waveform shaping circuit 3,
c is the waveform of the output voltage of the phase comparator 6 which compares the phases of the rising edges of the pulse waveforms a and b. d is the waveform of the output voltage of MM4 that is triggered by the rising edge of b, and its output time (H time) T M is MM
It is set to be shorter than the period T of b by the external capacitor and resistor 4. e is c
This is the output waveform of the adder 7 obtained by adding d and d.
ところで上記従来の装置においては制御系の信
号出力のゲインを大きくしようとすると加算器7
の出力のリツプルが大きくなつて増巾器が飽和す
る。このリツプルを小さくするために平滑増巾回
路8の時定数を大きくする制御動作に遅れを生
じ、制御特性が不安定になる。 By the way, in the above conventional device, when trying to increase the gain of the signal output of the control system, the adder 7
The ripple of the output becomes large and the amplifier saturates. In order to reduce this ripple, a delay occurs in the control operation to increase the time constant of the smoothing amplification circuit 8, making the control characteristics unstable.
本考案は上記の問題点を解決することを意図す
るものである。以下その実施例を第3図および第
4図について説明する。本考案の装置は第3図に
示すように第1図の従来の装置に、点線の枠で示
す部分を追加したことが特徴であつて、その他の
1ないし10は第1図と同じである。たゞし、第1
図の単安定マルチバイブレータ(MM)4は、第
3図の本考案の装置においては第3の単安定マル
チバイブレータ(第3MM)4となる。波形整形
回路3の出力は点線枠内の第1の単安定マルチバ
イブレータ(第1MM)11および第2の単安定
マルチバイブレータ(第2MM)12に駆動し、
第1MM11および第2MM12の出力は論理和回
路13に入力され、論理和回路13の出力は第
3MM4を駆動する。 The present invention is intended to solve the above problems. The embodiment will be described below with reference to FIGS. 3 and 4. As shown in FIG. 3, the device of the present invention is characterized by adding the part shown in the dotted line frame to the conventional device shown in FIG. 1, and the other parts 1 to 10 are the same as in FIG. . Yes, the first
The monostable multivibrator (MM) 4 shown in the figure becomes a third monostable multivibrator (3rd MM) 4 in the apparatus of the present invention shown in FIG. The output of the waveform shaping circuit 3 is driven to the first monostable multivibrator (1st MM) 11 and the second monostable multivibrator (2nd MM) 12 within the dotted line frame,
The outputs of the first MM11 and the second MM12 are input to the OR circuit 13, and the output of the OR circuit 13 is input to the OR circuit 13.
Drives 3MM4.
第4図において、aは基準発振器5の出力電圧
の波形で、第2図の従来のaの2倍の周波数を有
する。bは波形整形回路3の出力電圧の波形であ
る。cはbの立上りで動作する第1MM11の出
力波形、dはbの立下りで動作する第2MM12
の出力波形で、cとdとの出力時間は周波数発電
機2のパルス周波数の周期より短かく設定されて
いる。eは論理和回路13の出力で、cとdの論
理和のパルスの波形である。fはaの立上りとe
の立上りとを位相比較する位相比較器6の出力
で、第2図のcに比べて2倍の周波数となり、位
相同期化制御ループのゲインが2倍になることを
示している。gはeの立上りによつて動作する第
3MM4の出力波形である。hはfとgとを加算
した加算器7の出力波形である。 In FIG. 4, a is the waveform of the output voltage of the reference oscillator 5, and has twice the frequency of the conventional a in FIG. b is the waveform of the output voltage of the waveform shaping circuit 3. c is the output waveform of the first MM11 that operates on the rising edge of b, and d is the output waveform of the second MM12 that operates on the falling edge of b.
In the output waveform, the output times of c and d are set to be shorter than the period of the pulse frequency of the frequency generator 2. e is the output of the OR circuit 13, and is a pulse waveform of the OR of c and d. f is the rising edge of a and e
The output of the phase comparator 6, which compares the phase with the rising edge of , has a frequency twice that of c in FIG. 2, indicating that the gain of the phase synchronization control loop is twice as high. g is the first wave operated by the rise of e.
This is the output waveform of 3MM4. h is the output waveform of the adder 7 which is the sum of f and g.
以上のように本考案の制御信号hはリツプル周
波数が第2図の従来の制御信号eのリツプル周波
数の2倍となり、第1図の装置と同一のリツプル
を許容すれば平滑増巾回路8の時定数を小さくす
ることができるばかりでなく第3MM4による速
度制御ループのゲインを高くすることができ、前
述の位相同期化制御ループのゲインの増加と相ま
つて、制御系の特性を改善するすぐれた効果を有
する。 As described above, the ripple frequency of the control signal h of the present invention is twice that of the conventional control signal e shown in FIG. 2, and if the same ripple as that of the device shown in FIG. Not only can the time constant be made smaller, but also the gain of the speed control loop by the third MM4 can be increased, which, together with the increase in the gain of the phase synchronization control loop mentioned above, is an excellent method for improving the characteristics of the control system. have an effect.
第1図:従来の速度制御装置の構成を示すブロ
ツク図、第2図:第1図の装置の動作説明図、第
3図:本考案の速度制御装置の構成を示すブロツ
ク図、第4図:第3図の装置の動作説明図
記号、1……電動機、2……周波数発電機、3
……波形整形回路、4……第3の単安定マルチバ
イブレータ、5……基準発振器、6……位相比較
器、7……加算器、8……平滑増巾回路、9……
速度制御回路、10……電源、11……第1の単
安定マルチバイブレータ、12……第2の単安定
マルチバイブレータ、13……論理和回路。
Figure 1: A block diagram showing the configuration of a conventional speed control device, Figure 2: An explanatory diagram of the operation of the device in Figure 1, Figure 3: A block diagram showing the configuration of the speed control device of the present invention, and Figure 4. : Operation explanatory diagram of the device in Figure 3 Symbol, 1...Electric motor, 2...Frequency generator, 3
... Waveform shaping circuit, 4 ... Third monostable multivibrator, 5 ... Reference oscillator, 6 ... Phase comparator, 7 ... Adder, 8 ... Smoothing amplification circuit, 9 ...
Speed control circuit, 10...Power supply, 11...First monostable multivibrator, 12...Second monostable multivibrator, 13...Order circuit.
Claims (1)
る周波数で、かつ、約半周期ごとに周期性を有す
る電圧を発生する周波数発電機と、該周波数発電
機の出力を整形する波形整形回路と、該波形整形
回路の出力の立上りで動作する第1の単安定マル
チバイブレータと、同じくその立下りで動作する
第2の単安定マルチバイブレータと、前記第1お
よび第2の単安定マルチバイブレータの出力の論
理和回路と、該論理和回路の出力によつて動作す
る第3の単安定マルチバイブレータと、所定の周
波数のパルス電圧を発生する基準発振器と、該基
準発振器の出力と前記論理和回路の出力との位相
を比較する位相比較器と、該位相比較器の出力と
前記第3の単安定マルチバイブレータの出力とを
加算する加算器とを有し、該加算器の出力を平滑
増巾した信号によつて速度制御回路を制御するこ
とを特徴とする電動機の速度制御装置。 a frequency generator that is coupled to an electric motor and generates a voltage that has periodicity at a frequency corresponding to the rotational speed of the electric motor and has periodicity approximately every half period; a waveform shaping circuit that shapes the output of the frequency generator; A first monostable multivibrator that operates on the rising edge of the output of the waveform shaping circuit, a second monostable multivibrator that also operates on the falling edge of the output, and the outputs of the first and second monostable multivibrators. an OR circuit, a third monostable multivibrator operated by the output of the OR circuit, a reference oscillator that generates a pulse voltage of a predetermined frequency, an output of the reference oscillator, and an output of the OR circuit. and an adder that adds the output of the phase comparator and the output of the third monostable multivibrator, and a signal obtained by smoothing and amplifying the output of the adder. A speed control device for an electric motor, characterized in that the speed control circuit is controlled by a speed control circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1980003755U JPS639274Y2 (en) | 1980-01-17 | 1980-01-17 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1980003755U JPS639274Y2 (en) | 1980-01-17 | 1980-01-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56106093U JPS56106093U (en) | 1981-08-18 |
JPS639274Y2 true JPS639274Y2 (en) | 1988-03-18 |
Family
ID=29600490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1980003755U Expired JPS639274Y2 (en) | 1980-01-17 | 1980-01-17 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS639274Y2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4997212A (en) * | 1973-01-24 | 1974-09-13 |
-
1980
- 1980-01-17 JP JP1980003755U patent/JPS639274Y2/ja not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4997212A (en) * | 1973-01-24 | 1974-09-13 |
Also Published As
Publication number | Publication date |
---|---|
JPS56106093U (en) | 1981-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58103875A (en) | Controlling method for output voltage of pulse width modulation inverter | |
JPS639274Y2 (en) | ||
JP2607488B2 (en) | Inverter control device | |
JPS58182495A (en) | Inverter unit for driving motor | |
JPH025676Y2 (en) | ||
JPS6059799U (en) | Motor speed control circuit | |
SU1654963A1 (en) | Frequency-controlled electric drive | |
JPH0811067Y2 (en) | Inverter control circuit | |
JPH025675Y2 (en) | ||
JPS5923298U (en) | Chiyotsupa power control circuit | |
JPS58121184U (en) | Synchronous signal generation circuit | |
JPS56101389A (en) | Speed control device for motor | |
JPS5947294U (en) | Current control circuit for commutatorless motor | |
JPS59195993U (en) | Current source inverter device | |
JPS60181195U (en) | Digital servo control circuit | |
JPS58120969U (en) | level detection device | |
JPS59109298U (en) | Electrical equipment drive circuit | |
JPS60186900U (en) | elevator control device | |
JPS602391U (en) | Inverter pulse width modulation signal generation circuit | |
JPH02136483U (en) | ||
JPH0443027U (en) | ||
JPS5925995U (en) | Inverter control device | |
JPS60156895U (en) | Motor speed control device | |
JPH0564550B2 (en) | ||
JPS6089799U (en) | Pulse width modulation inverter |