JPS6390270A - Recording system - Google Patents

Recording system

Info

Publication number
JPS6390270A
JPS6390270A JP23639886A JP23639886A JPS6390270A JP S6390270 A JPS6390270 A JP S6390270A JP 23639886 A JP23639886 A JP 23639886A JP 23639886 A JP23639886 A JP 23639886A JP S6390270 A JPS6390270 A JP S6390270A
Authority
JP
Japan
Prior art keywords
data
recording
memory buffer
line memory
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23639886A
Other languages
Japanese (ja)
Inventor
Masahito Otani
雅人 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP23639886A priority Critical patent/JPS6390270A/en
Publication of JPS6390270A publication Critical patent/JPS6390270A/en
Pending legal-status Critical Current

Links

Landscapes

  • Storing Facsimile Image Data (AREA)

Abstract

PURPOSE:To successively execute a recording without an interruption, to shorten a processing time, to improve a recording quality and to reduce a recording noise by controlling the recording time of a recording part based on the number of residual data of a memory and storing the data constantly in the memory. CONSTITUTION:A system control part 22, when the number of the residual data D0 of a line memory buffer 14 is large, operates a delay time td short and operates the delay time td long when the number of the residual data D0 is small and outputs a control signal corresponding to the delay time td to a mechanism control part 21. The mechanism control part 21, based on the control signal from the system control part 22, output a driving pulse to the recording paper feeding pulse motor of a plotter 19 or a pulse voltage to a recording electrode. Accordingly, the reducing speed of the data outputted according to a DMA in the plotter 19 of the line memory buffer 14 can be controlled based on the number of the residual data D0 in the line memory buffer 14 and a state in which the data is constantly present in the line memory buffer 14 can be maintained.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は記録方式に関し、特に、ダイレクト・メモリ・
アクセスによりデータ転送して記録する記録方式に関す
る。
[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to a recording method, and in particular, to a direct memory
It relates to a recording method that transfers and records data upon access.

(従来の技術) ファクシミリ装置やレーザプリンタ等の記録方式におい
ては、処理時間を短縮するために、データをダイレクト
・メモリ・アクセス(以下、DMAと略す)によりメモ
リから記録部へ転送して記録を行っている。
(Prior Art) In recording systems such as facsimile machines and laser printers, in order to shorten processing time, data is transferred from the memory to the recording unit using direct memory access (hereinafter abbreviated as DMA) and recorded. Is going.

例えば、ファクシミリ装置においては、第3図(a)に
示すように、外部回線を介して入力されたデータをデー
タ圧縮/再生部(データ処理部)1によりブロック(記
録部)2で処理可能なデータに再生(処理)して、−旦
ラインメモリバッファ3に記憶し、ラインメモリバッフ
ァ3の記憶界ff1(通常256バイ)X64)−杯に
データが記憶されると、第3図(b)に示すように、デ
ータ圧縮/再生部1の処理をストップしてラインメモリ
バッファ3からプロッタ2ヘデータをDMAにより直接
転送する。ラインメモリバッファ3からプロッタ2ヘデ
ータが転送され、第3図(C)に示すように、ラインメ
モリバッファ3内の空きが54ライン分に達すると、再
びデータ圧縮/再生部1の処理を再開して処理データを
ラインメモリバッファ3に送る。したがって、CP U
 (central proc−essing uni
t)のレジスタを介してデータ転送するプログラム転送
に比べて処理時間を短縮することができる。
For example, in a facsimile machine, as shown in FIG. 3(a), data input via an external line can be processed by a data compression/reproduction unit (data processing unit) 1 in a block (recording unit) 2. When the data is reproduced (processed) and stored in the line memory buffer 3, the data is stored in the memory field ff1 (usually 256 bytes) x 64) of the line memory buffer 3, as shown in FIG. 3(b). As shown in FIG. 3, the processing of the data compression/reproduction unit 1 is stopped and data is directly transferred from the line memory buffer 3 to the plotter 2 by DMA. Data is transferred from the line memory buffer 3 to the plotter 2, and when the free space in the line memory buffer 3 reaches 54 lines as shown in FIG. 3(C), the processing of the data compression/reproduction unit 1 is restarted. and sends the processed data to the line memory buffer 3. Therefore, CPU
(central proc-essing uni
The processing time can be shortened compared to program transfer in which data is transferred via registers in step t).

しかしながら、このような従来の記録方式にあっては、
通常、記録部における記録時間が固定で、DMA転送時
間がデータ処理部におけるデータ処理時間よりも速いた
め、メモリ内のデータが記録途中で空になり、記録が中
断されていた。その結果、メモリにデータが満杯になる
までDMA転送がストップし、記録処理時間が長くなる
とともに、記録部が間欠駆動されることとなり、記録ム
ラが発生したり、スタート音が発生するという問題点が
あった。
However, in such conventional recording methods,
Usually, the recording time in the recording unit is fixed and the DMA transfer time is faster than the data processing time in the data processing unit, so the data in the memory becomes empty during recording, and recording is interrupted. As a result, DMA transfer stops until the memory is full of data, lengthening the recording processing time, and causing the recording unit to be driven intermittently, causing problems such as uneven recording and start sounds. was there.

(発明の目的) そこで、本発明は、メモリの残データ数に基づいて記録
部の記録時間を制御することにより、メモリに常にデー
タが記憶されているようにして、記録を中断することな
く、連続して行わせ、処理時間の短縮、記録品質の向上
、記録騒音の低減を行うことを目的としている。
(Object of the Invention) Therefore, the present invention controls the recording time of the recording section based on the number of remaining data in the memory, so that data is always stored in the memory, without interrupting recording. The purpose is to perform continuous recording to shorten processing time, improve recording quality, and reduce recording noise.

(発明の構成) 本発明は、上記目的を達成するため、データ処理部にお
いて画像データを記録部で処理可能なデータに処理して
メモリに一旦記tαした後、ダイレクト・メモリ・アク
セスにより記録部へ転送して記録する記録方式において
、前記メモリの残データ数に基づいて前記記録部の記録
時間を制御することを特徴とするものである。
(Structure of the Invention) In order to achieve the above-mentioned object, the present invention processes image data into data that can be processed by a recording unit in a data processing unit and once writes it in a memory tα, and then transfers the image data to the recording unit by direct memory access. The recording method is characterized in that the recording time of the recording section is controlled based on the number of remaining data in the memory.

以下、本発明の実施例に基づいて具体的に説明する。Hereinafter, the present invention will be specifically explained based on examples.

第1.2図は本発明の一実施例を示す図であり、ファク
シミリ装置に適用したものである。
FIG. 1.2 is a diagram showing an embodiment of the present invention, which is applied to a facsimile machine.

第1図はファクシミリ装置を示すブロック図である。フ
ァクシミリ装置11は、送信時、原稿12をスキャナ1
3で走査して画像データを読み取り、電気信号に変換し
てラインメモリバッファ (メモリ) 14に記憶する
。ラインメモリバッファ14に一旦記憶された画像デー
タはデータ圧縮/再生装置(データ処理部)15にて原
データを失うことなくデータ量を削減(データ圧縮)さ
れた後、伝送制御部16を介してモデム17に送られて
変調される。
FIG. 1 is a block diagram showing a facsimile machine. When transmitting, the facsimile device 11 scans the document 12 into the scanner 1.
3 to read the image data, convert it into an electrical signal, and store it in the line memory buffer (memory) 14. The image data once stored in the line memory buffer 14 is reduced in data amount (data compression) without losing the original data in a data compression/reproduction device (data processing section) 15, and then transferred via a transmission control section 16. It is sent to modem 17 and modulated.

モデム17で変調された画像データは網制御装置18を
介して回線に送出される。一方、受信時、回線から入力
された変調信号(画像データ)は網制御装置18を介し
てモデム17に導かれ、復調された後、伝送制御部16
を介してデータ圧縮/再生装置15に送られる。データ
圧縮/再生装置15で原データに再生され、ラインメモ
リバッファ14に蓄えられる。
The image data modulated by the modem 17 is sent to the line via the network control device 18. On the other hand, during reception, the modulated signal (image data) input from the line is guided to the modem 17 via the network control device 18, demodulated, and then transmitted to the transmission control section 16.
The data is sent to the data compression/reproduction device 15 via. The original data is reproduced by the data compression/reproduction device 15 and stored in the line memory buffer 14.

ラインメモリバッファ14に蓄えられた画像データはブ
ロック(記録部)19に送られ、記録紙20に記録され
る。プロッタ19は機構制御部21により制御され、ブ
ロック19は、記録紙送給用のパルスモータと、記録電
極と、を備えており、静電記録方式により記録紙20に
画像データを記録する。機構制御部21は、システム制
御部22の指示に従って、プロッタ19の駆動を制御す
るとともに、スキャナ13の駆動を制御している。シス
テム制御部22はCPTJ (central pro
cessing unit)を備えており、オペレータ
ーとのインターフェイス部である操作部23やラインメ
モリバッファ14、データ圧縮/再生装置15、伝送制
御部16および前記機構制御部2Iを制御して、ファク
シミリ装置としてのシーケンスを実行する。網制御装置
18は自動発信型網制御装置であり、いわゆるAA−N
CUと称されているものである。
The image data stored in the line memory buffer 14 is sent to a block (recording section) 19 and recorded on a recording paper 20. The plotter 19 is controlled by a mechanism control section 21, and the block 19 includes a pulse motor for feeding recording paper and a recording electrode, and records image data on the recording paper 20 using an electrostatic recording method. The mechanism control section 21 controls the drive of the plotter 19 and the scanner 13 according to instructions from the system control section 22 . The system control unit 22 is a CPTJ (central pro
It is equipped with a facsimile machine (processing unit) and controls the operation unit 23, which is an interface unit with the operator, the line memory buffer 14, the data compression/reproduction device 15, the transmission control unit 16, and the mechanism control unit 2I, and operates as a facsimile machine. Run the sequence. The network control device 18 is an automatic transmission type network control device, and is a so-called AA-N network control device.
This is called CU.

前記システム制御部22はDMA (Direct M
emory Access)制御素子を有しており、ラ
インメモリバッファ14とスキャナ13およびラインメ
モリバッファ14とプロッタ19との間のデータ転送は
ダイレクト・メモリ・アクセスにより直接行われる。ラ
インメモリバッファ14は256バイト×64のメモリ
空間を有しており、データ圧縮/再生装置15は1ライ
ンごとのビット・マツプ・データ(最大256バイト)
を処理するごとにラインメモリバッファ14に送る。デ
ータ圧縮/再生装置15の処理の開始と停止はシステム
制御部22により制御される。
The system control unit 22 uses DMA (Direct M
Data transfer between the line memory buffer 14 and the scanner 13 and between the line memory buffer 14 and the plotter 19 is directly performed by direct memory access. The line memory buffer 14 has a memory space of 256 bytes x 64, and the data compression/reproduction device 15 stores bit map data (maximum 256 bytes) for each line.
is sent to the line memory buffer 14 each time it is processed. The start and stop of processing by the data compression/reproduction device 15 is controlled by the system control unit 22.

次に、作用を第2図に示すフローチャートに基づいて説
明する。
Next, the operation will be explained based on the flowchart shown in FIG.

受信時、外部回線から網制御装置18を通して送られて
くる変調データ(画像データ)はモデム17に導かれ、
モデムI7で復調された後、データ圧縮/再生装置15
に送られる。データ圧縮/再生装置l5は送られてきた
変調データ(ビット・マツプ・データ)を1ラインずつ
原データ(プロッタ19で処理可能なデータ)に再生し
、ラインメモリバッファ14に送る(ステップS、)。
At the time of reception, modulated data (image data) sent from an external line through the network control device 18 is guided to the modem 17,
After being demodulated by modem I7, data compression/reproduction device 15
sent to. The data compression/reproduction device 15 reproduces the sent modulation data (bit map data) line by line into original data (data that can be processed by the plotter 19) and sends it to the line memory buffer 14 (step S). .

ラインメモリバッファ14はデータ圧縮/再生装置11
5から送られてきたデータを順次蓄え、64ライン分全
てが蓄えられるとくステップS2)、データ圧縮/再生
装置15の処理が停止されるとともに、システム制御部
22のDMA制御素子にDMA要求信号を出力する(ス
テップS3)。このDMA要求信号に基づいて、DMA
IIW素子はシステム制御部22のCPUと信号を交換
してCPUの実行を停止させ、パスラインを制御してラ
インメモリバッファ14からブロック19へのDMAに
よるデータの直接転送を開始する(ステップS3)、こ
のデータ転送は1ラインづつ行われ、プロッタ19は送
られてきたデータを1ライン毎に記録する(ステップS
4)。
Line memory buffer 14 is data compression/reproduction device 11
5, and when all 64 lines have been stored, in step S2), the processing of the data compression/reproduction device 15 is stopped, and a DMA request signal is sent to the DMA control element of the system control section 22. Output (step S3). Based on this DMA request signal, the DMA
The IIW element exchanges signals with the CPU of the system control unit 22 to stop the execution of the CPU, controls the pass line, and starts direct data transfer by DMA from the line memory buffer 14 to the block 19 (step S3). , this data transfer is performed line by line, and the plotter 19 records the sent data line by line (step S
4).

ところが、1ライン分のデータがラインメモリバッファ
14がらDMAによりプロッタ19に送られプロッタ1
9で記録される時間(以下、データ転送時間という)は
データ圧縮/再生装置15でデータが処理されラインメ
モリバッファ14に凹き込まれる時間に比べて早い。し
たがって、従来のように、ラインメモリバッファ14の
空きライン数が54ラインになったときに、データ圧縮
/再生装置15の処理を再開したのでは、ラインメモリ
バッファ14に蓄えられているデータが早(無くなって
しまう。
However, data for one line is sent from the line memory buffer 14 to the plotter 19 by DMA.
9 (hereinafter referred to as data transfer time) is faster than the time required for the data to be processed by the data compression/reproduction device 15 and stored in the line memory buffer 14. Therefore, if the processing of the data compression/reproduction device 15 is restarted when the number of empty lines in the line memory buffer 14 reaches 54, as in the conventional method, the data stored in the line memory buffer 14 will be quickly erased. (It will be gone.

そこで、本実施例ではラインメモリバッファ14に1ラ
イン分の空きができたとき(ステップSS)、すなわち
、残データ数が63ラインになったとき、データ圧縮/
再生装置15の処理を開始する(ステップ56)。さら
に、システム制御部22はラインメモリバッファ14の
残データ数に基づいてプロッタ19での記録遅延時間を
演算し、機構制御部21に制御信号を出力して記録時間
を制御する(ステップS?)。すなわち、システム制御
部22はラインメモリバッファ14の残データ数D0を
検出し、残データ数00が63以下になると、次式によ
り遅延時間t4を演算する。
Therefore, in this embodiment, when the line memory buffer 14 becomes free for one line (step SS), that is, when the number of remaining data reaches 63 lines, data compression/
The processing of the playback device 15 is started (step 56). Furthermore, the system control unit 22 calculates the recording delay time in the plotter 19 based on the number of remaining data in the line memory buffer 14, and outputs a control signal to the mechanism control unit 21 to control the recording time (step S?). . That is, the system control unit 22 detects the remaining data number D0 in the line memory buffer 14, and when the remaining data number 00 becomes 63 or less, calculates the delay time t4 using the following equation.

tt+ = (63−Do ) x to  ・・・・
・・(1)ここで、to :データ転送時間 システム制御部22はこの遅延時間t4に基づいて機構
制御部21に制御信号を出力し、機構制御部21はこの
制御信号に基づいてプロッタ19の記録時間を制御する
。すなわち、システム制御部22はラインメモリバッフ
ァ14の残データ数D0が多いときには遅延時間t4を
短く、残データ数D0が少ないときには遅延時間t4を
長く演算し、この遅延時間t、に対応した制御信号を機
構制御部21に出力する。機構制御部21はシステム制
御部22からの制御信号に基づいて、プロッタ19の記
録紙送給用のパルスモータへの駆動パルスや記録電極へ
のパルス電圧の出力を行う。したがって、ラインメモリ
バッファ14のプロフタ19でDMAにより出ていくデ
ータの減少速度をラインメモリバッファ14内の残デー
タ数D0に基づいて制御することができ、常にラインメ
モリバッファ14内にデータが存在する状態を維持する
ことができる。その結果、プロッタ19での記録を中断
させることなく連続して記録させることができ、記録処
理時間を短縮することができるとともに、記録品質を向
上させ、また、記録騒音を低減させることができる。ま
た、遅延時間t4は(1)式からも明らかなように、ラ
インメモリバッファ14の残データ数が少なくなるに従
って長く演算される。したがって、ラインメモリバッフ
ァ14の残データ数が多いときには記録時間は早められ
、ラインメモリバッファ14の残データ数が少なくなる
に従って記録時間は遅くなる。
tt+ = (63-Do) x to...
(1) Here, to: data transfer time The system control unit 22 outputs a control signal to the mechanism control unit 21 based on this delay time t4, and the mechanism control unit 21 controls the plotter 19 based on this control signal. Control recording time. That is, the system control unit 22 calculates a short delay time t4 when the remaining data number D0 of the line memory buffer 14 is large, and a long delay time t4 when the remaining data number D0 is small, and outputs a control signal corresponding to this delay time t. is output to the mechanism control section 21. The mechanism control section 21 outputs drive pulses to the pulse motor for feeding the recording paper of the plotter 19 and pulse voltage to the recording electrodes based on control signals from the system control section 22 . Therefore, the decreasing speed of data output by DMA can be controlled by the profiler 19 of the line memory buffer 14 based on the number D0 of remaining data in the line memory buffer 14, and data always exists in the line memory buffer 14. condition can be maintained. As a result, the plotter 19 can perform continuous recording without interruption, shorten the recording processing time, improve recording quality, and reduce recording noise. Further, as is clear from equation (1), the delay time t4 is calculated to be longer as the number of remaining data in the line memory buffer 14 decreases. Therefore, when the number of remaining data in the line memory buffer 14 is large, the recording time is accelerated, and as the number of remaining data in the line memory buffer 14 is decreased, the recording time is delayed.

その結果、記録時間(処理時間)をより一層短縮するこ
とができる。
As a result, the recording time (processing time) can be further shortened.

しかしながら、機器によってはデータ処理部の処理能力
と記録部の処理能力との相互関係で、記録部での処理時
間を遅延させてもラインメモリバッファ14内のデータ
が空になることがある。そこで、本実施例においても、
ステップSl+において、ラインメモリバッファ14の
残データD0がO(零)か否か判別し、残データ数D0
が0のときには、ステップS、で、DMA転送を停止す
る。
However, depending on the device, the data in the line memory buffer 14 may become empty even if the processing time in the recording section is delayed due to the interrelationship between the processing capacity of the data processing section and the processing capacity of the recording section. Therefore, in this example as well,
In step Sl+, it is determined whether the remaining data D0 of the line memory buffer 14 is O (zero), and the remaining data number D0 is determined.
When is 0, the DMA transfer is stopped in step S.

次いで、ステップS、。で、全てのデータ処理が終了し
たか否かを判別し、全てのデータ処理が終了した場合に
は、ステップS、で、初期設定して本フローを終了する
。ステップS11で、残データ数D0がOでない場合に
は上述のように!11式で演算した当該残データ数D0
に対応する遅延時間t6を設定して制御信号を機構制御
部21に出力する。
Next, step S. In step S, it is determined whether all data processing has been completed, and if all data processing has been completed, initial settings are made in step S, and this flow is ended. In step S11, if the remaining data number D0 is not O, as described above! The number of remaining data D0 calculated using formula 11
A delay time t6 corresponding to this is set and a control signal is output to the mechanism control section 21.

ステップSl+1で、データ処理が終了していないとき
には、ステップSI3で残データ数D0が0のときの遅
延時間t4に対応する制御信号を機構制御部21に出力
する。したがって、残データ数D0が一旦0となった次
の記録処理は最大限に遅延された処理時間により処理が
再開されることとなる。
If the data processing is not completed in step SI+1, a control signal corresponding to the delay time t4 when the remaining data number D0 is 0 is output to the mechanism control unit 21 in step SI3. Therefore, once the remaining data number D0 becomes 0, the next recording process will be restarted with the maximum delayed processing time.

なお、上記実施例ではファクシミリ装置に適用した場合
について述べたが、これに限るものではなく、レーザプ
リンタ等DMA転送方式によりメモリからデータを転送
して記録する装置一般に適用することができる。
In the above embodiments, the case where the present invention is applied to a facsimile machine has been described, but the present invention is not limited to this, and can be applied to general apparatuses that transfer and record data from a memory using a DMA transfer method, such as a laser printer.

(効果) 本発明によれば、記録部にDMA転送されるデータが常
にメモリに記憶された状態とすることができ、記録部に
おいて中断することなく、連続して記録させることがで
きる。その結果、処理時間を短縮することができるとと
もに、記録品質を向上させ、さらに、記録騒音を低減さ
せることができる。
(Effects) According to the present invention, the data transferred to the recording section by DMA can always be stored in the memory, and can be continuously recorded in the recording section without interruption. As a result, processing time can be shortened, recording quality can be improved, and recording noise can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1.2図は本発明の記録方式の一実施例を示す図であ
り、第1図はその記録方式を適用したファクシミリ装置
のブロック図、第2図はそのデータ処理を示すフローチ
ャートである。 第3図は従来の記録方式のブロック図であり、第3図(
a)(b)(c)はデータ処理の各法れを順次示したブ
ロック図である。 11・・・・・・ファクシミリ装置、 14・・・・・・ラインメモリバッファ、15・・・・
・・データ圧縮/再生装置(データ処理部)、19・・
・・・・プロフタ(記録部)、21・・・・・・機構制
御部。
1.2 are diagrams showing one embodiment of the recording method of the present invention, FIG. 1 is a block diagram of a facsimile machine to which the recording method is applied, and FIG. 2 is a flowchart showing the data processing. Figure 3 is a block diagram of the conventional recording system, and Figure 3 (
Figures a), (b), and (c) are block diagrams sequentially showing each deviation of data processing. 11...Facsimile machine, 14...Line memory buffer, 15...
...Data compression/reproduction device (data processing section), 19...
. . . Profiler (recording section), 21 . . . Mechanism control section.

Claims (1)

【特許請求の範囲】[Claims] データ処理部において画像データを記録部で処理可能な
データに処理してメモリに一旦記憶した後、ダイレクト
・メモリ・アクセスにより記録部へ転送して記録する記
録方式において、前記メモリの残データ数に基づいて前
記記録部の記録時間を制御することを特徴とする記録方
式。
In a recording method in which a data processing section processes image data into data that can be processed by a recording section and temporarily stores it in a memory, the data is transferred to the recording section by direct memory access and recorded. A recording method characterized in that the recording time of the recording section is controlled based on the recording time.
JP23639886A 1986-10-03 1986-10-03 Recording system Pending JPS6390270A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23639886A JPS6390270A (en) 1986-10-03 1986-10-03 Recording system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23639886A JPS6390270A (en) 1986-10-03 1986-10-03 Recording system

Publications (1)

Publication Number Publication Date
JPS6390270A true JPS6390270A (en) 1988-04-21

Family

ID=17000169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23639886A Pending JPS6390270A (en) 1986-10-03 1986-10-03 Recording system

Country Status (1)

Country Link
JP (1) JPS6390270A (en)

Similar Documents

Publication Publication Date Title
JPS6390270A (en) Recording system
JPH1084447A (en) Multi-function parallel processing type electronic unit
JPS63299672A (en) Facsimile equipment
KR100334096B1 (en) DMA Double Buffering Apparatus and Method in Laser Printer
JP2906425B2 (en) Mode switching method for digital copier
EP0391276B1 (en) Printer capable of printing at regular time intervals
JPS6143071A (en) Sub scanning system of facsimile
JP2728178B2 (en) Facsimile machine
JP2717282B2 (en) Document reading device control method
JPH08205589A (en) Drive controller for stepping motor
JPS63171066A (en) Picture signal processor
JPH01297978A (en) Facsimile transmitter
JPH0576827B2 (en)
JP2756250B2 (en) Recording device
JP2789340B2 (en) Image information recording method
JPS6059994A (en) Control system for step motor
JP2545795B2 (en) Image recording control device
JP3890581B2 (en) COMMUNICATION DEVICE, COMMUNICATION SYSTEM, AND STORAGE MEDIUM
JPH09277624A (en) Image forming apparatus
JP2002230537A (en) Image processor
JPH0736602B2 (en) Image information reader
JPS6313628B2 (en)
JPH0258964A (en) Reader
JPS595775A (en) Data recording method of facsimile equipment
JPH0659878A (en) Information processing unit