JPS6386444A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS6386444A
JPS6386444A JP23202486A JP23202486A JPS6386444A JP S6386444 A JPS6386444 A JP S6386444A JP 23202486 A JP23202486 A JP 23202486A JP 23202486 A JP23202486 A JP 23202486A JP S6386444 A JPS6386444 A JP S6386444A
Authority
JP
Japan
Prior art keywords
chip
bump
lead pattern
bonding
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23202486A
Other languages
Japanese (ja)
Inventor
Masanobu Iwasaki
岩崎 正修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP23202486A priority Critical patent/JPS6386444A/en
Publication of JPS6386444A publication Critical patent/JPS6386444A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To double the mounting density compared with the conventional one by a method wherein the first lead pattern formed on one surface of an insulating tape is bonded onto the first bump formed on the surface of the first chip while the second lead pattern formed on the other surface is bonded onto the second bump formed on the surface of the second chip. CONSTITUTION:A bonding table 50 and a bonding tool 70 are respectively provided with a recession 50c and another recession 70c while heaters 80 and 81 are respectively provided along the surface of recession 50c and 70c to heat bump 2a, lead pattern 4a and bump 2b, lead pattern 4b from respective sides and rear surfaces of chip 1a and 1b furthermore the rear surface of chip 1a and chip 1b are pressed down respectively by the bonding the 50 and the bonding tool 70 so that the bump 2a, the lead pattern 4a and the bump 2b, the lead pattern 4b may be indirectly thermal pressure fixed.

Description

【発明の詳細な説明】 [産業上の利用分野〕 この発明は半導体装置に関し、特にTAB (Tape
  Automated  Bonding)技術にお
けるテープキャリアの両面にチップのバンプを搭載する
ことにより実装密度を向上した半導体装置に関するもの
である。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to semiconductor devices, and particularly to TAB (Tape
The present invention relates to a semiconductor device that improves packaging density by mounting chip bumps on both sides of a tape carrier in the Automated Bonding (Automated Bonding) technology.

[従来の技術] 第2A図は、従来のTAB技術を用いた半導体装置を示
す断面図である。
[Prior Art] FIG. 2A is a cross-sectional view showing a semiconductor device using the conventional TAB technology.

図において、大規模集積回路などのチップ1表面に予め
ウニハエ程でバンプ2が形成されており、このバンプ2
にリードパターン4がボンディングされている。このリ
ードパターン4は、絶縁性テープ(図示せず)と、その
一方表面に形成される配線パターンとから構成されるテ
ープキャリアのこの配線パターンの一部である。そして
、リードパターン4は、チップ1からの信号を外部に取
出したり、また外部からの信号をチップ1に入力するた
めのものである。
In the figure, bumps 2 are formed in advance on the surface of a chip 1 such as a large-scale integrated circuit with the size of a sea urchin fly.
A lead pattern 4 is bonded to. This lead pattern 4 is a part of the wiring pattern of the tape carrier, which is composed of an insulating tape (not shown) and a wiring pattern formed on one surface thereof. The lead pattern 4 is used to take out signals from the chip 1 to the outside and to input signals from the outside to the chip 1.

第2B図は、第2A図の半導体装置に関して、テープキ
ャリアのリードパターンをチップのバンプにボンディン
グする方法を示す断面図である。
FIG. 2B is a cross-sectional view showing a method of bonding the lead pattern of the tape carrier to the bumps of the chip with respect to the semiconductor device of FIG. 2A.

図において、ボンディングテーブル5に真空引穴6が設
けられており、ボンディングツール7にヒータ8が設け
られている。
In the figure, a bonding table 5 is provided with a vacuum hole 6, and a bonding tool 7 is provided with a heater 8.

リードパターン4をバンプ2にボンディングするには、
まず、チップ1をボンディングテーブル5の表面5fに
載せ、真空引穴δによりチップ1の裏面を吸引してチッ
プ1を表面5fに固定する。
To bond lead pattern 4 to bump 2,
First, the chip 1 is placed on the front surface 5f of the bonding table 5, and the back surface of the chip 1 is suctioned through the vacuum hole δ to fix the chip 1 on the front surface 5f.

次に、リードパターン4をバンプ2に位置合わせする。Next, the lead pattern 4 is aligned with the bump 2.

次に、リードパターン4表面にボンディングツール7の
表面7aを押しっけなからヒータ8でリードパターン4
.バンプ2を加熱することによってリードパターン4を
バンプ2にボンディングする。
Next, while pressing the surface 7a of the bonding tool 7 firmly onto the surface of the lead pattern 4, the lead pattern 4 is
.. The lead pattern 4 is bonded to the bump 2 by heating the bump 2.

[発明が解決しようとする問題点〕 従来のTAB技術を用いた半導体装置は以上のようにし
て組立てられるが、テープキャリアの一方表面しか利用
していないため、半導体装置の実装密度が小さいという
問題点があった。
[Problems to be solved by the invention] Semiconductor devices using conventional TAB technology are assembled as described above, but since only one surface of the tape carrier is used, the packaging density of the semiconductor devices is low. There was a point.

この発明は上記のような問題点を解消するためになされ
たもので、従来の半導体装置の実装密度に比べて実装密
度を2倍に向上することができる半導体装置を得ること
を目的とする。
The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to obtain a semiconductor device whose packaging density can be doubled compared to that of conventional semiconductor devices.

c問題点を解決するための手段] この発明に係る半導体装置は、第1のチップ表面に第1
のバンプを形成し、第2のチップ表面に第2のバンプを
形成し、絶縁性テープの一方表面に第1のリードパター
ンを形成し、その他方表面に第2のリードパターンを形
成し、第1のリードパターンを第1のバンプにボンディ
ングし、第2のリードパターンを第2のバンプにボンデ
ィングしたものである。
Means for Solving Problem c] The semiconductor device according to the present invention includes a first chip on a first chip surface.
a second bump is formed on the second chip surface, a first lead pattern is formed on one surface of the insulating tape, a second lead pattern is formed on the other surface, and a second bump is formed on the second chip surface. One lead pattern is bonded to a first bump, and a second lead pattern is bonded to a second bump.

[作用コ この発明においては、絶縁性テープの一方表面に形成さ
れた第1のリードパターンを第1のチップ表面に形成さ
れた第1のバンプに、絶縁性チー・ブの他方表面に形成
された第2のリードパターンを第2のチップ表面に形成
された第2のバンプにボンディングするので、従来の半
導体装置の実装密度に比べて実装密度を2倍に向上する
ことができる。
[Operation] In this invention, the first lead pattern formed on one surface of the insulating tape is connected to the first bump formed on the first chip surface, and the first lead pattern formed on the other surface of the insulating tape is connected to the first bump formed on the first chip surface. Since the second lead pattern is bonded to the second bump formed on the surface of the second chip, the packaging density can be doubled compared to that of conventional semiconductor devices.

〔実施例] 以下、この発明の実施例を図について説明する。〔Example] Embodiments of the present invention will be described below with reference to the drawings.

なお、この実施例の説明において、従来の技術の説明と
重複する部分については適宜その説明を省略する。
In the description of this embodiment, the description of parts that overlap with the description of the conventional technology will be omitted as appropriate.

第1A図は、この発明の実施例である、TAB技術を用
いた半導体装置を示す断面図である。
FIG. 1A is a cross-sectional view showing a semiconductor device using TAB technology, which is an embodiment of the present invention.

図において、チップ18表面にバンプ2aが、チップ1
b表面にバンプ2bが形成されている。
In the figure, bumps 2a are on the surface of chip 18, and chip 1
Bumps 2b are formed on the surface b.

絶縁性テープ、たとえばポリイミドテープ3の一方表面
および他方表面にそれぞれリードパターン4aおよび4
bが形成されている。リードパターン4aはバンプ2a
に、リードパターン4bはバンプ2bにボンディングさ
れている。これらリードパターン4aおよび4bはそれ
ぞれ、ポリイミドテープ3と、その−刃表面および他方
表面にそれぞれ形成された第1配線パターンおよび第2
配線パターンとから構成されるテープキャリアのこれら
第1配線パターンおよび第2配線パターンの一部である
。そして、リードパターン4aおよび4bは、それぞれ
チップ1aおよび1bからの信号を外部に取出したり、
また外部からの信号をチップ1aおよび1bに入力する
ためのものである。
Lead patterns 4a and 4 are formed on one surface and the other surface of an insulating tape, for example, a polyimide tape 3, respectively.
b is formed. Lead pattern 4a is bump 2a
In addition, the lead pattern 4b is bonded to the bump 2b. These lead patterns 4a and 4b are the polyimide tape 3, a first wiring pattern and a second wiring pattern formed on the blade surface and the other surface of the polyimide tape 3, respectively.
This is a part of the first wiring pattern and the second wiring pattern of the tape carrier composed of the wiring pattern. Lead patterns 4a and 4b take out signals from chips 1a and 1b, respectively, to the outside,
It is also used to input external signals to the chips 1a and 1b.

このように、ポリイミドテープ3の一方表面および他方
表面にそれぞれ形成されたリードパターン4aおよび4
bを、それぞれチップ1a表面に形成されたバンプ2a
およびチップ1bの表面に形成されたバンプ2bにボン
ディングすることによって、この半導体装置の実装密度
を従来の半導体装置の実装密度の2倍に向上することが
できる。
In this way, the lead patterns 4a and 4 formed on one surface and the other surface of the polyimide tape 3, respectively.
b are respectively bumps 2a formed on the surface of the chip 1a.
By bonding to the bumps 2b formed on the surface of the chip 1b, the packaging density of this semiconductor device can be increased to twice that of conventional semiconductor devices.

第1B図は、第1A図の半導体装置に関して、テープキ
ャリアのリードパターンをチップのバンプにボンディン
グする方法を示す断面図である。
FIG. 1B is a cross-sectional view showing a method of bonding the lead pattern of the tape carrier to the bumps of the chip in the semiconductor device of FIG. 1A.

図において、ボンディングテーブル50に凹部50c1
真空引穴60およびヒータ8Gが設けられている。また
、ボンディングツール70に凹部70c、真空引穴61
およびヒータ81が設けられている。
In the figure, the bonding table 50 has a recess 50c1.
A vacuum hole 60 and a heater 8G are provided. In addition, the bonding tool 70 has a recess 70c and a vacuum hole 61.
and a heater 81.

リードパターン4aおよび4bをそれぞれバンプ2aお
よび2bにボンディングするには、まず、その表面を上
向きにしたチップ1aをボンディングテーブル50の凹
部50cに載せ、真空引穴60によりチップ1aの裏面
を吸引してチップ1aを凹部50cに固定する。次に、
リードパターン4aをバンプ2aに位置合わせする。次
に、その表面を下向きにしたチップ1bをボンディング
ツール70の凹部70cに入れ、真空引穴61によりチ
ップ1bのIIi[を吸引してチップ1bを凹部70c
に固定する。次に、バンプ2bをリードパターン4bに
位置合わせする。次に、ボンディングテーブル50をチ
ップ1aに押しつけることによってバンプ2a表面をリ
ードパターン48表面に押しつけながらヒータ80でバ
ンプ2a、  リードパターン4aを加熱し、ボンディ
ングツール70をチップ1bに押しつけることによって
バンプ2b表面をリードパターン4b表面に拝しつけな
がらヒータ81でバンプ2b、  リードパターン4b
を加熱し、これによってリードパターン4aをバンプ2
aに、リードパターン4bをバンプ2bに同時にギヤン
グボンディングする。
To bond the lead patterns 4a and 4b to the bumps 2a and 2b, respectively, first place the chip 1a with its surface facing upward in the recess 50c of the bonding table 50, and vacuum the back surface of the chip 1a through the vacuum hole 60. The chip 1a is fixed in the recess 50c. next,
The lead pattern 4a is aligned with the bump 2a. Next, the chip 1b with its surface facing downward is put into the recess 70c of the bonding tool 70, and IIi of the chip 1b is sucked through the vacuum hole 61 to move the chip 1b into the recess 70c.
Fixed to. Next, bump 2b is aligned with lead pattern 4b. Next, by pressing the bonding table 50 against the chip 1a, the surface of the bump 2a is pressed against the surface of the lead pattern 48, while heating the bump 2a and the lead pattern 4a with the heater 80, and by pressing the bonding tool 70 against the chip 1b, the surface of the bump 2b is heated. While applying the bump 2b to the surface of the lead pattern 4b, use the heater 81 to remove the bump 2b and the lead pattern 4b.
is heated, thereby converting the lead pattern 4a into the bump 2.
In step a, the lead pattern 4b is simultaneously bonded to the bump 2b by gigantic bonding.

従来のTAB技術を用いたボンディングでは、第2B図
に示すように、バンプ2とリードパターン4とをボンデ
ィングツール7で直接熱圧着できる構造となっているが
、この実施例のように、テープキャリアの両面を2個の
チップのバンプにギヤングボンディングする構造では、
バンプ2aとリードパターン4aとを、およびバンプ2
bとリードパターン4bとを直接熱圧着できない。この
ため、第1B図に示すように、ボンディングテーブル5
0およびボンディングツール70にそれぞれ凹部50c
および70cを設け、凹部50c表面および70c表面
に沿ってそれぞれヒータ80および81を設けることに
よって、チップ1aおよび1bのそれぞれの側面および
裏面からバンプ2a、  リードパターン4aおよびバ
ンプ2b、  リードパターン4bを加熱できるように
し、かつボンディングテーブル50でチップ1aの裏面
を、ボンディングツール70でチップ1bの裏面を押し
つけるような構造にして、バンプ2aとリードパターン
4aとを、およびバンプ2bとリードパターン4bとを
間接熱圧着できるようにしている。
In bonding using the conventional TAB technique, as shown in FIG. 2B, the bump 2 and the lead pattern 4 can be bonded directly by thermocompression using the bonding tool 7. However, as in this embodiment, the tape carrier In the structure where both sides of the chip are gigang bonded to the bumps of two chips,
Bump 2a and lead pattern 4a, and bump 2
b and the lead pattern 4b cannot be directly bonded by thermocompression. Therefore, as shown in FIG. 1B, the bonding table 5
0 and bonding tool 70, respectively.
By providing heaters 80 and 81 along the surfaces of the recesses 50c and 70c, respectively, the bumps 2a, lead patterns 4a and bumps 2b, and lead patterns 4b are heated from the side and back surfaces of the chips 1a and 1b, respectively. The bonding table 50 presses the back surface of the chip 1a, and the bonding tool 70 presses the back surface of the chip 1b. It can be heat-pressed.

[発明の効果] 以上のようにこの発明によれば、絶縁テープの一方表面
に形成された第1のリードパターンを第1のチップ表面
に形成された第1のバンプにボンディングし、絶縁テー
プの他方表面に形成された第2のリードパターンを第2
のチップ表面に形成された第2のバンプにボンディング
するので、従来の半導体装置の実装密度に比べて実装密
度を2倍に向上することができる半導体装置を得ること
ができる。
[Effects of the Invention] As described above, according to the present invention, the first lead pattern formed on one surface of the insulating tape is bonded to the first bump formed on the first chip surface, and the first lead pattern formed on one surface of the insulating tape is bonded to the first bump formed on the first chip surface. The second lead pattern formed on the other surface is
Since the semiconductor device is bonded to the second bump formed on the surface of the chip, it is possible to obtain a semiconductor device whose packaging density can be doubled compared to that of conventional semiconductor devices.

【図面の簡単な説明】[Brief explanation of the drawing]

第1A図は、この発明の実施例である、TAB技術を用
いた半導体装置を示す断面図である。 第1B図は、第1A図の半導体装置に関して、テープキ
ャリアのリードパターンをチップのバンプにボンディン
グする方法を示す断面図である。 第2A図は、従来のTAB技術を用いた半導体装置を示
す断面図である。 第2B図は、第2A図の半導体装置に関して、テープキ
ャリアのリードパターンをチップのバンプにボンディン
グする方法を示す断面図である。 図において、1.la、・lbはチップ、2,2a、2
bはバンプ、3はポリイミドテープ、4゜4a、4bは
リードパターン、5.50はボンディングテーブル、6
.60.61は真空引穴、7゜70はボンディングツー
ル、8,80.81はヒータである。 なお、各図中同一符号は同一または相当部分を示す。
FIG. 1A is a cross-sectional view showing a semiconductor device using TAB technology, which is an embodiment of the present invention. FIG. 1B is a cross-sectional view showing a method of bonding the lead pattern of the tape carrier to the bumps of the chip in the semiconductor device of FIG. 1A. FIG. 2A is a cross-sectional view showing a semiconductor device using conventional TAB technology. FIG. 2B is a cross-sectional view showing a method of bonding the lead pattern of the tape carrier to the bumps of the chip with respect to the semiconductor device of FIG. 2A. In the figure, 1. la, lb are chips, 2, 2a, 2
b is a bump, 3 is a polyimide tape, 4° 4a, 4b is a lead pattern, 5.50 is a bonding table, 6
.. 60.61 is a vacuum hole, 7.70 is a bonding tool, and 8.80.81 is a heater. Note that the same reference numerals in each figure indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】 第1のチップと、 前記第1のチップ表面に形成される第1のバンプと、 第2のチップと、 前記第2のチップ表面に形成される第2のバンプと、 絶縁性テープと、 前記絶縁性テープの一方表面に形成される第1のリード
パターンと、その他方表面に形成される第2のリードパ
ターンとを備え、 前記第1のリードパターンを前記第1のバンプにボンデ
ィングし、前記第2のリードパターンを前記第2のバン
プにボンディングしたことを特徴とする半導体装置。 (2)前記絶縁性テープはポリイミドフイルムである特
許請求の範囲第1項記載の半導体装置。
[Claims] A first chip, a first bump formed on the surface of the first chip, a second chip, and a second bump formed on the surface of the second chip, an insulating tape; a first lead pattern formed on one surface of the insulating tape; and a second lead pattern formed on the other surface; 1. A semiconductor device, wherein the second lead pattern is bonded to a bump, and the second lead pattern is bonded to the second bump. (2) The semiconductor device according to claim 1, wherein the insulating tape is a polyimide film.
JP23202486A 1986-09-29 1986-09-29 Semiconductor device Pending JPS6386444A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23202486A JPS6386444A (en) 1986-09-29 1986-09-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23202486A JPS6386444A (en) 1986-09-29 1986-09-29 Semiconductor device

Publications (1)

Publication Number Publication Date
JPS6386444A true JPS6386444A (en) 1988-04-16

Family

ID=16932767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23202486A Pending JPS6386444A (en) 1986-09-29 1986-09-29 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS6386444A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246128A (en) * 1989-03-20 1990-10-01 Seiko Epson Corp Piled-up type semiconductor device using film carrier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246128A (en) * 1989-03-20 1990-10-01 Seiko Epson Corp Piled-up type semiconductor device using film carrier

Similar Documents

Publication Publication Date Title
JPH11145336A (en) Method and structure for mounting of electronic component with bump
JP2003124262A5 (en)
JPS6386444A (en) Semiconductor device
JP2001257437A (en) Electronic circuit board and its manufacturing method
JP3018789B2 (en) Semiconductor device
JPH0236556A (en) Pin grid array and mounting of semiconductor element
JP3348830B2 (en) Solder bump bonding apparatus and solder bump bonding method
JPH0362935A (en) Mounting method for film carrier type semiconductor device
JPS63143851A (en) Semiconductor device
JPS6313337A (en) Process of mounting semiconductor element
JPH0239448A (en) Film carrier tape
JP3029023B2 (en) Bonding tool
JP2003007773A (en) Bonding tool and bonding method
JPS6386442A (en) Ic chip for tab
JP2002093828A (en) Manufacturing method of semiconductor device
JPH0735432Y2 (en) Integrated circuit element holding structure
JPH10313075A (en) Board for chip mounting use and manufacture thereof
JPH03270032A (en) Wireless pga bonder
JPH05299569A (en) Lead frame and resin sealed semiconductor device using the same
JPS61296743A (en) Chip carrier
JPH11307579A (en) Carrier for flip chip mounting
JPH0469944A (en) Tape carrier
JPH01281741A (en) Semiconductor device
JPH0225091A (en) Method of packaging lsi by tab packaging
JPS6386541A (en) Mounting of semiconductor chip