JPS6384063A - 積層形半導体集積回路装置 - Google Patents
積層形半導体集積回路装置Info
- Publication number
- JPS6384063A JPS6384063A JP61228858A JP22885886A JPS6384063A JP S6384063 A JPS6384063 A JP S6384063A JP 61228858 A JP61228858 A JP 61228858A JP 22885886 A JP22885886 A JP 22885886A JP S6384063 A JPS6384063 A JP S6384063A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor integrated
- integrated circuit
- optical
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 230000003287 optical effect Effects 0.000 claims abstract description 36
- 238000006243 chemical reaction Methods 0.000 claims abstract description 29
- 150000001875 compounds Chemical class 0.000 claims abstract description 9
- 239000002210 silicon-based material Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 3
- 230000005611 electricity Effects 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、第３層に光／１！気、電気／光、双方の変
換機ｉｔ−持ち、その下にアナログ／ディジタル、ある
いはアナログ／ディジタルＣ以下Ａ ／ Ｄと言う）、
ディジタル／アナログ（以下Ｄ ／ Ａと言う）双方の
変換機能、および信号処理機能を持った積層形半導体集
積回路に関するものである。
換機ｉｔ−持ち、その下にアナログ／ディジタル、ある
いはアナログ／ディジタルＣ以下Ａ ／ Ｄと言う）、
ディジタル／アナログ（以下Ｄ ／ Ａと言う）双方の
変換機能、および信号処理機能を持った積層形半導体集
積回路に関するものである。
第３図は、従来の光、電気信号を扱う半導体集積回路全
示し、以下これについて説明する。
示し、以下これについて説明する。
光／電気変換機能を持つ集積回路１月と％Ａ／Ｄ変換、
信号処理、Ｄ／Ａ変換機能？持つ集積回路（８）、電気
／光変換機能？持つ集積回路（９）はチツブ１０１上の
同一層内に構成されていた。
信号処理、Ｄ／Ａ変換機能？持つ集積回路（８）、電気
／光変換機能？持つ集積回路（９）はチツブ１０１上の
同一層内に構成されていた。
次に動作について説明する。光信号１６）として光／電
気変換回路１７）に与えられた入力信号は、電気信号（
６）に変換され同一層内にあるＡ／Ｄ変換、信号処理、
Ｄ ／ Ａ変換機能を持つ集積回路（８）で信号変換、
および目的の処理が行なわれる。
気変換回路１７）に与えられた入力信号は、電気信号（
６）に変換され同一層内にあるＡ／Ｄ変換、信号処理、
Ｄ ／ Ａ変換機能を持つ集積回路（８）で信号変換、
および目的の処理が行なわれる。
次いで、その結果は電気信号（６１として同一層にある
電気／光変換回路（９）に与えられ、再び元信号として
外部へ出力される。
電気／光変換回路（９）に与えられ、再び元信号として
外部へ出力される。
従来の光、電気信号？扱う半導体集積回路では、シリコ
ン材料を用いると発ｔ ’ｊｌｉ ｈＥを持つ電気／光
変換回路が構成できないため、ｍ−ｖ族化合物半導体基
板上に光／電気、あるいは電気／光変換回路と、電気信
号処理回路とを製作していた。しかしながらこの場合、
■−■族化合物半導体の薄膜作製技術や微細加工技術は
シリコン素材に比べて進んでおらず、高機能な処理回路
の実現ＶＣは至っていない。
ン材料を用いると発ｔ ’ｊｌｉ ｈＥを持つ電気／光
変換回路が構成できないため、ｍ−ｖ族化合物半導体基
板上に光／電気、あるいは電気／光変換回路と、電気信
号処理回路とを製作していた。しかしながらこの場合、
■−■族化合物半導体の薄膜作製技術や微細加工技術は
シリコン素材に比べて進んでおらず、高機能な処理回路
の実現ＶＣは至っていない。
また、同一層内に光／″Ｍ気、電気／光変換回路と信号
処理回路など各機能を持つ回路を多数配置した場合、チ
ップ面積が大きくなるばかりでなく、配線長のバラツキ
による遅延時間の発生等の問題点が生じてくる。
処理回路など各機能を持つ回路を多数配置した場合、チ
ップ面積が大きくなるばかりでなく、配線長のバラツキ
による遅延時間の発生等の問題点が生じてくる。
（２１発明の詳細な説明
この発明は上記のような問題点を解消するためになされ
たもので、従来の光、電気信号を扱う半導体集積回路に
比べて、コンパクトで高機能な素子を実現させることを
目的としている。
たもので、従来の光、電気信号を扱う半導体集積回路に
比べて、コンパクトで高機能な素子を実現させることを
目的としている。
この発明に係る積層形半導体集積回路装置は、第１層、
第２ｔ＠をシリコン素材で作られ、第３層は■−■族化
合物半導体を素材として作られた８層構造にしたもので
ちる。
第２ｔ＠をシリコン素材で作られ、第３層は■−■族化
合物半導体を素材として作られた８層構造にしたもので
ちる。
この発明における半導体集積回路装置は、第１層、第２
層に商機ｉε電気信号処理回路を形成でることができる
シリコン素材を使い、第３層に光／′ａ１気、電気／光
変換回路を構成することができる■−ｖ族化合物半導体
の素材を用い、各々の素材の有利な部分を集めた８層構
造により構成されて＾る。
層に商機ｉε電気信号処理回路を形成でることができる
シリコン素材を使い、第３層に光／′ａ１気、電気／光
変換回路を構成することができる■−ｖ族化合物半導体
の素材を用い、各々の素材の有利な部分を集めた８層構
造により構成されて＾る。
以下、この発明の一実施例を図について説明する。第１
図において、（ｌ］は積層形半導体集積回路装置、１４
１は半導体集積回路、（３１は半導体集積回路１４）上
に設けられたＡ ／ ＤあるいはＡ ／ Ｄ 。
図において、（ｌ］は積層形半導体集積回路装置、１４
１は半導体集積回路、（３１は半導体集積回路１４）上
に設けられたＡ ／ ＤあるいはＡ ／ Ｄ 。
Ｄ ／ Ａ双方の変換回路、（２１はＡ ／ Ｄあるい
はＡΔ、Ｄ ／ Ａ双方の変換回路１３１上に設けられ
た光／山気、電気／光双方の変換回路、＋５１は元信号
、（６）は電気信号である。
はＡΔ、Ｄ ／ Ａ双方の変換回路１３１上に設けられ
た光／山気、電気／光双方の変換回路、＋５１は元信号
、（６）は電気信号である。
本発明の一実施例の積層形半導体集積回路の動作につい
て説明する。
て説明する。
光信号１６）として′＠８層の光／電気変換回路（２１
に与えられた入力信号は、電気信号；６）に変換され、
第２１−のＡ ／ Ｄ ｉ換回路（３１で電気信号がデ
ィジタル化される。次いで−ｐＪ８層の半導体集積回路
１４）で目的の処理？した後、第２層のＤ ／ Ａ変換
回路（３１で電気信号がアナログ化され、第１層の電気
／光２Ｆ４回路（２１全通して元信号とじて出力される
。
に与えられた入力信号は、電気信号；６）に変換され、
第２１−のＡ ／ Ｄ ｉ換回路（３１で電気信号がデ
ィジタル化される。次いで−ｐＪ８層の半導体集積回路
１４）で目的の処理？した後、第２層のＤ ／ Ａ変換
回路（３１で電気信号がアナログ化され、第１層の電気
／光２Ｆ４回路（２１全通して元信号とじて出力される
。
なお、上記実施例では、第３層に■−ｖ族化合物半導体
（例えばガリウム・ひ素）を使用した８層構造を示した
が、第２図に示すような第３層に■−■族化合物半導体
を配した多層構造にしてもよい。
（例えばガリウム・ひ素）を使用した８層構造を示した
が、第２図に示すような第３層に■−■族化合物半導体
を配した多層構造にしてもよい。
また、上記実施例では、入出力の光信号をアナログ信号
としているが、これは入力、出力共にアナログ信号、デ
ィジタル信号のどちらでもよい。
としているが、これは入力、出力共にアナログ信号、デ
ィジタル信号のどちらでもよい。
以上のように、この発明によれば外部とのインターフェ
ースを光信号で行なうための素子として、第１層、第２
層はシリコン素材で作られ、第３層はＩ−Ｖ族化合物半
導体を素材として構成された８層構造により構成されて
いるので、光、電気信号を扱う半導体集積回路の高機能
化、コンパクト化が得られる効果がある。
ースを光信号で行なうための素子として、第１層、第２
層はシリコン素材で作られ、第３層はＩ−Ｖ族化合物半
導体を素材として構成された８層構造により構成されて
いるので、光、電気信号を扱う半導体集積回路の高機能
化、コンパクト化が得られる効果がある。
第１図はこの発明の一実施−ｊによる積層形半導体集積
回路を示す。第２図はこの発明の他の実施例、第３図は
従来の尤、電気信号を扱う半導体集積回路全示す。 １１）は積層形半導体集積回路装置、１２１は光／電気
、電気／光ｑ方の変換回路、（３１はＡ ／ Ｄ、ある
いげＡ／Ｄ、Ｄ／Ａ双方の変換回路、１４）は半導体集
積回路、＋５１は光信号、１６）は電気信号であるＯ なお、図中、同一符号は同一、又は相当の部分を示す。
回路を示す。第２図はこの発明の他の実施例、第３図は
従来の尤、電気信号を扱う半導体集積回路全示す。 １１）は積層形半導体集積回路装置、１２１は光／電気
、電気／光ｑ方の変換回路、（３１はＡ ／ Ｄ、ある
いげＡ／Ｄ、Ｄ／Ａ双方の変換回路、１４）は半導体集
積回路、＋５１は光信号、１６）は電気信号であるＯ なお、図中、同一符号は同一、又は相当の部分を示す。
Claims (3)
- （１）第１層に半導体集積回路を配置し、第２層にアナ
ログ／デイジタル、あるいはアナログ／デイジタル（以
下Ａ／Ｄと言う）、デイジタル／アナログ（以下Ｄ／Ａ
と言う）双方の変換回路を配置し、第３層に光／電気、
電気／光双方の変換回路を配置し、処理されるデータお
よび処理内容を制御する外部入力信号を光信号として第
３層に与え、内部の処理を電気信号で行ない、処理結果
を第３層より光信号として出力する装置であり、かつそ
の第１層、第２層はシリコン素材で作られ、第３層はI
II−Ｖ族化合物半導体を素材として作られることを特徴
とする積層形半導体集積回路装置。 - （２）半導体集積回路は光信号の強度により制御される
ことを特徴とする特許請求の範囲第１項記載の積層形半
導体集積回路装置。 - （３）半導体集積回路で処理されるデータ値は光信号の
強度により決められることを特徴とする特許請求の範囲
第１項記載の積層形半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61228858A JPS6384063A (ja) | 1986-09-27 | 1986-09-27 | 積層形半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61228858A JPS6384063A (ja) | 1986-09-27 | 1986-09-27 | 積層形半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6384063A true JPS6384063A (ja) | 1988-04-14 |
Family
ID=16882985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61228858A Pending JPS6384063A (ja) | 1986-09-27 | 1986-09-27 | 積層形半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6384063A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332560A (ja) * | 2002-05-13 | 2003-11-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及びマイクロプロセッサ |
-
1986
- 1986-09-27 JP JP61228858A patent/JPS6384063A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332560A (ja) * | 2002-05-13 | 2003-11-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及びマイクロプロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3335338A (en) | Integrated circuit device and method | |
| US3564358A (en) | Integrated circuit structure containing multiple sandwich layers of monocrystalline semiconductor and insulator material | |
| JPH01500155A (ja) | トランスフォーマ構造 | |
| JPS6384063A (ja) | 積層形半導体集積回路装置 | |
| US3533160A (en) | Air-isolated integrated circuits | |
| JPS5922360A (ja) | 光入力モス型トランジスタ | |
| EP0508844A2 (en) | Superconducting thin film having at least one isolated superconducting region formed of oxide superconductor material and method for manufacturing the same | |
| JPS63310156A (ja) | 集積回路 | |
| JPS5893268A (ja) | 光結合集積回路 | |
| JPH0473951A (ja) | 半導体装置 | |
| TW508819B (en) | CMOS image sensor for producing lattice metal pattern | |
| JPS5892260A (ja) | 半導体装置 | |
| JPH03138962A (ja) | 半導体集積回路 | |
| JPS63188957A (ja) | 半導体装置 | |
| JPH0617285Y2 (ja) | 半導体装置 | |
| KR20180023700A (ko) | 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 및 그 제조방법 | |
| JPS58164257A (ja) | 半導体装置 | |
| JPS63244860A (ja) | 超高速半導体装置 | |
| JPS5844740A (ja) | 半導体集積回路 | |
| JPS596610A (ja) | 弾性表面波装置 | |
| JPS5636160A (en) | Schottky barrier type semiconductor device | |
| JPS5839078A (ja) | 光動作装置 | |
| JPS6136947A (ja) | 半導体装置 | |
| JPS6230487U (ja) | ||
| JPS58220456A (ja) | セミカスタムｌｓｉ |