JPS6381854A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS6381854A
JPS6381854A JP22765086A JP22765086A JPS6381854A JP S6381854 A JPS6381854 A JP S6381854A JP 22765086 A JP22765086 A JP 22765086A JP 22765086 A JP22765086 A JP 22765086A JP S6381854 A JPS6381854 A JP S6381854A
Authority
JP
Japan
Prior art keywords
layer
emitter
base layer
collector
graded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22765086A
Other languages
Japanese (ja)
Inventor
Toshio Baba
寿夫 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22765086A priority Critical patent/JPS6381854A/en
Publication of JPS6381854A publication Critical patent/JPS6381854A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce sharply base delay time, and to enable superhigh speed action by a method wherein a collector layer consisting of a single conductive semiconductor, a graded base layer in which a forbidden band gap extends gradually from the collector layer, and an emitter layer in which the forbidden band gap is broader than that of the graded base layer are laminated. CONSTITUTION:A graded base layer 8 in which a forbidden band gap increases grdually from the collector layer 2 side up to an emitter layer 4 is provided. In the figure to express typical band structure ranging over the emitter layer 4, the graded base layer 8 and the collector layer 2, Ec represents the energy difference at the conduction band end between the emitter layer 4 and the graded base layer 8, and Eb represents the difference of the forbidden band gap in the graded base layer 8. Because the graded base layer 8 has grading of composition, the forbidden band gap becomes larger on the emitter side than the collector side. Because the graded base layer 8 thereof is a P-type, the difference of the forbidden band gap thereof is represented as the difference of energy. Base transit time can be shortened, and the reduction of life time of minority carrier can be controlled in spite of high impurity concentration of the base as such.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は高速動作が可能な半導体装置に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a semiconductor device capable of high-speed operation.

(従来の技術) 高速動作が可能と考えられている能動半導体装置の1つ
に広い禁止帯幅のエミッタ(WGE)を有するペテロ接
合・バイポーラ・トランジスタ(HBT)がある。例え
ば、アスペック(Asbeck)らによりインターナシ
ョナル・エレクトロン・デバイス・ミーティング(IE
DM、テクニカル・ダイジェスト、629ページ、19
81年)において、HBTの試作が報告されている。
(Prior Art) One of the active semiconductor devices considered to be capable of high-speed operation is a Peter junction bipolar transistor (HBT) having a wide bandgap emitter (WGE). For example, Asbeck et al.
DM, Technical Digest, page 629, 19
In 1981), a prototype HBT was reported.

このデバイスは、 (1)エミッタ注入効率を劣化させることなくベース抵
抗を大幅に低減しベース幅を狭くし得る。
This device has the following features: (1) The base resistance can be significantly reduced and the base width can be narrowed without deteriorating the emitter injection efficiency.

(2)エミッタ領域の不純物濃度を低減し得るためエミ
ッタ・ベース間容量を小さくできる。
(2) Since the impurity concentration in the emitter region can be reduced, the emitter-base capacitance can be reduced.

という利点を有するため、ホモ接合だけからなる通常の
バイポーラトランジスタ以上に高速動作に適している。
Because of this advantage, it is more suitable for high-speed operation than ordinary bipolar transistors made only of homojunctions.

第6図に従来構造のバイポーラ・トランジスタの模式的
断面図を示す。第6図において、1は半導体基板、2は
一導電型を有し第1の半導体からなるコレクタ層、3は
コレクタ層2と異なる導電型を有し第1の半導体からな
るベース層、4はコレクタ層2と同一導電型を有しコレ
クタ層2およびベース層3より禁止帯幅が広い第2の半
導体からなるエミッタ層、5は基板1およびコレクタ層
2とオーミック接触を形成するコレクタ電極、6はベー
ス3とオーミック接触を形成するベース電極、7はエミ
ッタ層4とオーミック接触を形成するエミッタ電極であ
る。
FIG. 6 shows a schematic cross-sectional view of a bipolar transistor with a conventional structure. In FIG. 6, 1 is a semiconductor substrate, 2 is a collector layer having one conductivity type and made of a first semiconductor, 3 is a base layer having a conductivity type different from collector layer 2 and is made of a first semiconductor, and 4 is a collector layer made of a first semiconductor. an emitter layer made of a second semiconductor having the same conductivity type as the collector layer 2 and having a wider forbidden band width than the collector layer 2 and the base layer 3; 5, a collector electrode forming ohmic contact with the substrate 1 and the collector layer 2; 6; 7 is a base electrode that forms ohmic contact with the base 3, and 7 is an emitter electrode that forms ohmic contact with the emitter layer 4.

この従来構造の動作を半導体基板1としてドナー濃度が
I X 1018cm−3程度のn”−GaAs、コレ
クタ層2としてドナー濃度がI X 1016cm−3
程度のn−−GaAs、ベース層3としてアクセプタ濃
度がI X 10110l9程度のp” −GaAs、
エミッタ層4としてドナー濃度が5 X 1017cr
n−”程度のn  A1o3Gao、7Asを用い、こ
のバンド構造を示す第7図を用いて説明する。
The operation of this conventional structure is as follows: The semiconductor substrate 1 is n''-GaAs with a donor concentration of about I x 1018 cm-3, and the collector layer 2 is n''-GaAs with a donor concentration of I x 1016 cm-3.
n−-GaAs with an acceptor concentration of about I×10110l9 as the base layer 3;
Emitter layer 4 has a donor concentration of 5 x 1017cr
This will be explained using FIG. 7, which shows this band structure, using n A1o3Gao, 7As of about n-''.

第7図は第6図のエミッタ層4、ベース層3、コレクタ
層2にわたる模式的なバンド構造を示したものである。
FIG. 7 schematically shows a band structure spanning the emitter layer 4, base layer 3, and collector layer 2 shown in FIG.

第7図においてE。は伝導帯端、Evは充満帯端、Ef
はフェルミ準位、Vebはエミッタ・ベース間の電圧、
Vbcはベース・コレクタ間の電圧である。
E in FIG. is the conduction band edge, Ev is the charge band edge, Ef
is the Fermi level, Veb is the emitter-base voltage,
Vbc is the voltage between base and collector.

エミッタ・ベース間にはVebの順方向のバイアスヲシ
、ベース・コレクタ間にはVbcの逆方向バイアスをす
ると、エミッタからベースへ電子が拡散により注入され
、この電子の大部分はベース層を拡散でコレクタ側へ移
動し、ベース・コレクタ間の空乏層における強い電界で
加速されてコレクタに達する。エミッタからベースへの
電子の注入能はVebにより変化するため、コレクタ電
流がベース電圧により制御される。通常のホモ接合のみ
を有するバイポーラ・トランジスタでは、エミッタから
ベースに電子を注入する際、ベースからエミッタへ正孔
が注入されるため、エミッタ注入効率(エミッタ電流の
うちの電子電流の割合)が低下する。しかし、HBTで
はエミッタとベースとの間にA1o3Gao7As/G
aAsヘテピ界面が存在するため、ベース側からエミッ
タ側を見ると正孔に対し50meV程度の障壁が存在し
、ベースからエミッタへの正孔の注入は抑制される。し
たがって、エミッタ注入効率を低下させることなくベー
スの正孔濃度を高めてエミッタ電子濃度をある程度低く
押えることができる。その結果、ベース抵抗が小さく、
エミッタ・ベース間容量が小さく、ベース幅が狭い高速
動作に適した構造にすることができる。
When a forward bias of Veb is applied between the emitter and the base and a reverse bias of Vbc is applied between the base and collector, electrons are injected from the emitter to the base by diffusion, and most of these electrons diffuse through the base layer and are transferred to the collector. It moves to the side, is accelerated by the strong electric field in the depletion layer between the base and collector, and reaches the collector. Since the ability to inject electrons from the emitter to the base changes depending on Veb, the collector current is controlled by the base voltage. In a bipolar transistor that has only a normal homojunction, when electrons are injected from the emitter to the base, holes are injected from the base to the emitter, reducing emitter injection efficiency (ratio of electron current to emitter current). do. However, in HBT, A1o3Gao7As/G between the emitter and base
Because of the presence of the aAs hetepi interface, there is a barrier of about 50 meV against holes when looking from the base side to the emitter side, and injection of holes from the base to the emitter is suppressed. Therefore, the hole concentration in the base can be increased and the emitter electron concentration can be kept low to some extent without reducing the emitter injection efficiency. As a result, the base resistance is small,
The emitter-base capacitance is small and the base width is narrow, making it suitable for high-speed operation.

(発明が解決しようとする問題点) しかし、従来のHBTでは前述の利点を有しているのに
かかわらず、まだ高速化を阻害する要素を含んでいるた
め、充分な高速化は達成されていない。
(Problem to be solved by the invention) However, although the conventional HBT has the above-mentioned advantages, sufficient speed-up has not been achieved because it still includes elements that hinder speed-up. do not have.

高速化を阻害する要素の1つに、ベースの構造によるも
のがある。高濃度の不純物を含有している結果、不純物
散乱による少数キャリア移動速度の低下や、再結合中心
の増加による少数キャリアライフタイムの減少をまねい
ている。また、ベース内を少数キャリアは拡散で移動す
るため、温度の低下と共にベース走行時間が増大し、低
温における動作速度は遅い。
One of the factors that hinders speeding up is the structure of the base. As a result of containing a high concentration of impurities, the minority carrier movement speed decreases due to impurity scattering and the minority carrier lifetime decreases due to an increase in recombination centers. Furthermore, since minority carriers move within the base by diffusion, the base transit time increases as the temperature decreases, and the operating speed at low temperatures is slow.

本発明の目的は、従来のHBTの欠点を除去し、超高速
動作が可能な半導体装置を提供することにある。
An object of the present invention is to eliminate the drawbacks of conventional HBTs and to provide a semiconductor device capable of ultra-high-speed operation.

(問題点を解決するための手段) 本発明の半導体装置は、一導電型を有する半導体からな
るコレクタ層と、該コレクタ層と異なる導電型を有し禁
止帯幅がコレクタ層側から徐々に広がっている半導体か
らなるグレーディッドベース層と、前記コレクタ層と同
一導電型を有し禁止帯幅が前記グレーディッドベース層
よりも広い半導体からなるエミッタ層とを積層した構造
を存することを特徴とする。
(Means for Solving the Problems) A semiconductor device of the present invention has a collector layer made of a semiconductor having one conductivity type, and a conductivity type different from the collector layer, and a forbidden band width gradually widens from the collector layer side. and an emitter layer made of a semiconductor having the same conductivity type as the collector layer and having a wider forbidden band width than the graded base layer. .

(作用) 本発明の半導体装置においては、グレーディッドエミッ
タ層からグレーディッドベース層に注入される小数キャ
リアは、まずエミッタ層とグレーディッドベース層との
バンド不連続により高い工ネルギーを持って注入され、
さらにグレーディッドベース層の内部電界により加速さ
れ、高速でグレーディッドベース層を通過するため、超
高速動作が可能となる。
(Function) In the semiconductor device of the present invention, minority carriers injected from the graded emitter layer to the graded base layer are first injected with high energy due to band discontinuity between the emitter layer and the graded base layer. ,
Furthermore, it is accelerated by the internal electric field of the graded base layer and passes through the graded base layer at high speed, making ultra-high-speed operation possible.

(実施例) 以下、本発明について実施例を示す図面を参照して詳細
に説明する。
(Examples) Hereinafter, the present invention will be described in detail with reference to drawings showing examples.

第1図は本発明の第1の実施例を示す模式的断面図であ
る。第1図において第6図と同じ番号のものは第6図と
同等物で同一機能を果するものである。
FIG. 1 is a schematic cross-sectional view showing a first embodiment of the present invention. Components in FIG. 1 with the same numbers as in FIG. 6 are equivalent to those in FIG. 6 and perform the same functions.

8は禁止帯幅がコレクタ層2側からエミッタ層4まで徐
々に増加しているグレーディッドベース層である。第1
の実施例の各層の例としては、グレーディッドベース層
8をアクセプタ濃度が1×1019cm−3程度のp”
 −AlxGa、 、AsでA1組組成がコレクタ側か
らエミッタ側にかけて0から0.2まで直線的に変化さ
せたものとし、その他は前述の従来例と同じにしたもの
がある。
8 is a graded base layer whose bandgap width gradually increases from the collector layer 2 side to the emitter layer 4 side. 1st
As an example of each layer in the embodiment, the graded base layer 8 is made of p'' with an acceptor concentration of about 1 x 1019 cm-3.
-AlxGa, , As, the composition of the A1 group is changed linearly from 0 to 0.2 from the collector side to the emitter side, and the rest is the same as the above-mentioned conventional example.

この第1の実施例の動作で従来例と異なるところを前述
の材料を用い、このバンド構造を示す第2図を用いて説
明する。
The difference in operation of this first embodiment from the conventional example will be explained using the above-mentioned materials and using FIG. 2 showing the band structure.

第2図は第1図のエミッタ層4、グレーディッドベース
層8、コレクタ層にわたる模式的なバンド構造を示した
ものである。ΔEcはエミッタ層4とグレーディッドベ
ース層8との間の伝導帯端エネルギーの差、ΔEbはグ
レーディッドベース層8内の禁止帯幅の差である。
FIG. 2 schematically shows a band structure spanning the emitter layer 4, graded base layer 8, and collector layer shown in FIG. ΔEc is the difference in conduction band edge energy between the emitter layer 4 and the graded base layer 8, and ΔEb is the difference in forbidden band width within the graded base layer 8.

グレーディッドベース層8は組成のグレーディングを有
しているため、禁止帯幅がコレクタ側よりもエミッタ側
の方が大きくなっている。このグレーディッドベース層
8はp型であるため、この禁止帯の差は伝導帯のエネル
ギーの差として現われる。したがって、電子に対しては
禁止帯幅の差に。
Since the graded base layer 8 has composition grading, the forbidden band width is larger on the emitter side than on the collector side. Since the graded base layer 8 is p-type, the difference in the forbidden band appears as a difference in energy in the conduction band. Therefore, for electrons, there is a difference in the forbidden band width.

対応するポテンシャル差が存在することになり、電子は
ベース内で内部電界による加速を受ける。
A corresponding potential difference will exist and the electrons will be accelerated in the base by the internal electric field.

先の材料でグレーディッドベース層8がp”−GaAs
からp+−AIo2Gao、8Asまで変わっていると
すると、ポテンシャル差が約0.24Vとなる。また、
グレーディッドベース層厚が100OAとすると24K
Vの電界がかかることになる。したがって、エミッタ層
4から拡散でグレーディッドベース層へ入ってきた電子
は、まずエミッタ層4とグレーディッドベース層8との
間の伝導帯差ΔEc(先の材料では約0.07V)によ
り加速され、さらにグレーディッドベース中の電界によ
って加速される。もちろん、グレーテ゛イツトベース層
中では7オノン散乱や不純物散乱を受けて電子はエネル
ギーを失う。
The graded base layer 8 of the above material is p”-GaAs.
If it changes from p+-AIo2Gao to 8As, the potential difference will be about 0.24V. Also,
If the graded base layer thickness is 100OA, it is 24K.
An electric field of V will be applied. Therefore, electrons entering the graded base layer by diffusion from the emitter layer 4 are first accelerated by the conduction band difference ΔEc (approximately 0.07 V in the above material) between the emitter layer 4 and the graded base layer 8. , further accelerated by the electric field in the graded base. Of course, electrons lose energy in the grate base layer due to 7-onone scattering and impurity scattering.

しかし、再び電界により加速されるため、平均的な電子
の速度としては飽和速度(〜I X 107cm/5e
c)かそれ以上になる。この状態は低温においてもほと
んど変わらない。例えば、1oooAのグレーディッド
ベース層厚では走行時間がlp see以下となり、従
来構造の1/2以下に短縮される。
However, since it is accelerated again by the electric field, the average electron speed is the saturation speed (~I x 107cm/5e
c) or more. This state hardly changes even at low temperatures. For example, with a graded base layer thickness of 1oooA, the transit time is less than lpsee, which is shortened to less than half of that of the conventional structure.

さらに、はとんどの電子はホット化しているため、(伝
導帯端よりも高いエネルギー位置にある)再結合中心へ
の捕獲確率が減り、小数キャリアのライフタイムの減少
も抑えられる。
Furthermore, since most of the electrons are hot, the probability of capture by a recombination center (at a higher energy position than the conduction band edge) is reduced, and the decrease in minority carrier lifetime is also suppressed.

以上述べたように、本発明の構造によれば、ベースの不
純物濃度が高いのにもかかわらず、ベース走行時間を短
縮し、小数キャリアライフタイムの減少を抑制できる。
As described above, according to the structure of the present invention, even though the impurity concentration of the base is high, the base transit time can be shortened and the decrease in minority carrier lifetime can be suppressed.

その結果、高い電流増幅率を有し、超高速動作が可能と
なる。
As a result, it has a high current amplification factor and can operate at ultra high speed.

次に、前述した第1の実施例の製造方法について説明す
る。結晶成長方法としてはMBE(Molecular
Beam Epitaxy)を用い、n”−GaAs基
板上1上に厚さ0.5pmでドナー濃度がI X 10
16cm−3のn −GaAsコレクタ層2、厚さ50
0人でアクセプタ濃度が2×1019cm−3のp”−
AlxGa、−xAs(x=0−0.2)グレーディッ
ドベース層8、ドナー濃度が5×10】7cm−3で厚
さ0.5pmのn  A1o3Gao、7As工ミツタ
層4を順次成長した。エミッタ電極7はエミッタ層4表
面にAuGe/Auを蒸着後アロイして形成し、ベース
電極6はベース電極部のエミッタ層をエツチングで除去
したAuZu/Auを蒸着して形成した。コレクタ電極
5はInとした。この製作方法によるHBTにおいて、
トランジスタ1段当りの遅延時間として25psが得ら
れた。
Next, a manufacturing method of the first embodiment described above will be explained. The crystal growth method is MBE (Molecular
Beam Epitaxy), a donor concentration of I
n-GaAs collector layer 2 of 16 cm, thickness 50
p"- with 0 people and acceptor concentration of 2 x 1019 cm-3
An AlxGa, -xAs (x=0-0.2) graded base layer 8, and an nAlO3Gao, 7As graded base layer 4 having a donor concentration of 5x107 cm-3 and a thickness of 0.5 pm were successively grown. The emitter electrode 7 was formed by depositing and then alloying AuGe/Au on the surface of the emitter layer 4, and the base electrode 6 was formed by depositing AuZu/Au from which the emitter layer at the base electrode portion was removed by etching. The collector electrode 5 was made of In. In the HBT produced by this manufacturing method,
A delay time of 25 ps was obtained per transistor stage.

第3図は本発明の第2の実施例の模式的なバンド構造図
である。第3図において第2図と同じ番号のものは第2
図と同等物で同一機能を果すものである。9はエミッタ
層4とグレーディッドベース層8との間に設けられ、こ
の間にノツチ(とんがり)が出ないように伝導帯端エネ
ルギーがグレーディッドベース層側からエミッタ層側へ
と徐々に増加している材料からなるグレーテ゛イツトエ
ミッタ層である。
FIG. 3 is a schematic diagram of the band structure of the second embodiment of the present invention. In Figure 3, items with the same numbers as in Figure 2 are
It is equivalent to a diagram and performs the same function. 9 is provided between the emitter layer 4 and the graded base layer 8, and conduction band edge energy gradually increases from the graded base layer side to the emitter layer side so that notches are not formed between the emitter layer 4 and the graded base layer 8. This is a great emitter layer made of a certain material.

この第2の実施例の動作はほとんど第1−の実施例と同
じであるが、エミッタ・ベース間に伝導帯端エネルギー
のノツチが存在しないため、ノツチを通るトンネル電流
成分がなく、エミッタ、ベース間電圧Vebによらずグ
レーディッドベース層8に注入される電子のエネルギー
はほぼ一定となる。第1の実施例では、Vebの低いう
ちは電子の一部はトンネルによりノツチを抜けるため、
ΔEoよりも低いエネルギーの電子もグレーディッドベ
ース層8に注入されており、低電流レベルでは本発明の
効果が充分には現われない。これに対し、本実施例では
電流レベルによらず本発明の効果が発揮される。
The operation of this second embodiment is almost the same as the first embodiment, but since there is no conduction band edge energy notch between the emitter and base, there is no tunneling current component passing through the notch, and the emitter and base The energy of electrons injected into the graded base layer 8 is approximately constant regardless of the voltage Veb. In the first embodiment, while Veb is low, some of the electrons pass through the notch by tunneling, so
Electrons with energy lower than ΔEo are also injected into the graded base layer 8, and the effect of the present invention is not fully exhibited at low current levels. In contrast, in this embodiment, the effects of the present invention are exhibited regardless of the current level.

グレーディッドエミッタ層9として厚さ500人でグレ
ーディッドベース層側から又ミッタ層側にかけてA1o
3Gao8AsからAl114Ga、o6ASに徐々に
変化しているn−AlxGa1−xA5(n=5X 1
01017a’う)を用い、丁、ミッタ層4と12てn
 −A1o4Gao6Asを用い、他は第1の実施例と
同様にしたHBTを作製l−た。その結果、トランジス
タ1段当りの遅延時間として25psが得られ、低電流
レベルでの電流増幅率の低下が抑制された。
The graded emitter layer 9 has a thickness of 500 layers and is A1o from the graded base layer side to the emitter layer side.
n-AlxGa1-xA5 (n=5X 1
01017a'u), and the transmitter layers 4 and 12 are
- An HBT was fabricated using A1o4Gao6As, but in the same manner as in the first example. As a result, a delay time of 25 ps was obtained per transistor stage, and a decrease in current amplification factor at low current levels was suppressed.

以−ヒ述べた本発明の第ゴおよび第2の実施例ではnp
n 型のHBTについてしか示さなかったが、本発明は
半導体の導電型を反対にしたpnp型のものに対l−て
も同様に適用できることは明らかである。
In the third and second embodiments of the present invention described below, np
Although only an n-type HBT has been shown, it is clear that the present invention can be similarly applied to a pnp-type HBT in which the conductivity type of the semiconductor is reversed.

第4図は本発明の第3の実施例の模式的なバンド構造図
であり、第1の実施例の導電型を逆にしたものである。
FIG. 4 is a schematic band structure diagram of a third embodiment of the present invention, in which the conductivity type of the first embodiment is reversed.

第4図において、第2図と同じ番号のものは導電型が逆
の材料を示す。Δ砲はグレーディッドベース層8とエミ
ッタ層4との間の充満帯端エネルギーの差である。本実
施例の動作は、キャリアが正孔であることが異なるだけ
で、他は第1の実施例と同様である。導電型を逆にした
第1の実施例と同じ材料、構造を用いて30psの遅延
時間が得られた。
In FIG. 4, the same numbers as in FIG. 2 indicate materials with opposite conductivity types. The delta gun is the difference in band edge energy between the graded base layer 8 and the emitter layer 4. The operation of this embodiment is the same as the first embodiment except that the carriers are holes. A delay time of 30 ps was obtained using the same materials and structure as in the first embodiment with the conductivity type reversed.

第5図は本発明の第4の実施例の模式的なバンド構造図
であり、第2の実施例の導電型を逆にしたものである。
FIG. 5 is a schematic band structure diagram of a fourth embodiment of the present invention, in which the conductivity type of the second embodiment is reversed.

導電型を逆にした第2の実施例と同じ材料、構造を用い
て30psの遅延時間が得られ、低電流レベルでの電流
増幅率の低下が抑制された。
A delay time of 30 ps was obtained using the same materials and structure as in the second example in which the conductivity type was reversed, and a decrease in the current amplification factor at a low current level was suppressed.

以上述べたように、本発明はnpnおよびpnp型のH
BTに適用できることが明らかであり、また構造として
は、メサ型だけでなくイオン法人や再成長を用いたブレ
ーナ型のものでも良く、各層の成長順序が逆でもかまわ
ない。また各層の成長は、MBE法しか示さなかったが
、MOCVD(MetalOrganic Chemi
cal Vapor Deposition)、気相成
長法、液組成技法など他の成長法でも良い。
As described above, the present invention provides npn and pnp type H
It is clear that it can be applied to BT, and the structure may be not only a mesa type but also a Brehner type using ion corporations or regrowth, and the growth order of each layer may be reversed. Furthermore, although only the MBE method was shown for growth of each layer, MOCVD (Metal Organic Chemistry)
Other growth methods such as cal vapor deposition, vapor phase growth, and liquid composition techniques may also be used.

半導体としてはGaAs / AlGaAs系しか示さ
なかったが、同様にGaAsを用いたGaAs / I
nGaAsP /InGap系や、電子飽和速度がGa
Asよりも大きなInGaAsを用いたInGaAs 
/ InGaAlAs / InAlAs系、InGa
As / InGaAsP / InP 系 や、Ga
rb / AlGaSb /AlSb系等のIII−V
化合物半導体、Ge / 5iGe / Si系等の元
素半導体、CdTe / CdZnTe / ZnTe
系等のII−VI化合物半導体および、その他の各種半
導体でも本発明が適用できることは明らかである。また
、上に示した材料はほぼ格子定数が一致している組合せ
であるが、格子定数が異なっていて歪が入っている材料
(例えばInGaAs / InAlGaAs / A
lGaAs系)にも本発明は適用できる。
As a semiconductor, only GaAs/AlGaAs system was shown, but GaAs/I using GaAs as well
nGaAsP/InGap system, electron saturation velocity is Ga
InGaAs using InGaAs larger than As
/ InGaAlAs / InAlAs series, InGa
As / InGaAsP / InP system, Ga
III-V such as rb/AlGaSb/AlSb system
Compound semiconductors, elemental semiconductors such as Ge/5iGe/Si, CdTe/CdZnTe/ZnTe
It is clear that the present invention can be applied to II-VI compound semiconductors such as II-VI compound semiconductors and other various semiconductors. Furthermore, although the materials shown above are combinations in which the lattice constants are almost the same, there are also materials with different lattice constants and strains (for example, InGaAs/InAlGaAs/A
The present invention is also applicable to GaAs-based materials.

(発明の効果) 本発明の半導体装置によりベース遅延時間が大幅に減少
し、超高速動作が可能となる。
(Effects of the Invention) The semiconductor device of the present invention significantly reduces the base delay time and enables ultra high-speed operation.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施例の模式的Ifi−而図、
面2図はそのバンド構造図、第3図〜第5図は第2〜第
4の実施例のバンド構造図、第6図は従来のへテロ接合
バイポーラ件うンジスタの模式的断面図、第7図はその
バンド構造図である。 1・・・半導体基板 2・・・コレクタ層 3・・・ベース層 4・・・エミッタ層 5・・・コレクタ電極 6・・・ベース電極 7・・・エミッタ電極 8・・・グレーディッドベース層 9・・・グレーディッドエミッタ層 EC・・・伝導帯端 Ev・・・充満帯端 Er、・・フェルミ準位 Veb・・・エミッタ・ベース間電圧 Vbc”’ベース・コレクタ間電圧 ΔEb・・・グレーディッドベース層内の禁止帯幅差Δ
E0・・・伝導帯端差 第1図 第2図 第3図 第4図   21Lzウウ層
FIG. 1 is a schematic Ifi diagram of the first embodiment of the present invention;
2 is a band structure diagram thereof, FIGS. 3 to 5 are band structure diagrams of the second to fourth embodiments, FIG. 6 is a schematic sectional view of a conventional heterojunction bipolar transistor, and FIG. Figure 7 is a diagram of its band structure. 1...Semiconductor substrate 2...Collector layer 3...Base layer 4...Emitter layer 5...Collector electrode 6...Base electrode 7...Emitter electrode 8...Graded base layer 9...Graded emitter layer EC...Conduction band edge Ev...Filling band edge Er,...Fermi level Veb...Emitter-base voltage Vbc"'Base-collector voltage ΔEb... Forbidden band width difference Δ in graded base layer
E0...Conduction band edge difference Fig. 1 Fig. 2 Fig. 3 Fig. 4 21Lz U layer

Claims (3)

【特許請求の範囲】[Claims] (1)一導電型を有する半導体からなるコレクタ層と、
該コレクタ層と異なる導電型を有し禁止帯幅がコレクタ
層側から徐々に広がっている半導体からなるグレーディ
ッドベース層と、前記コレクタ層と同一導電型を有し禁
止帯幅がグレーディッドベース層よりも広い半導体から
なるエミッタ層とを積層した構造を有することを特徴と
する半導体装置。
(1) a collector layer made of a semiconductor having one conductivity type;
a graded base layer made of a semiconductor having a conductivity type different from that of the collector layer and whose forbidden band width gradually widens from the collector layer side; and a graded base layer having the same conductivity type as the collector layer and whose forbidden band width gradually widens from the collector layer side. 1. A semiconductor device characterized by having a structure in which an emitter layer made of a semiconductor having a width larger than that of the emitter layer is laminated.
(2)エミッタ層がn型半導体であり、エミッタ層の伝
導帯端エネルギーがグレーディッドベース層のエミッタ
層側の伝導帯端エネルギーよりも高い特許請求の範囲第
(1)項記載の半導体装置。
(2) The semiconductor device according to claim (1), wherein the emitter layer is an n-type semiconductor, and the conduction band edge energy of the emitter layer is higher than the conduction band edge energy of the emitter layer side of the graded base layer.
(3)エミッタ層がp型半導体であり、エミッタ層の充
満帯端エネルギーがグレーディッドベース層のエミッタ
層側の充満帯端エネルギーよりも低い特許請求の範囲第
(1)項記載の半導体装置。
(3) The semiconductor device according to claim (1), wherein the emitter layer is a p-type semiconductor, and the filling band edge energy of the emitter layer is lower than the filling band edge energy of the emitter layer side of the graded base layer.
JP22765086A 1986-09-25 1986-09-25 Semiconductor device Pending JPS6381854A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22765086A JPS6381854A (en) 1986-09-25 1986-09-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22765086A JPS6381854A (en) 1986-09-25 1986-09-25 Semiconductor device

Publications (1)

Publication Number Publication Date
JPS6381854A true JPS6381854A (en) 1988-04-12

Family

ID=16864193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22765086A Pending JPS6381854A (en) 1986-09-25 1986-09-25 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS6381854A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH023239A (en) * 1988-06-20 1990-01-08 Nippon Telegr & Teleph Corp <Ntt> Bipolar transistor
JPH02256241A (en) * 1989-03-29 1990-10-17 Canon Inc Semiconductor device and photoelectric transfer apparatus using it

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59227161A (en) * 1983-05-25 1984-12-20 アメリカン・テレフォン・アンド・テレグラフ・カムパニー Bipolar transistor
JPS611051A (en) * 1984-06-13 1986-01-07 Agency Of Ind Science & Technol Semiconductor bipolar transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59227161A (en) * 1983-05-25 1984-12-20 アメリカン・テレフォン・アンド・テレグラフ・カムパニー Bipolar transistor
JPS611051A (en) * 1984-06-13 1986-01-07 Agency Of Ind Science & Technol Semiconductor bipolar transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH023239A (en) * 1988-06-20 1990-01-08 Nippon Telegr & Teleph Corp <Ntt> Bipolar transistor
JPH02256241A (en) * 1989-03-29 1990-10-17 Canon Inc Semiconductor device and photoelectric transfer apparatus using it

Similar Documents

Publication Publication Date Title
US5177583A (en) Heterojunction bipolar transistor
EP0313749B1 (en) Heterojunction bipolar transistor
US5631477A (en) Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor
KR19980034078A (en) Hot Electron Device and Resonant Tunneling Hot Electronic Device
JPH038340A (en) Hetero junction bipolar transistor
EP0292568B1 (en) Hetero-junction bipolar transistor
US4716445A (en) Heterojunction bipolar transistor having a base region of germanium
JPH0665216B2 (en) Semiconductor device
US6049099A (en) Cadmium sulfide layers for indium phosphide-based heterojunction bipolar transistors
US5049955A (en) Semiconductor ballistic electron velocity control structure
JPH0750714B2 (en) Bipolar transistor
US4916495A (en) Semiconductor device with semi-metal
JP2692558B2 (en) Heterojunction bipolar transistor
EP0229672B1 (en) A heterojunction bipolar transistor having a base region of germanium
JPS6381854A (en) Semiconductor device
JPH061783B2 (en) Semiconductor device
EP0247667B1 (en) Hot charge-carrier transistors
US4772932A (en) Bipolar transistor and including gas layers between the emitter and base and the base and collector
JP2002076012A (en) Hetero junction bipolar transistor
JPS6390848A (en) Semiconductor device
JPH061782B2 (en) Semiconductor device
KR0163743B1 (en) A heterojunction bipolar transistor
JPS63161670A (en) Semiconductor device
JP2692559B2 (en) Heterojunction bipolar transistor
JPH0738393B2 (en) Semiconductor device