JPS638133Y2 - - Google Patents

Info

Publication number
JPS638133Y2
JPS638133Y2 JP7183683U JP7183683U JPS638133Y2 JP S638133 Y2 JPS638133 Y2 JP S638133Y2 JP 7183683 U JP7183683 U JP 7183683U JP 7183683 U JP7183683 U JP 7183683U JP S638133 Y2 JPS638133 Y2 JP S638133Y2
Authority
JP
Japan
Prior art keywords
output
flop
wafer
inverter
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7183683U
Other languages
Japanese (ja)
Other versions
JPS59176148U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP7183683U priority Critical patent/JPS59176148U/en
Publication of JPS59176148U publication Critical patent/JPS59176148U/en
Application granted granted Critical
Publication of JPS638133Y2 publication Critical patent/JPS638133Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Of Position Or Direction (AREA)
  • Controlling Sheets Or Webs (AREA)

Description

【考案の詳細な説明】 本考案は半導体ウエハー、例えばカセツトから
石英ボードに移し替える半導体ウエハーの移動を
検出する半導体ウエハーの移動検出装置に係り、
特に半導体ウエハーの逆方向への通過も検出する
ことができる半導体ウエハーの移動検出装置に関
するものである。
[Detailed Description of the Invention] The present invention relates to a semiconductor wafer movement detection device for detecting movement of a semiconductor wafer, for example, a semiconductor wafer being transferred from a cassette to a quartz board.
In particular, the present invention relates to a semiconductor wafer movement detection device that can also detect the passage of a semiconductor wafer in the opposite direction.

従来の半導体ウエハー、例えば上記カセツトか
ら石英ボードにウエハーを移し替えるときのウエ
ハーの移動検出の一例を第1図および第2図に基
づいて説明すると、第1図において、1は移替を
行いたい被移替物体であるウエハー、2a,2b
はこのウエハー1を転動させるためのレール、3
はウエハー1の通過を検出するための検出器、4
は移替を終つたウエハーである。
An example of detecting the movement of a wafer when transferring a conventional semiconductor wafer, for example, from the above-mentioned cassette to a quartz board, will be explained based on FIGS. 1 and 2. In FIG. Wafers, 2a and 2b, which are objects to be transferred
is a rail for rolling this wafer 1, 3
is a detector for detecting the passage of wafer 1; 4 is a detector for detecting the passage of wafer 1;
is the wafer that has completed the transfer.

第2図は第1図に示す位置Aから位置Bへのウ
エハーの移替を行うときの移替の確認を検出する
回路の一例を示す回路図である。
FIG. 2 is a circuit diagram showing an example of a circuit for detecting confirmation of transfer when a wafer is transferred from position A to position B shown in FIG.

この第2図において、3は第1図に示す被移替
物体であるウエハー1の通過を検出するための検
出器で、これは第1図に示す検出器3に対応す
る。5はこの検出器3の出力を入力としその極性
を反転させるインバータ、6はこのインバータ5
の出力をT端子(クロツクパルス端子)に入力と
するD型フリツプフロツプ、7はこのD型フリツ
プフロツプ6のQ出力とインバータ5の出力を入
力とし両入力の論理積をとる2入力のアンドゲー
トである。
In FIG. 2, numeral 3 denotes a detector for detecting the passage of the wafer 1, which is the object to be transferred, shown in FIG. 1, and this corresponds to the detector 3 shown in FIG. 5 is an inverter that inputs the output of this detector 3 and inverts its polarity; 6 is this inverter 5;
7 is a two-input AND gate which receives the Q output of the D-type flip-flop 6 and the output of the inverter 5 and calculates the AND of both inputs.

そして、上記D型フリツプフロツプ6の端子D
は(+)5Vの電源に接続され、端子には外部
からのリセツト信号8が供給されるように構成さ
れている。
Terminal D of the D-type flip-flop 6
is connected to a (+)5V power supply, and the terminal is configured so that a reset signal 8 is supplied from the outside.

つぎにこの第2図に示す回路の動作を各部の波
形を示すタイムチヤートである第3図を参照して
説明する。
Next, the operation of the circuit shown in FIG. 2 will be explained with reference to FIG. 3, which is a time chart showing waveforms at various parts.

まず、検出器3が第1図に示すウエハー1の通
過を検出すると、その出力信号の波形は第3図a
に示すように、ウエハー1の通過時に“L”(低
いレベル)から“H”(高いレベル)になり、そ
の通過後は“L”になる。この検出器3の出力を
入力とするインバータ5は第3図bに示すよう
に、aに示す波形を反転した波形の信号を出力す
る。そして、D型フリツプフロツプ6はインバー
タ5の第3図bに示す波形の“L”から“H”へ
の変化により、端子Qから第3図cに示すような
“H”に変化した波形の信号を出力する。アンド
ゲート7はこのD型フリツプフロツプ6の端子Q
からの出力とインバータ5の出力との論理積をと
り、その出力には第3図dに示すような波形の一
致信号が得られる。
First, when the detector 3 detects the passing of the wafer 1 shown in FIG. 1, the waveform of the output signal is as shown in FIG.
As shown in FIG. 3, the level changes from "L" (low level) to "H" (high level) when the wafer 1 passes, and then becomes "L" after passing. The inverter 5 which receives the output of the detector 3 as an input outputs a signal having a waveform that is an inversion of the waveform shown in a, as shown in FIG. 3b. When the inverter 5 changes the waveform from "L" to "H" as shown in FIG. 3b, the D-type flip-flop 6 receives a signal from the terminal Q whose waveform changes to "H" as shown in FIG. 3c. Output. AND gate 7 is the terminal Q of this D-type flip-flop 6.
The output from the inverter 5 is ANDed with the output from the inverter 5, and a matching signal having a waveform as shown in FIG. 3d is obtained at the output.

しかして、従来はこのアンドゲート7の波形の
“H”によりウエハー1の移替が正常に行われた
ことの確認にしていた。
Conventionally, the "H" waveform of the AND gate 7 was used to confirm that the wafer 1 had been transferred normally.

しかしながら、このような半導体ウエハーの移
動検出装置においては、ウエハーの通過による検
出器3の出力波形(第3図a参照)が1度でも発
生すれば、正常の信号が出力されるという不都合
があり、ウエハー1が第1図の位置Aより位置B
へ移動し、再び位置A側へ逆戻りしたような場合
の検出ができないという欠点があつた。
However, in such a semiconductor wafer movement detection device, there is an inconvenience that if the output waveform of the detector 3 (see Fig. 3a) occurs even once due to the passage of the wafer, a normal signal is output. , wafer 1 is moved from position A to position B in FIG.
There was a drawback that it was impossible to detect a situation in which the camera moved to position A and then returned to position A.

本考案は以上の点に鑑み、このような問題を解
決すると共にかかる欠点を除去すべくなされたも
ので、その目的は半導体ウエハーの移動に異常を
生じた場合にはすべてこれを検出することができ
る半導体ウエハーの移動検出装置を提供すること
にある。
In view of the above points, the present invention was devised to solve such problems and eliminate such drawbacks.The purpose of the present invention is to detect any abnormality in the movement of semiconductor wafers. An object of the present invention is to provide a semiconductor wafer movement detection device that can detect the movement of a semiconductor wafer.

このような目的を達成するため、本考案は半導
体ウエハーの通過路に第1および第2の2個の検
出器を設け、半導体ウエハーが正方向に通過した
後、逆方向へ通過したのを検出できるようにした
ものである。
In order to achieve this purpose, the present invention provides two detectors, a first and a second detector, in the passage of the semiconductor wafer, and detects when the semiconductor wafer passes in the forward direction and then in the reverse direction. It has been made possible.

以下、図面に基づき本考案の実施例を詳細に説
明する。
Hereinafter, embodiments of the present invention will be described in detail based on the drawings.

第4図は本考案による半導体ウエハーの移動検
出装置の実施例の説明に供する構成図である。
FIG. 4 is a configuration diagram for explaining an embodiment of the semiconductor wafer movement detection device according to the present invention.

この第4図において第1図と同一符号のものは
相当部分を示し、3,9はウエハー1の通過を検
出するための第1および第2の検出器である。
In FIG. 4, the same reference numerals as in FIG. 1 indicate corresponding parts, and 3 and 9 are first and second detectors for detecting passage of the wafer 1.

第5図は本考案による半導体ウエハーの移動検
出装置の一実施例を示す構成図で、説明に必要な
部分のみを示す。
FIG. 5 is a block diagram showing an embodiment of a semiconductor wafer movement detection device according to the present invention, and only the parts necessary for explanation are shown.

この第5図において第4図と同一符号のものは
相当部分を示し、10は第1の検出器3の出力を
入力としその極性を反転させる第1のインバー
タ、11はこの第1のインバータ10の出力を端
子Tに入力とする第1のD型フリツプフロツプ、
12は第2の検出器9の出力を入力としその極性
を反転させる第2のインバータ、13はこの第2
のインバータ12の出力を端子Tに入力とする第
2のD型フリツプフロツプ、14はこの第2のD
型フリツプフロツプ13のQ出力と第1および第
2のインバータ10,12の各出力を入力としこ
れら各入力の論理積をとる3入力のアンドゲート
である。
In FIG. 5, the same reference numerals as in FIG. 4 indicate corresponding parts; 10 is a first inverter that receives the output of the first detector 3 and inverts its polarity; 11 is the first inverter 10; a first D-type flip-flop whose output is input to a terminal T;
12 is a second inverter which inputs the output of the second detector 9 and inverts its polarity; 13 is this second inverter;
A second D-type flip-flop 14 inputs the output of the inverter 12 at the terminal T.
This is a three-input AND gate which receives the Q output of the type flip-flop 13 and the outputs of the first and second inverters 10 and 12, and calculates the AND of these inputs.

そして、この第1のD型フリツプフロツプ11
の端子Dは5Vの電源に接続され、端子Qは第2
のD型フリツプフロツプ13の端子Dに接続さ
れ、第1のD型フリツプフロツプ11の端子
は第2のD型フリツプフロツプ13の端子に接
続されている。また、第2のD型フリツプフロツ
プ13の端子には外部からのリセツト信号1
5が供給されるように構成されている。
This first D-type flip-flop 11
Terminal D is connected to the 5V power supply, and terminal Q is connected to the second
The terminal of the first D-type flip-flop 11 is connected to the terminal of the second D-type flip-flop 13. Further, the terminal of the second D-type flip-flop 13 receives an external reset signal 1.
5 is supplied.

つぎにこの第5図に示す実施例の動作を第6図
を参照して説明する。この第6図は第4図の位置
Aから位置Bへのウエハーの移替を行つたときの
各部の波形を示すタイムチヤートである。
Next, the operation of the embodiment shown in FIG. 5 will be explained with reference to FIG. 6. FIG. 6 is a time chart showing the waveforms of various parts when the wafer is transferred from position A to position B in FIG.

まず、第1の検出器3が第4図に示すウエハー
1の通過を検出すると、その出力信号の波形は第
6図aに示すように、ウエハー1の通過時に
“L”から“H”になり、その通過後は“L”に
なる。この第1の検出器3の出力を入力とする第
1のインバータ10は第6図bに示すように、a
に示す波形を反転した波形の信号を出力する。そ
して、第1のD型フリツプフロツプ11は第1の
インバータ10の第6図bに示す波形の“L”か
ら“H”への変化により、端子Qから第6図cに
示すような“H”に変化した波形の信号を出力す
る。そして、アンドゲート14からは、第1のイ
ンバータ10および第2のインバータ12の各出
力および第2のD型フリツプフロツプ13のQ出
力の論理積をとつた第6図dに示すような波形の
信号を出力する。
First, when the first detector 3 detects the passing of the wafer 1 shown in FIG. 4, the waveform of its output signal changes from "L" to "H" when the wafer 1 passes, as shown in FIG. 6a. After passing through, it becomes "L". The first inverter 10, which receives the output of the first detector 3 as an input, has a
Outputs a signal with a waveform that is an inversion of the waveform shown in . The first D-type flip-flop 11 changes from terminal Q to "H" as shown in FIG. 6c due to the change of the waveform of the first inverter 10 from "L" to "H" shown in FIG. 6b. Outputs a signal with a waveform that changes to . Then, from the AND gate 14, a signal having a waveform as shown in FIG. Output.

また、第5図に示す第2の検出器9が第4図に
示すウエハー1の通過を検出すると、その出力信
号の波形は第6図eに示すように、ウエハー1の
通過時に“L”から“H”になり、その通過後は
“L”になる。この第2の検出器9の出力を入力
とする第2のインバータ12は第6図fに示すよ
うに、eに示す波形を反転した波形の信号を出力
する。そして、第2のD型フリツプフロツプ13
は、第2のインバータ12の第6図fに示す波形
の“L”から“H”への変化により、端子Qから
第6図gに示すような“H”に変化した波形の信
号を出力すると同時に、端子から第6図hに示
すような波形の信号によつて第1のD型フリツプ
フロツプ11をリセツトする。そして、この第2
のD型フリツプフロツプ13の出力に基いてアン
ドゲート14からは、第1のインバータ10と第
2のインバータ12および第2のD型フリツプフ
ロツプ13の各出力の論理積をとつた第6図dに
示すような波形の信号を出力する。そして、この
アンドゲート14の第6図dに示すような“H”
の信号がウエハーの移替が正常に行なわれた信号
となる。
Further, when the second detector 9 shown in FIG. 5 detects the passing of the wafer 1 shown in FIG. 4, the waveform of the output signal becomes "L" as shown in FIG. 6 e. It becomes "H" from then on, and becomes "L" after passing through. The second inverter 12 which receives the output of the second detector 9 as an input outputs a signal having a waveform that is an inversion of the waveform shown in e, as shown in FIG. 6f. Then, a second D-type flip-flop 13
When the second inverter 12 changes from "L" to "H" in the waveform shown in FIG. 6(f), a signal whose waveform changes to "H" as shown in FIG. 6(g) is output from the terminal Q. At the same time, the first D-type flip-flop 11 is reset by a signal having a waveform as shown in FIG. 6h from the terminal. And this second
Based on the output of the D-type flip-flop 13, the AND gate 14 calculates the AND of the outputs of the first inverter 10, the second inverter 12, and the second D-type flip-flop 13, as shown in FIG. 6d. Outputs a signal with a waveform like this. Then, "H" as shown in FIG. 6d of this AND gate 14
The signal indicates that the wafer has been transferred normally.

つぎに、ウエハーの移替が異常の場合の動作に
ついて説明する。
Next, the operation when the wafer transfer is abnormal will be explained.

このウエハーの移替が異常となるのは、次のよ
うなことが考えられる。
The reason why this wafer transfer becomes abnormal is considered to be as follows.

まず、第1に、位置Aから位置Bへ全く移動し
ない。第2の、位置Aと位置Bの間で詰まる。第
3に、位置Aから位置Bへ移動し、また位置Aへ
逆戻りする。
First, it does not move from position A to position B at all. Second, stuck between position A and position B. Third, move from position A to position B and back to position A.

この上記第1の位置Aから位置Bへ全く移動し
ないのはアンドゲート14の出力が“L”になる
ことで検出することができ、上記第2の位置Aと
位置Bの間で詰まつているのは、インバータ10
およびインバータ12の出力が“L”になつてい
ることで検出することができる。
The fact that there is no movement from the first position A to the position B can be detected by the output of the AND gate 14 becoming "L", and the fact that there is no movement from the first position A to the position B can be detected by the fact that the output of the AND gate 14 becomes "L". There is inverter 10
It can be detected that the output of the inverter 12 is "L".

そして、上記第3の位置Aから位置Bへ移動
し、また、位置Aに逆戻りした場合には第7図に
示すようなタイミングとなる。この第7図におい
て、a,b,c……hはそれぞれ第5図の実施例
における各部の波形を示すタイムチヤートであ
る。
Then, when moving from the third position A to position B and returning to position A, the timing is as shown in FIG. 7. In this FIG. 7, a, b, c...h are time charts showing the waveforms of each part in the embodiment of FIG. 5, respectively.

この場合には、第7図eに示す第2の検出器9
のウエハー検出の信号が第7図aに示す第1の検
出器3のウエハー検出の信号より時間的に早く入
るため、第2のインバータ12の第7図fに示す
信号の“L”から“H”へ変化するときに、第2
のD型フリツプフロツプ13のD端子が“L”の
ため端子Qの出力は変化しない。このため、アン
ドゲート14の出力は第7図dに示すように
“L”となり、ウエハーの移替の異常を検知する
ことができる。
In this case, the second detector 9 shown in FIG.
Since the wafer detection signal of the second inverter 12 enters earlier in time than the wafer detection signal of the first detector 3 shown in FIG. 7a, the signal of the second inverter 12 shown in FIG. When changing to “H”, the second
Since the D terminal of the D-type flip-flop 13 is at "L", the output of the terminal Q does not change. Therefore, the output of the AND gate 14 becomes "L" as shown in FIG. 7d, and an abnormality in wafer transfer can be detected.

また、第1のD型フリツプフロツプ11のQ出
力は第7図cに示すように“H”のままとなるの
で、ウエハーの逆戻りが発生したことの信号とし
て利用することができる。
Furthermore, since the Q output of the first D-type flip-flop 11 remains at "H" as shown in FIG. 7c, it can be used as a signal indicating that the wafer has returned.

このようにして、ウエハーの移替の異常を検出
することができ、その後は外部からのリセツト信
号15により第2のD型フリツプフロツプをリセ
ツトすることができる。
In this way, an abnormality in wafer transfer can be detected, and thereafter the second D-type flip-flop can be reset by the external reset signal 15.

以上の説明から明らかなように、本考案によれ
ば、複雑な手段を用いることなく、半導体ウエハ
ーの通過路に第1および第2の2個の検出器を設
けるという簡単な構成によつて、半導体ウエハー
の逆方向への通過をも検出することができるの
で、実用上の効果は極めて大である。また、半導
体ウエハーの移替えを確実に検出することができ
るという点においても極めて有効である。
As is clear from the above description, according to the present invention, the simple structure of providing two detectors, the first and second detectors, in the passage of the semiconductor wafer, without using complicated means, enables Since the passage of the semiconductor wafer in the opposite direction can also be detected, the practical effect is extremely large. Furthermore, it is extremely effective in that it is possible to reliably detect the transfer of semiconductor wafers.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の半導体ウエハーの移動検出装置
の一例を説明するための構成図、第2図は従来の
半導体ウエハーの移動検出装置の一例を示す構成
図、第3図は第2図の動作説明に供する各部波形
を示すタイムチヤート、第4図は本考案による半
導体ウエハーの移動検出装置の実施例を説明する
ための構成図、第5図は本考案による半導体ウエ
ハーの移動検出装置の一実施例を示す構成図、第
6図および第7図は第5図に示す実施例の動作説
明に供する各部波形を示すタイムチヤートであ
る。 1……ウエハー、3,9……検出器、10,1
2……インバータ、11,13……D型フリツプ
フロツプ、14……アンドゲート。
Fig. 1 is a block diagram for explaining an example of a conventional semiconductor wafer movement detection device, Fig. 2 is a block diagram showing an example of a conventional semiconductor wafer movement detection device, and Fig. 3 is the operation of Fig. 2. A time chart showing waveforms of various parts for explanation, FIG. 4 is a configuration diagram for explaining an embodiment of the semiconductor wafer movement detection device according to the present invention, and FIG. 5 is an implementation of the semiconductor wafer movement detection device according to the present invention. A configuration diagram showing an example, and FIGS. 6 and 7 are time charts showing waveforms of various parts for explaining the operation of the embodiment shown in FIG. 1...Wafer, 3,9...Detector, 10,1
2... Inverter, 11, 13... D-type flip-flop, 14... AND gate.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 半導体ウエハーの通過路に設けた第1および第
2の2個の検出器と、この第1および第2の検出
器の各出力をそれぞれ第1および第2のインバー
タを介してそのクロツクパルス端子への入力とす
る第1および第2のフリツプフロツプと、前記第
1および第2のインバータの各出力と前記第2の
フリツプフロツプのQ出力を入力としこれら各入
力の論理積をとるアンドゲートとを備え、前記第
1のフリツプフロツプのQ出力を前記第2のフリ
ツプフロツプのD入力へ接続し、第2のフリツプ
フロツプの出力を第1のフリツプフロツプの
RD入力へ接続し、前記半導体ウエハーが正方向
に通過した後逆方向へ通過するのを検出し得るよ
うにしたことを特徴とする半導体ウエハーの移動
検出装置。
Two detectors, a first and a second detector, are provided in the passage of the semiconductor wafer, and the respective outputs of the first and second detectors are connected to the clock pulse terminals of the detectors via the first and second inverters, respectively. comprising first and second flip-flops as inputs, and an AND gate that receives the outputs of the first and second inverters and the Q output of the second flip-flop as inputs, and calculates the AND of these inputs; The Q output of the first flip-flop is connected to the D input of the second flip-flop, and the output of the second flip-flop is connected to the D input of the second flip-flop.
1. A semiconductor wafer movement detection device, characterized in that it is connected to an RD input to detect when the semiconductor wafer passes in a forward direction and then passes in a reverse direction.
JP7183683U 1983-05-12 1983-05-12 Semiconductor wafer movement detection device Granted JPS59176148U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7183683U JPS59176148U (en) 1983-05-12 1983-05-12 Semiconductor wafer movement detection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7183683U JPS59176148U (en) 1983-05-12 1983-05-12 Semiconductor wafer movement detection device

Publications (2)

Publication Number Publication Date
JPS59176148U JPS59176148U (en) 1984-11-24
JPS638133Y2 true JPS638133Y2 (en) 1988-03-10

Family

ID=30201989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7183683U Granted JPS59176148U (en) 1983-05-12 1983-05-12 Semiconductor wafer movement detection device

Country Status (1)

Country Link
JP (1) JPS59176148U (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0638019Y2 (en) * 1986-09-30 1994-10-05 大日本スクリ−ン製造株式会社 Substrate transfer device in substrate processing apparatus

Also Published As

Publication number Publication date
JPS59176148U (en) 1984-11-24

Similar Documents

Publication Publication Date Title
US4686677A (en) Apparatus and method for detecting time-related faults
JPS638133Y2 (en)
JP2805523B2 (en) Instability detection device for distance sensor
JPH0658386B2 (en) Counter device
JPH0735457Y2 (en) Circuit operation monitoring circuit
JP3665702B2 (en) Delay device
SU1674140A2 (en) Input-output interface controller
JPH03162622A (en) Counting circuit
JPH0465685A (en) Scan register circuit
JPH0923568A (en) Open-phase detector of power supply
JPS59161077U (en) Phase difference detection device
JPH0834421B2 (en) Timer-circuit
JPH04307372A (en) Edge detection circuit device
JPH04244971A (en) Pulse interval measuring circuit
JPH0344671B2 (en)
JPS6141407B2 (en)
JPS6198016A (en) Comparison system for pulse train phase
JPS63169829A (en) Disconnection detector for encoder
JPS6364565A (en) Gate pulse open-phase detection circuit of semiconductor converter
JPS62280952A (en) System for supplying clock to timer
JPS642972B2 (en)
JPH0544684B2 (en)
JPH05119157A (en) X-ray detector
JPH0583869B2 (en)
JPS6364723B2 (en)