JPS6380775A - Controller for inverter - Google Patents

Controller for inverter

Info

Publication number
JPS6380775A
JPS6380775A JP61222164A JP22216486A JPS6380775A JP S6380775 A JPS6380775 A JP S6380775A JP 61222164 A JP61222164 A JP 61222164A JP 22216486 A JP22216486 A JP 22216486A JP S6380775 A JPS6380775 A JP S6380775A
Authority
JP
Japan
Prior art keywords
current
amplitude
circuit
pulse width
modulated wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61222164A
Other languages
Japanese (ja)
Inventor
Shigeta Ueda
上田 茂太
Mitsusachi Motobe
本部 光幸
Kazuo Honda
一男 本田
Hiromi Inaba
博美 稲葉
Hideaki Takahashi
秀明 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61222164A priority Critical patent/JPS6380775A/en
Publication of JPS6380775A publication Critical patent/JPS6380775A/en
Pending legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

PURPOSE:To reduce a distortion rate by providing means for detecting load condition, and means for varying the amplitude of a modulation wave or carrier in response to the detection. CONSTITUTION:An inverter main circuit is composed of an AC power source 1, a power reactor 3, a smoothing reactor 4, a power inverter 5, an output terminal capacitor 6, a motor 7 and a speed detector 8. A controller is composed of a current controller 10, a pulse distributor 12, a comparator 13, a modulation wave amplitude calculator 14, a modulation wave generator 15, a carrier generator 16, a vector calculator 17 and a pulse distributor 18. A current command value (i) and a phase command value theta of a current flowing to the motor 7 are obtained as the output signals of the calculator 17, and input from a current controller 19 to the gates of the reactors 3. The value theta is input from the generator 15 to the gates of the inverters 5. Thus, since the amplitude of the modulation wave is varied in response to the load condition, the allowable minimum pulse width can be always obtained.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、交流電動機の駆動装置に係り、特に自己消弧
機能を有するスイッチング素子を利用したインバータの
制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an AC motor drive device, and more particularly to an inverter control device using a switching element having a self-extinguishing function.

〔従来の技術〕[Conventional technology]

インバータの制御装置として、例えば電気学会「半導体
電力変換研究会資料JSPC−84−36に記載されて
いる従来の電流形インバータのパルス幅変調制御装置は
、変調波振幅あるいは搬送波振幅は固定して使用してい
る。これは、変調波振幅と搬送波振幅の比を、′r4流
パターンに含まれる特定高調波の含有率を小さくする、
あるいはひずみ率を小さくするといった理由から、ある
値に固定しているものである。また搬送波の周波数は、
負荷条件に関係なく一定時間内におけるスイッチング回
数が常に等しくなるように固定している。
As an inverter control device, for example, the conventional pulse width modulation control device for current source inverters described in the Institute of Electrical Engineers of Japan ``Semiconductor Power Conversion Study Group Material JSPC-84-36'' is used with a fixed modulation wave amplitude or carrier wave amplitude. This reduces the ratio of the modulated wave amplitude to the carrier wave amplitude, and reduces the content of specific harmonics included in the 'r4 flow pattern.
Alternatively, it is fixed at a certain value for the purpose of reducing the strain rate. Also, the frequency of the carrier wave is
The number of switching times within a certain period of time is always fixed to be the same regardless of the load conditions.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記従来技術においては、電動機負荷が増加し、直流電
流が増えた場合、スイッチング素子の許容最小パルス幅
が無負荷時に比べ広くなり、これより狭い幅のパルスが
、電流パターン中に存在するようになる結果、素子の破
壊といった問題が発生する。また、電動機負荷が最大の
場合の最小パルス幅が確保されるように振幅比を選んで
固定した場合には、以前の振幅比固定の場合と比較し軽
負荷時に高調波抑制の効果が少なくなり、ひずみ率が大
きくなるといった問題も発生する。
In the above conventional technology, when the motor load increases and the DC current increases, the minimum allowable pulse width of the switching element becomes wider than when there is no load, and pulses with a narrower width than this become present in the current pattern. As a result, problems such as element destruction occur. Additionally, if the amplitude ratio is selected and fixed to ensure the minimum pulse width when the motor load is maximum, the effect of harmonic suppression at light loads will be reduced compared to the previous case where the amplitude ratio was fixed. , the problem of increased strain rate also occurs.

本発明は、スイッチング素子の許容最小パルス幅を負荷
条件に応じて確保することにより、高調波を少なく、ひ
ずみ率を小さく保ったまま電動機を運転することができ
るようにしたインバータの制御装置を提供することを目
的とする。
The present invention provides an inverter control device that enables an electric motor to be operated while minimizing harmonics and maintaining a low distortion factor by ensuring the minimum allowable pulse width of the switching element according to the load conditions. The purpose is to

〔問題点を解決するための手段〕[Means for solving problems]

上記目的は、負荷条件を検出する手段と前記手段に応じ
て変調波あるいは搬送波の振幅を可変する手段を設ける
ことにより達成される。
The above object is achieved by providing means for detecting load conditions and means for varying the amplitude of the modulated wave or carrier wave in accordance with the means.

〔作用〕 負荷条件は、直流電流値を検出することによって得るこ
とができ、直流電流値に比例した出力電圧が得られる。
[Operation] The load condition can be obtained by detecting the DC current value, and an output voltage proportional to the DC current value can be obtained.

変調波あるいは搬送波の振幅を前記負荷条件に応じて可
変することによって、スイッチング素子に供給するパル
ス列の最小パルス幅を可変できる。従って、負荷条件に
よって変化するスイッチング素子の許容最小パルス幅を
常時確保することができるので負荷条件の広範囲な領域
にわたり出力電流に含まれる高調波も少なく、ひずみ率
を小さくできる。
By varying the amplitude of the modulated wave or carrier wave according to the load conditions, the minimum pulse width of the pulse train supplied to the switching element can be varied. Therefore, it is possible to always ensure the minimum allowable pulse width of the switching element, which varies depending on the load conditions, so that there are few harmonics contained in the output current over a wide range of load conditions, and the distortion factor can be reduced.

〔実施例〕〔Example〕

以下、本発明の実施例を図面を用いて説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第1図は、本発明の第一の実施例を示す構成図であって
、1は交流電源、3は直流電流を制御する順変換器、4
は直流電流を平滑するりアクドル、5は自己消弧機能を
有するスイッチング素子で構成された逆変換器、6はス
イッチング時の過電圧吸収とフィルタの機能を備えた出
力端コンデンサ、7は電動機、8は速度検出器で、以上
により主回路を構成する。
FIG. 1 is a configuration diagram showing a first embodiment of the present invention, in which 1 is an AC power supply, 3 is a forward converter for controlling DC current, and 4 is a block diagram showing a first embodiment of the present invention.
5 is an inverse converter composed of a switching element with a self-extinguishing function, 6 is an output end capacitor with a function of overvoltage absorption and filtering during switching, 7 is a motor, 8 is an accelerator for smoothing DC current, is a speed detector, and the above constitutes the main circuit.

また、9と11はゲートアンプ、10は電流制御回路、
12はパルス分配回路、13は比較回路、14は変調波
振幅演算回路、15は変調波発生回路、16は搬送波発
生回路、17はベクトル演算回路、18はパルス分配回
路であり、以上により制御装置を構成する。
Also, 9 and 11 are gate amplifiers, 10 is a current control circuit,
12 is a pulse distribution circuit, 13 is a comparison circuit, 14 is a modulated wave amplitude calculation circuit, 15 is a modulated wave generation circuit, 16 is a carrier wave generation circuit, 17 is a vector calculation circuit, and 18 is a pulse distribution circuit. Configure.

同図において、ベクトル演算回路17の出力信号として
、電流指令値i*、電動機に流れる電流の位相指令値θ
*が得られる。i*は電流制御系19へ入力され、ゲー
トアンプ9を経て順変換器を各ゲートへ入力される。
In the figure, the output signal of the vector calculation circuit 17 is a current command value i*, a phase command value θ of the current flowing through the motor.
* is obtained. i* is input to the current control system 19, passes through the gate amplifier 9, and is input to each gate of the forward converter.

一方、位相指令θ*は変調波発生回路15の入力信号と
なる。この変調波発生回路15は例えば第2図のように
構成される。
On the other hand, the phase command θ* becomes an input signal to the modulated wave generation circuit 15. This modulated wave generation circuit 15 is configured as shown in FIG. 2, for example.

第2図は変調波発生回路の構成図であり、155はディ
ジタル/アナログ変換器(D/A)と呼ばれるもので、
位相指令θ*のディジタル量に応じて得られる出力電圧
Voutの最大振幅を比較入力(REF)により制御す
ることができる。従って、位相指令θ*の最大振幅値B
を可変することができる。この出力信号e、と第1図の
搬送波発生回路16の出力信号eeとが比較回路13に
おいて比較され、インバータ動作周期の60度毎に繰り
返す基本パルス幅変調制御パターンPTNが得られる。
FIG. 2 is a block diagram of the modulated wave generation circuit, and 155 is called a digital/analog converter (D/A).
The maximum amplitude of the output voltage Vout obtained according to the digital amount of the phase command θ* can be controlled by the comparison input (REF). Therefore, the maximum amplitude value B of the phase command θ*
can be varied. This output signal e and the output signal ee of the carrier wave generation circuit 16 shown in FIG. 1 are compared in the comparator circuit 13 to obtain a basic pulse width modulation control pattern PTN which is repeated every 60 degrees of the inverter operating period.

このPTNはパルス分配回路12で各相へパルス分配さ
れ、ゲートアンプ11を経て逆変換器5の各ゲートへ入
力される。変調波と搬送波の関係は例えば第3図のよう
に構成される。
This PTN is pulse-distributed to each phase by a pulse distribution circuit 12, and is inputted to each gate of the inverter 5 via a gate amplifier 11. The relationship between the modulated wave and the carrier wave is configured as shown in FIG. 3, for example.

第3図は変調波と搬送波の関係を示す動作波形図であっ
て、変調波e、は振幅Bの台形波、搬送波ecは振幅A
の三角波で、6c>6.の時“L″、ec5e、の時“
H”となるパターンを基本パルス幅変調制御パターンP
TNとする。このPTNは分配回路12において論理演
算が施され最終的な電流パターンi、が得られる。ここ
で、振幅比りの決定方法を第4図により説明する。
FIG. 3 is an operational waveform diagram showing the relationship between the modulated wave and the carrier wave, where the modulated wave e is a trapezoidal wave with an amplitude of B, and the carrier wave ec is an amplitude of A.
With the triangular wave, 6c>6. When “L”, when ec5e “
Basic pulse width modulation control pattern P
Let it be TN. This PTN is subjected to a logical operation in the distribution circuit 12 to obtain the final current pattern i. Here, a method for determining the amplitude ratio will be explained with reference to FIG.

第4図は本発明の第一の実施例の制御特性図であって、
同図において、定格点における許容最小パルス幅t□。
FIG. 4 is a control characteristic diagram of the first embodiment of the present invention,
In the figure, the allowable minimum pulse width t□ at the rated point.

は、電動機のあらゆる負荷条件での正常な運転を確保す
るための値で、この値以下の幅のパルスが存在してはい
けない。もし存在した場合には、スイッチング素子破壊
に至る。
is a value to ensure normal operation of the motor under all load conditions, and pulses with a width less than this value must not exist. If present, the switching element will be destroyed.

第3図の電流パターンi、における最小パルス幅t8は
振幅比りの関数で第4図(b)のようになっているから
、最小パルス幅t3をt□。より広くするために、振幅
比りはり、以下に設定する必要がある。第3図において
例えばBが大きい時には(a)のように1sが小さく、
Bが小さい(b)の場合にはt、が大きくなる。このよ
うにしてBを変えることにより最小のパルス幅Bを可変
できる。
Since the minimum pulse width t8 in the current pattern i in FIG. 3 is a function of the amplitude ratio as shown in FIG. 4(b), the minimum pulse width t3 is set to t□. To make it wider, the amplitude ratio needs to be set as follows. In Fig. 3, for example, when B is large, 1s is small as in (a),
In the case (b) where B is small, t becomes large. By changing B in this manner, the minimum pulse width B can be varied.

一方、第1図における変調波振幅演算回路14を、直流
電流値14を入力信号とし、第4図(a)。
On the other hand, the modulated wave amplitude calculation circuit 14 in FIG. 1 is configured with the DC current value 14 as an input signal, as shown in FIG. 4(a).

(b)に示した特性の関数発生器としているため、出力
信号即ち変調波振幅Bは14の変化に応じて変化する。
Since the function generator has the characteristics shown in (b), the output signal, that is, the modulated wave amplitude B changes in accordance with the change in 14.

搬送波振幅Aは一定としているので振幅比りは、同図(
a)、  (b)に示す特性に従って変化する。従って
、直流電流値14が変わった場合でも、その時に許容さ
れる最小のパルス幅で逆変換器5を運転できるためDを
定格値D1に固定した場合と比較すると、第4図(c)
、  (d)からもわかるように広範囲にわたり低次高
調波成分を少なくかつひずみ率σを小さく保ったまま電
動m運転を行うことができる。
Since the carrier wave amplitude A is constant, the amplitude ratio is as shown in the figure (
It changes according to the characteristics shown in a) and (b). Therefore, even if the DC current value 14 changes, the inverter 5 can be operated with the minimum pulse width allowed at that time, so compared to the case where D is fixed at the rated value D1, as shown in Fig. 4(c).
As can be seen from , (d), electric m-operation can be performed over a wide range while reducing low-order harmonic components and keeping the distortion rate σ small.

第5図は本発明の第二の実施例を示す制御回路の要部構
成図であって、13は比較回路、15は変調波発生回路
、16は搬送波発生回路、20は変調波振幅演算回路、
26はリミット回路である。
FIG. 5 is a block diagram of main parts of a control circuit showing a second embodiment of the present invention, in which 13 is a comparison circuit, 15 is a modulated wave generation circuit, 16 is a carrier wave generation circuit, and 20 is a modulated wave amplitude calculation circuit. ,
26 is a limit circuit.

前記第一の実施例では、変調波e、の振幅Bを変調波振
幅演算回路14において直接制御していたが、変調波の
振幅Bは一定とし、その振幅を変調波振幅演算回路14
の出力でリミットしても全く同様の効果を得ることがで
きる。第5図に示した実施例においては、リミット回路
26を設けたことによって、変調波e11は振幅がB′
にリミットされe 、 /なる変調波が得られる。この
e 、 lと搬送波発生回路16の出力ecを比較する
場合には、振幅B′が小さくなるほど第3図における電
流パターンPTNの最小パルス幅t、が大きくなる。こ
のように変調波の振幅B′を制御することによって許容
最小パルス幅を確保することもできる。
In the first embodiment, the amplitude B of the modulated wave e was directly controlled in the modulated wave amplitude calculation circuit 14, but the amplitude B of the modulated wave is constant, and the amplitude is controlled by the modulated wave amplitude calculation circuit 14.
Exactly the same effect can be obtained by limiting the output. In the embodiment shown in FIG. 5, by providing the limit circuit 26, the modulated wave e11 has an amplitude of B'.
A modulated wave limited to e, / is obtained. When comparing e and l with the output ec of the carrier wave generation circuit 16, the smaller the amplitude B', the larger the minimum pulse width t of the current pattern PTN in FIG. 3. By controlling the amplitude B' of the modulated wave in this manner, it is also possible to ensure the minimum allowable pulse width.

第6図は本発明の第三の実施例を示す制御回路の要部構
成図であって、13は比較回路、15は変調波発生回路
、16は搬送波発生回路、20は変調波振幅演算回路で
ある。前記第一の実施例では、振幅比D (−B/A)
を変える場合、Aを一定とし、Bを可変としたが、これ
とは逆にBを一定とし、Aを可変としても、以下第三の
実施例として説明するように、全く同様の効果を得るこ
とができる。
FIG. 6 is a block diagram of main parts of a control circuit showing a third embodiment of the present invention, in which 13 is a comparison circuit, 15 is a modulated wave generation circuit, 16 is a carrier wave generation circuit, and 20 is a modulated wave amplitude calculation circuit. It is. In the first embodiment, the amplitude ratio D (-B/A)
When changing , A is kept constant and B is made variable; however, if B is kept constant and A is made variable, exactly the same effect can be obtained as described below as the third embodiment. be able to.

第6図において、変調波振幅演算回路20の出力をAと
しこれを搬送波発生回路16へ入力すると振幅Aの搬送
波e、を得ることができる。変調波e1の振幅Bは一定
とする。以下、この場合の変調波振幅演算回路20の入
力14に対する出力Aの関係を第7図により説明する。
In FIG. 6, if the output of the modulated wave amplitude calculation circuit 20 is set to A and is inputted to the carrier wave generation circuit 16, a carrier wave e of amplitude A can be obtained. The amplitude B of the modulated wave e1 is assumed to be constant. The relationship between the output A and the input 14 of the modulated wave amplitude calculation circuit 20 in this case will be explained below with reference to FIG.

第7図は本発明の第三の実施例の制御特性図であって、
同図(a)〜(d)は前記第4図と同様の特性図であり
、同図(13)は振幅比りとその逆数1/Dの関係を示
しており、(b)で振幅比りの値が決定されると(e)
で1/Dの値が決まり、振幅Bが一定であるから出力へ
の値が決まる。第6図の変調波振幅演算回路20はこの
ような特性をもつ関数発生器である0本実施例によると
前記第一の実施例と全く同様の効果が得られる。
FIG. 7 is a control characteristic diagram of a third embodiment of the present invention,
Figures (a) to (d) are characteristic diagrams similar to those in Figure 4, and Figure (13) shows the relationship between the amplitude ratio and its reciprocal 1/D, and (b) shows the relationship between the amplitude ratio and its reciprocal 1/D. Once the value of is determined (e)
The value of 1/D is determined, and since the amplitude B is constant, the value to be output is determined. The modulated wave amplitude calculation circuit 20 of FIG. 6 is a function generator having such characteristics.According to this embodiment, exactly the same effect as that of the first embodiment can be obtained.

なお、第6図において、変調波振幅演算回路20の出力
AfewI送波周波数を変える信号として利用してもよ
い。即ち、入力14が増加した場合には、出力Aを小さ
くして搬送波ecの周波数を低くすることによって電流
パターンのパルス幅を許容最小パルス幅に確保すること
もできる。
In addition, in FIG. 6, the output AfewI of the modulated wave amplitude calculation circuit 20 may be used as a signal for changing the transmission frequency. That is, when the input 14 increases, the pulse width of the current pattern can be maintained at the minimum allowable pulse width by decreasing the output A and lowering the frequency of the carrier wave ec.

第8図は本発明の第四の実施例を示す制御回路の要部構
成図であって、21は演算回路、22は出力用マルチプ
レクサ、23は電流パターン記憶回路■、24は電流パ
ターン記憶回路■、25は読み出し用デマルチプレクサ
、26は書き込み用デマルチプレクサである。なお、同
図において第1図と同一符号は同一部分を示す。
FIG. 8 is a block diagram of main parts of a control circuit showing a fourth embodiment of the present invention, in which 21 is an arithmetic circuit, 22 is an output multiplexer, 23 is a current pattern storage circuit, and 24 is a current pattern storage circuit. 2, 25 is a read demultiplexer, and 26 is a write demultiplexer. In this figure, the same reference numerals as in FIG. 1 indicate the same parts.

第8図の実施例の場合には、変調波と搬送波の比較は、
比較回路では行わず、演算回路21において、前記第3
図、第4図の考え方に基づき、直流電流値14から振幅
比りを計算し、電流パターンPTNを“1”、′0”の
パターンとして求め、この結果を電流パターン記憶回路
I23または電流パターン記憶回路[24に記憶する0
通常の動作時には、位相指令θ*に従って電流パターン
記憶回路I23または電流パターン記憶回路[24のど
ちらかのパターンP T N & 読み出し、分配回路
12へ入力する。この時、演算回路21で得られた、直
流電流値l、に対する最小パルス幅を有するパターンが
、その時点で使用されていない電流パターン記憶回路1
23または電流パターン記憶回路[24に書き込まれる
。どちらの記憶回路に書込むかを指定する回路が書き込
み用デマルチプレクサ26である。PTN発生用に使用
すべき記憶回路を選択する回路が、読み出し用デマルチ
プレクサ25と出力用マルチプレクサ22である。
In the case of the embodiment shown in FIG. 8, the comparison between the modulated wave and the carrier wave is as follows.
The comparison circuit does not perform this, but the calculation circuit 21 performs the third
Based on the concept shown in FIG. Circuit [0 stored in 24
During normal operation, the pattern P T N & of either the current pattern storage circuit I23 or the current pattern storage circuit [24 is read out and input to the distribution circuit 12 according to the phase command θ*. At this time, the pattern having the minimum pulse width for the DC current value l obtained by the arithmetic circuit 21 is the current pattern storage circuit 1 which is not used at that time.
23 or written into the current pattern storage circuit [24]. A write demultiplexer 26 is a circuit that specifies which storage circuit to write to. The read demultiplexer 25 and the output multiplexer 22 are circuits that select a memory circuit to be used for PTN generation.

演算回路21の出カバターンを書き込み用デマルチプレ
クサ26を介して一方の記憶回路に書き終わると、そあ
記憶回路は制御用に使用され、他方の記憶回路には次の
パターンが書き込み用デマルチプレクサ26を介して書
き込まれる0本実施例によると、直流電流値ldに応じ
て、電流パターンPTNの最小パルス幅が許容値に確保
されるように変えることができるので、前記実施例と同
様の効果を得ることができる。
When the output pattern of the arithmetic circuit 21 is written to one memory circuit via the write demultiplexer 26, that memory circuit is used for control, and the next pattern is written to the other memory circuit by the write demultiplexer 26. According to this embodiment, it is possible to change the minimum pulse width of the current pattern PTN to a permissible value according to the DC current value ld, so that the same effect as in the previous embodiment can be obtained. Obtainable.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、負荷条件によら
ず、電流パターン中で最小の幅を有するパルスの幅をス
イッチング素子の許容最小パルス幅以上に確保すること
ができるため、スイッチング素子の破壊を防ぐことがで
きるとともに電動機電流の低次肩慣波成分を低減できか
つひずみ率を小さくすることができる。このため、電動
機の高効率、低騒音駆動が可能となり、上記従来技術の
欠点を除いて優れた機能のインバータ制御Ya Nを提
供することができる。
As explained above, according to the present invention, it is possible to ensure that the width of the pulse having the minimum width in the current pattern is greater than or equal to the allowable minimum pulse width of the switching element, regardless of the load conditions. Destruction can be prevented, lower-order shoulder inertia components of the motor current can be reduced, and the distortion rate can be reduced. Therefore, it is possible to drive the electric motor with high efficiency and low noise, and it is possible to provide an inverter control YaN with excellent functions without the drawbacks of the above-mentioned prior art.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第一の実施例を示す構成図、第2図は
変調波発生回路の構成図、第3図は変調波と搬送波の関
係を示す動作波形図、第4図は本発明の第一の実施例の
制御特性図、第5図は本発明の第二の実施例を示す制御
回路の要部構成図、第6図は本発明の第三の実施例を示
す制御回路の要部構成図、第7図は本発明の第三の実施
例の制御特性図、第8図は本発明の第四の実施例を示す
制御回路の要部構成図である。 1:交流電源、3:順変換器、5:逆変換器、7:′W
1動機、8:速度検出器、9.11:ゲートアンプ、1
2:パルス分配回路、13:比較回路、14;変調波振
幅演算回路、15;変調波発生回路、16:搬送波発生
回路、17:ベクトル演算回路、18:パルス分配回路 3:m器 13:比較回路 、6.:WIMMA   em: 」鼓B:’MMM@
    ee:恕伝 第  3   図   t、:最l」シリレス幅   
 iI: 電流ρ汐−ンρTN:Lv心しス帽図すは潜
即し炒−ン(a) TN ts      ts ts: 最l」シリレス幅 tsad:  許書最l」シリレス幅 第4図 20:変謂波近幅演算回路 15:変調波発生回路 16:搬送波発生回路 13:比較回路 26: リミット回路 第5図 第6図 1)TN id:直 ”Ll       1 21: 演算回路 23: 電流ハ汐−ン記憶回路工 24: 電流ハ汐−ン記憶回路■ 25: 読み出し4用デマルチプレクサd N”           −
Fig. 1 is a block diagram showing the first embodiment of the present invention, Fig. 2 is a block diagram of a modulated wave generation circuit, Fig. 3 is an operating waveform diagram showing the relationship between modulated waves and carrier waves, and Fig. 4 is a block diagram of the present invention. A control characteristic diagram of the first embodiment of the invention, FIG. 5 is a configuration diagram of main parts of a control circuit showing a second embodiment of the invention, and FIG. 6 is a control circuit showing a third embodiment of the invention. 7 is a control characteristic diagram of a third embodiment of the present invention, and FIG. 8 is a diagram of a main part of a control circuit showing a fourth embodiment of the present invention. 1: AC power supply, 3: Forward converter, 5: Inverse converter, 7: 'W
1 motive, 8: speed detector, 9.11: gate amplifier, 1
2: Pulse distribution circuit, 13: Comparison circuit, 14: Modulated wave amplitude calculation circuit, 15: Modulated wave generation circuit, 16: Carrier wave generation circuit, 17: Vector calculation circuit, 18: Pulse distribution circuit 3: m unit 13: Comparison circuit, 6. :WIMMA em: ``Drum B:'MMM@
ee: Tsuden Figure 3 t,: Most l" series width
iI: Current ρ TN ρ TN: Lv main cap diagram is latent frying (a) TN ts ts ts: Maximum series width tsad: License maximum series width Fig. 4 20: Modulated wave near-width calculation circuit 15: Modulated wave generation circuit 16: Carrier wave generation circuit 13: Comparison circuit 26: Limit circuit (Figure 5) 24: Current flow memory circuit ■ 25: Demultiplexer for readout 4 d N” -

Claims (1)

【特許請求の範囲】[Claims] 1、交流電源と、該交流電源からの交流電流を直流電流
に変換する順変換器と自己消弧機能を有する半導体スイ
ッチング素子で構成し直流電流を交流電流に変換する逆
変換器を具備する電流形インバータとを有し、該インバ
ータの出力に接続される負荷を制御するためのインバー
タ制御装置において、前記負荷の状態を検出する検出手
段と、該検出手段の検出出力に応じて前記半導体スイッ
チング素子に供給するスイッチングパルスの最小パルス
幅を可変する手段とを設け、前記半導体スイッチング素
子の許容最小パルス幅を負荷条件に応じて確保し、高調
波を少なく、ひずみ率を小さく保ったまま前記負荷を運
転可能に構成したことを特徴とするインバータの制御装
置。
1. A current comprising an AC power source, a forward converter that converts the AC current from the AC power source into a DC current, and an inverse converter that converts the DC current into an AC current, which is composed of a semiconductor switching element having a self-extinguishing function. an inverter control device for controlling a load connected to the output of the inverter, the inverter control device comprising: a detection means for detecting the state of the load; means for varying the minimum pulse width of the switching pulses supplied to the semiconductor switching element to ensure the allowable minimum pulse width of the semiconductor switching element according to the load conditions, and to reduce the harmonics and maintain the distortion factor small while controlling the load. An inverter control device characterized by being configured to be operable.
JP61222164A 1986-09-22 1986-09-22 Controller for inverter Pending JPS6380775A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61222164A JPS6380775A (en) 1986-09-22 1986-09-22 Controller for inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61222164A JPS6380775A (en) 1986-09-22 1986-09-22 Controller for inverter

Publications (1)

Publication Number Publication Date
JPS6380775A true JPS6380775A (en) 1988-04-11

Family

ID=16778178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61222164A Pending JPS6380775A (en) 1986-09-22 1986-09-22 Controller for inverter

Country Status (1)

Country Link
JP (1) JPS6380775A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02241369A (en) * 1989-03-13 1990-09-26 Hitachi Ltd Controller for power converter and power conversion system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02241369A (en) * 1989-03-13 1990-09-26 Hitachi Ltd Controller for power converter and power conversion system

Similar Documents

Publication Publication Date Title
Thorborg Staircase PWM an uncomplicated and efficient modulation technique for ac motor drives
JPH0773426B2 (en) Power converter control device
JPS6022490A (en) Controller of pwm inverter
JPH09308256A (en) Pwm inverter apparatus
JPS6380775A (en) Controller for inverter
JP4277360B2 (en) 3-level inverter controller
JPH1052062A (en) Controller for three-level inverter
JPS6223539B2 (en)
JPS60200770A (en) Sinusoidal wave inverter
KR20040040530A (en) Parallel control system of single-phase inverter
JP3207275B2 (en) Power converter
JP2701663B2 (en) Limiter device
JP2875587B2 (en) Pulse width modulation inverter and uninterruptible power supply
JP3116714B2 (en) Control method of three-level inverter
JPH06309047A (en) Solar battery power source
Du Toit et al. Experimental evaluation of digital control options for high power electronics
JP3061917B2 (en) Converter control device
JPH025675Y2 (en)
JPH09163754A (en) Controller of series multiplex inverter
JPS6077681A (en) Power converter device
JPH06233461A (en) Reactive power compensation device and its controller
JP3221941B2 (en) Power converter
SU824396A1 (en) Device for control of converter on completely controllable gates
Monfared et al. High performance DPC for PWM converters
SU1037404A1 (en) Method of controlling output phase voltages of three-phase frequency converter