JPS6379374A - メモリ装置 - Google Patents
メモリ装置Info
- Publication number
- JPS6379374A JPS6379374A JP61225373A JP22537386A JPS6379374A JP S6379374 A JPS6379374 A JP S6379374A JP 61225373 A JP61225373 A JP 61225373A JP 22537386 A JP22537386 A JP 22537386A JP S6379374 A JPS6379374 A JP S6379374A
- Authority
- JP
- Japan
- Prior art keywords
- memory cells
- memory cell
- cell array
- symbols
- analysis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 32
- 230000002950 deficient Effects 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 2
- 210000004027 cell Anatomy 0.000 abstract 6
- 210000004460 N cell Anatomy 0.000 abstract 1
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は内部にメモリセルアレイ勿有するＬＳＩ（一般
的にメモリＬＳＩと称す）に関するものである。
的にメモリＬＳＩと称す）に関するものである。
近年メモ’Ｊ Ｌ Ｓ Ｉのメモリセル容ｔは急速に増
大する傾同にあジ、開発時におけるチップ内鱗析に煩雑
化する一方である０メモＩＪＬｓＩＶｃおいてはメモリ
セルの不良解析がその重要な部分を占め、顕微鏡による
外状チェックあるいは内部探針全行なうのが通例である
。昨今メモリセルの容量は１０’〜１０’ 程度であ
り、その中から目的の不良セルを探し出すことは多大の
時間と困難（Ｉ−要する。従来、不良セルを探す方法と
して不良番地に対応するワード線及びディジット１金目
視にエフ基準点（Ｏ番地）かられざわざ数、すること？
しているが、こｎは数′ｔ−駅み誤まりやすくま九相轟
時間もかかっている。メモリセル数が多けｎばこの順回
にますます強くなる。
大する傾同にあジ、開発時におけるチップ内鱗析に煩雑
化する一方である０メモＩＪＬｓＩＶｃおいてはメモリ
セルの不良解析がその重要な部分を占め、顕微鏡による
外状チェックあるいは内部探針全行なうのが通例である
。昨今メモリセルの容量は１０’〜１０’ 程度であ
り、その中から目的の不良セルを探し出すことは多大の
時間と困難（Ｉ−要する。従来、不良セルを探す方法と
して不良番地に対応するワード線及びディジット１金目
視にエフ基準点（Ｏ番地）かられざわざ数、すること？
しているが、こｎは数′ｔ−駅み誤まりやすくま九相轟
時間もかかっている。メモリセル数が多けｎばこの順回
にますます強くなる。
上述しｆｃＬうに、従来のメモリＬＳｌｔ、メモリセル
アレイの近傍に目印となるような記号でイイしていなか
ったので、チップ解析時、目的とする不良セルを探索す
るのに困剋ビ裁していた。
アレイの近傍に目印となるような記号でイイしていなか
ったので、チップ解析時、目的とする不良セルを探索す
るのに困剋ビ裁していた。
本発明のメモリＬＳＩＨ，メモリセルアレイの側部にワ
ード方向及びディジット方向に沿って、メモリセルに対
応して記号？表わす表面段差部ｔ有していること全特徴
としている。
ード方向及びディジット方向に沿って、メモリセルに対
応して記号？表わす表面段差部ｔ有していること全特徴
としている。
次に本発明について図面？参照して説明〒る〇第１図に
不発ｕＪ４のメモリセルアレイ部の平面図である。ｌｆ
ｌ、ＭＸＮメモリセルアレイ、２はメモリセル全部し、
３及び３′は本発明の記号ｎ七示している。また４はワ
ード線、５にディジット線である。図のようにワード方
向（Ｘ方向）及びディジット方向（Ｙ方向）に沿い、メ
モリセルに対応し−Ｃ記号（番号）が設けらｎている。
不発ｕＪ４のメモリセルアレイ部の平面図である。ｌｆ
ｌ、ＭＸＮメモリセルアレイ、２はメモリセル全部し、
３及び３′は本発明の記号ｎ七示している。また４はワ
ード線、５にディジット線である。図のようにワード方
向（Ｘ方向）及びディジット方向（Ｙ方向）に沿い、メ
モリセルに対応し−Ｃ記号（番号）が設けらｎている。
第２因（ａ）は記号部の拡大内であり、（ｂ）ｔ！その
Ａ−Ａ’プロセス断面図である。Ｐ型基板ｌＯの上にＮ
型エピタキシャル層を成長させ、Ｐベース拡散層７が形
成さｔ′して論る０酸化膜８ ＶＣより１段差部６が生
じている。この段差は、一般的に数百へ〜数千Ａあｎば
よい。本実施例ではＰベース拡収工程にニジ生ずる酸化
膜段差に工り記号部つくる方法を説明したが、一般的に
表面段差音生ずる工程ならはどの工程ン利用してもＬい
。すなわち、本実施例にＬると、メモリセルアレイの側
部に、メモリセルに対応し°Ｃ記号（番号）が設けらｎ
ているため％解析の隙の不良メモリセルの探索が容易′
Ｃあジ、能率的に解析が出来る。
Ａ−Ａ’プロセス断面図である。Ｐ型基板ｌＯの上にＮ
型エピタキシャル層を成長させ、Ｐベース拡散層７が形
成さｔ′して論る０酸化膜８ ＶＣより１段差部６が生
じている。この段差は、一般的に数百へ〜数千Ａあｎば
よい。本実施例ではＰベース拡収工程にニジ生ずる酸化
膜段差に工り記号部つくる方法を説明したが、一般的に
表面段差音生ずる工程ならはどの工程ン利用してもＬい
。すなわち、本実施例にＬると、メモリセルアレイの側
部に、メモリセルに対応し°Ｃ記号（番号）が設けらｎ
ているため％解析の隙の不良メモリセルの探索が容易′
Ｃあジ、能率的に解析が出来る。
以上不実Ｊ８・１１ではメモリセルアレイの片側のみに
記号を設けた場合を説明したが、両側に設けてもよい。
記号を設けた場合を説明したが、両側に設けてもよい。
ま九、記号は、各行（又は列）の１つ１つ全部に付ける
必要は必ずしもない（例えは１つおきや２つおき）ｏ３
Ｎに１番号を付ける場合、実施例では、順序に沿ってい
るが選択順が整然としていない場合やその他のＩｔｓ合
で番号の並びがｊ！′を序通りでない場合も本特許の中
に含まｎる。
必要は必ずしもない（例えは１つおきや２つおき）ｏ３
Ｎに１番号を付ける場合、実施例では、順序に沿ってい
るが選択順が整然としていない場合やその他のＩｔｓ合
で番号の並びがｊ！′を序通りでない場合も本特許の中
に含まｎる。
以上説明したように本発明のメモリＬＳＩは、メモリセ
ルアレイの側部に沿って、メモリセルに対応する：うに
記号上表わす段差部が設けらγしているので、メモリセ
ルの解析勿容易かつ能率的に行なうことが出来るという
効果を有する。
ルアレイの側部に沿って、メモリセルに対応する：うに
記号上表わす段差部が設けらγしているので、メモリセ
ルの解析勿容易かつ能率的に行なうことが出来るという
効果を有する。
第１図は本発明のメモＩＪ Ｌ Ｓ Ｉのメモリセルア
レイ部の平面図、第２図（ａ）は記号の拡大内であり、
（ｂ）はその断面図である。 １・・・・・・メモリセルアレイ、２・・・・・・メモ
リセル。 ３．３′・・・・・・記号群、４・・・・・・ワード線
、５・・・・・・ディジットｇ％６・・・・・・段差部
、７・・・・・・Ｐベース拡散層％８・・・・・・酸化
膜、９・・・・・・Ｎ型エピタキシャル層％ １０・・
・・・・Ｐ型基板。 代理人 弁理士 内 原 晋 ・Ｓ〜 第１図
レイ部の平面図、第２図（ａ）は記号の拡大内であり、
（ｂ）はその断面図である。 １・・・・・・メモリセルアレイ、２・・・・・・メモ
リセル。 ３．３′・・・・・・記号群、４・・・・・・ワード線
、５・・・・・・ディジットｇ％６・・・・・・段差部
、７・・・・・・Ｐベース拡散層％８・・・・・・酸化
膜、９・・・・・・Ｎ型エピタキシャル層％ １０・・
・・・・Ｐ型基板。 代理人 弁理士 内 原 晋 ・Ｓ〜 第１図
Claims (1)
- メモリセルアレイを有するＬＳＩにおいて、前記メモ
リセルアレイ側部にワード方向及びディジット方向に沿
って記号を表わす表面段差部を設けたことを特徴とする
メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61225373A JPS6379374A (ja) | 1986-09-22 | 1986-09-22 | メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61225373A JPS6379374A (ja) | 1986-09-22 | 1986-09-22 | メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6379374A true JPS6379374A (ja) | 1988-04-09 |
Family
ID=16828332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61225373A Pending JPS6379374A (ja) | 1986-09-22 | 1986-09-22 | メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6379374A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58182262A (ja) * | 1982-04-19 | 1983-10-25 | Hitachi Ltd | 半導体集積回路装置 |
| JPS59147446A (ja) * | 1983-02-14 | 1984-08-23 | Hitachi Ltd | 半導体装置 |
-
1986
- 1986-09-22 JP JP61225373A patent/JPS6379374A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58182262A (ja) * | 1982-04-19 | 1983-10-25 | Hitachi Ltd | 半導体集積回路装置 |
| JPS59147446A (ja) * | 1983-02-14 | 1984-08-23 | Hitachi Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3769702A (en) | 3d-coaxial memory construction and method of making | |
| US3598604A (en) | Process of producing an array of integrated circuits on semiconductor substrate | |
| US3603771A (en) | Input/output signal point assignment | |
| US5079717A (en) | Method and system for compaction-processing mask pattern data of a semiconductor integrated circuit device | |
| US10777505B2 (en) | Method of fabricating integrated circuit having staggered conductive features | |
| US5786237A (en) | Method for forming a monolithic electronic module by stacking planar arrays of integrated circuit chips | |
| US4249193A (en) | LSI Semiconductor device and fabrication thereof | |
| CN106169476A (zh) | 包括辅助位线的半导体装置 | |
| TWI265439B (en) | Yield maximization in the manufacture of integrated circuits | |
| JPS56108259A (en) | Semiconductor memory device | |
| EP0908892A3 (en) | Semiconductor integrated circuit device | |
| WO1994018703A1 (en) | Ultra-high-density alternate metal virtual ground rom | |
| US8355269B1 (en) | Pushed-rule bit cells with new functionality | |
| EP0102178B1 (en) | Semiconductor memory device | |
| US3795975A (en) | Multi-level large scale complex integrated circuit having functional interconnected circuit routed to master patterns | |
| US3795973A (en) | Multi-level large scale integrated circuit array having standard test points | |
| US4309811A (en) | Means and method of reducing the number of masks utilized in fabricating complex multilevel integrated circuits | |
| JPS6379374A (ja) | メモリ装置 | |
| KR970067889A (ko) | 개선된 판구조 축척 전극을 갖는 dram셀과 그의 제조방법 | |
| US3644937A (en) | Channel-stacking input/output interconnections | |
| US6156579A (en) | Circuit identifier for use with focused ion beam equipment | |
| US20040128593A1 (en) | Fault repair controller for redundant memory integrated circuits | |
| US20080301508A1 (en) | Semiconductor memory defect analysis method and defect analysis system | |
| US4631569A (en) | Means and method of reducing the number of masks utilized in fabricating complex multi-level integrated circuits | |
| JPH0224020B2 (ja) |