JPS6378265A - Process controlling system - Google Patents

Process controlling system

Info

Publication number
JPS6378265A
JPS6378265A JP22298386A JP22298386A JPS6378265A JP S6378265 A JPS6378265 A JP S6378265A JP 22298386 A JP22298386 A JP 22298386A JP 22298386 A JP22298386 A JP 22298386A JP S6378265 A JPS6378265 A JP S6378265A
Authority
JP
Japan
Prior art keywords
processing
specific
low order
code
order device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22298386A
Other languages
Japanese (ja)
Inventor
Yoshie Kuromiya
黒宮 芳枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22298386A priority Critical patent/JPS6378265A/en
Publication of JPS6378265A publication Critical patent/JPS6378265A/en
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

PURPOSE:To construct an exclusive process controlling system for a device without successive discrimination of low order device by discriminating low order device identification information from high order device, and forming a designated low order device proper processing system forming code. CONSTITUTION:Low order device discrimination information from a high order device is discriminated by a discriminating means 10. A proper processing system setting means 16 forms a designated lower device proper processing forming code based on the low order device discrimination information discriminated by the means 10 using a table 14 for low order device. The code is written in a storing area 12 used in common for proper processing of each low order device of a system control program, and a processing system proper to the designated device is formed. Thereby, an exclusive process control system of the device can be constructed without successive discrimination of low order device even when one of low order devices is designated by a high order device and processing proper to the device is executed.

Description

【発明の詳細な説明】 〔概 要〕 複数の下位装置のうちの上位装置によって任意に指定さ
れた1つの下位装置固有の処理を行なうに際して、その
指定された下位装置が判別された情報を基に該下位装置
用テーブルを用いて指定下位装置固有処理系形成コード
を生成し、該コードをシステム制御プログラムの各下位
装置固有の処理に共用される格納領域に書き込んで前記
指定された装置固有の処理系を形成する。これにより、
逐次的な下位装置判別を排し得てメモリ容量の削減、処
理効率の向上を享受する。
[Detailed Description of the Invention] [Summary] When performing processing unique to one lower-level device arbitrarily specified by a higher-level device among a plurality of lower-level devices, the specified lower-level device performs processing based on the determined information. A processing system configuration code specific to the specified lower device is generated using the table for the lower device, and this code is written to a storage area shared by the processing specific to each lower device in the system control program to create a processing system specific to the specified device. Form a processing system. This results in
Sequential lower-level device discrimination can be eliminated, reducing memory capacity and improving processing efficiency.

〔産業上の利用分野〕[Industrial application field]

本発明は処理制御方式に関し、更に詳しく言えば、上位
装置により指定された下位装置固有の処理に際しての逐
次的な下位装置判別を排した処理制御方式に関する。
The present invention relates to a process control method, and more specifically, to a process control method that eliminates sequential lower-level device discrimination in processing specific to a lower-level device designated by a higher-level device.

情報処理システムの中には、複数の下位装置のうちの、
上位装置によって任意に指定された1つの下位装置固有
の処理を行なうものがある。例えば、印刷システムであ
る。
In an information processing system, among multiple lower-level devices,
Some devices perform processing specific to one lower device arbitrarily designated by a higher device. For example, a printing system.

このようなシステムにおいては、そのシステムプログラ
ムの中で指定された1つの装置の判別処理が不可欠とな
る。
In such a system, discrimination processing for one device specified in the system program is essential.

〔従来の技術〕[Conventional technology]

従来における印刷システムは、第8図に示される如く複
数のデバイス101,102  ・・・のうちの1つの
デバイスがアダプタ20を介して画像処理システム30
へ接続されてそのデバイス固有の処理を行なうように構
成されている。その複数のデバイス101 ・・・のう
ちのいずれかのデバイスが上述処理に供されるかは画像
処理システム30からの指定になる。そして、指定され
たデバイスを画像処理システムへ接続して所要の処理を
遂行させるのはアダプタに予め用意されている制御プロ
グラムである。
In a conventional printing system, as shown in FIG. 8, one of a plurality of devices 101, 102, .
It is configured to be connected to a device and perform processing specific to that device. The image processing system 30 specifies which one of the plurality of devices 101 is to be subjected to the above processing. It is the control program prepared in advance in the adapter that connects the designated device to the image processing system and executes the required processing.

その制御プログラムの処理フローを第9図に示す。この
処理フローに示すように、画像処理システム30から与
えられる接続デバイスを判別し、共通処理ルーチン1 
(初期設定等)を為した後デバイス固有の処理に入るが
、それに先立ってデバイス判別結果を基に接続デバイス
の逐次的判別処理をしなければならない(第9図の(1
)参照)。そして、特定デバイス固有の処理、例えばデ
バイス1  (DEVI)の処理を為した後共通処理ル
ーチン2の処理に入る。
The processing flow of the control program is shown in FIG. As shown in this processing flow, the connected device provided from the image processing system 30 is determined, and the common processing routine 1
After performing (initial settings, etc.), device-specific processing begins, but prior to that, it is necessary to sequentially identify connected devices based on the device determination results ((1) in Figure 9).
)reference). After performing a process specific to a specific device, for example, a process for device 1 (DEVI), the common process routine 2 is executed.

その後に、再び次のデバイス固有の処理(第8図の(2
)、 (31)に入ることになるが、この場合にも第8
図の(11と同様の判断処理が必要になる。その判断処
理も又、逐次的に為されていくものである。
After that, the next device-specific process ((2) in Figure 8) is performed again.
), (31), but in this case also the 8th
Judgment processing similar to (11) in the figure is required. This judgment processing is also performed sequentially.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述のような従来システムにおいては、画像処理システ
ム30に接続されてデバイス固有の処理を行なうのに、
そのデバイス固有の処理毎に接続デバイスを逐次的に判
断しなければならず、申1断回数が多くなり、デバイス
固有の処理に至るまでに時間がかかり処理性能を低下さ
せる要因となっている。
In the conventional system as described above, although it is connected to the image processing system 30 and performs device-specific processing,
The connected device must be sequentially judged for each device-specific process, which increases the number of rejections and takes time to reach the device-specific process, which is a factor that reduces processing performance.

又、プログラム量の増大を来し、それからいくつかの問
題、例えばそのメモリ容量増等の問題を派生させている
In addition, the amount of programs increases, resulting in several problems, such as an increase in memory capacity.

本発明は、斯かる問題点に鑑みて創作されたもので、い
ずれかの下位装置が上位装置によって指定されてその装
置固有の処理が行なわれる場合であっても下位装置の逐
次的判別なしにその装置専用の処理制御系を構築し得る
処理制御方式を提供することを目的とする。
The present invention was created in view of such problems, and even if any lower-level device is designated by a higher-level device and a process specific to that device is performed, the present invention can be performed without successive determination of the lower-level device. The purpose of this invention is to provide a processing control method that can construct a processing control system dedicated to the device.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は本発明の原理ブロック図を示す。 FIG. 1 shows a block diagram of the principle of the present invention.

この図に示す如く、本発明は、上位装置によって任怠に
指定される下位装置固有の処理を生せしめる処理制御方
式において、 上位装置から転送されて来た下位装置識別情報を判別す
る判別手段10と、 システム制御プログラム内の各下位装置固有の処理への
切替に共用される格納領域12と、コード生成用情報の
ための下位装置別のテーブル14と、 前記判別手段10によって判別された下位装置識別情報
を基にその下位装置用テーブルを用いて指定下位装置固
有処理系形成コードを生成し、該コードを前記格納領域
12に書き込む固有処理系設定手段16とを設けて構成
したものである。
As shown in this figure, in a processing control method that causes a lower-level device-specific process to be lazily specified by a higher-level device, the present invention includes a determining means 10 for determining lower-level device identification information transferred from a higher-level device. a storage area 12 shared by the system control program for switching to processing specific to each lower-level device; a table 14 for each lower-level device for code generation information; and a lower-level device determined by the determining means 10. The device is configured to include a specific processing system setting means 16 that generates a specific processing system configuration code for a specified lower device using the table for the lower device based on the identification information, and writes the code into the storage area 12.

〔作 用〕[For production]

上位装置からの下位装置識別情報が判別手段10で判別
される。その下位装置識別情報を用いてその装置用テー
ブル4を用いて指定された下位装置固有処理系形成コー
ドを生成する。このコードを格納領域12に書き込んで
下位装置にて指定された下位装置対応の固有処理系を形
成する。
The lower-level device identification information from the higher-level device is determined by the determining means 10. Using the lower-level device identification information and the device table 4, a specified lower-level device-specific processing system configuration code is generated. This code is written into the storage area 12 to form a specific processing system corresponding to the specified lower-level device in the lower-level device.

この固有処理系の形成において、装置固有の処理毎に従
来必要であった逐次的な判別処理を要しない。
In forming this unique processing system, there is no need for sequential determination processing, which was conventionally necessary, for each device-specific process.

〔実施例〕〔Example〕

第2図は本発明の一実施例を示す。この図において、1
o1.io□、・・・は印刷システムの各デバイス、2
0はアダプタであり、このアダプタは主に、CPU22
.メモリ24.汎用レジスタ26から成る。メモリ24
には、後述する複数デバイス制御プログラムのほか、ラ
ベルテーブル24】及びコードテーブル242がある。
FIG. 2 shows an embodiment of the invention. In this figure, 1
o1. io□, ... are each device of the printing system, 2
0 is an adapter, and this adapter is mainly used for CPU22.
.. Memory 24. It consists of general purpose registers 26. memory 24
includes a label table 24] and a code table 242 in addition to a multiple device control program to be described later.

第3図は第2図システムのための複数デバイス制御プロ
グラムのフローチャートを示す。第2図において、ステ
ップSl、S4.S6.S9の共通処理は第9図の場合
と同じである。ステップS2は画像処理システム30(
第1図の上位装置相当)から送られて来たデバイス番号
(第1図の下位装置識別情報相当)を判別する接続デバ
イス判別ステップ(第1図の判別手段10相当)である
FIG. 3 shows a flowchart of a multiple device control program for the system of FIG. In FIG. 2, steps Sl, S4. S6. The common processing in S9 is the same as in the case of FIG. Step S2 is the image processing system 30 (
This is a connected device determination step (corresponding to the determining means 10 in FIG. 1) for determining the device number (corresponding to the lower device identification information in FIG. 1) sent from the host device (corresponding to the higher-level device in FIG. 1).

S3はデバイス固有シーケンス設定ステップであり、こ
れは第4図及び第5図を用いて更にその説明を行なう。
S3 is a device-specific sequence setting step, which will be further explained using FIGS. 4 and 5.

S5はデバイス固有の処理1を行なうステップであり、
S8はデバイス固有の処理2を、SIOはデバイス固有
の処理3を夫々行なうステップである。S7は処理2又
は処理3のいずれの処理を行なうかの判断ステップであ
る。S12は終了判断ステップである。これら一連のス
テップが第1図の処理手段に相当する。
S5 is a step for performing device-specific processing 1,
S8 is a step in which device-specific processing 2 is performed, and SIO is a step in which device-specific processing 3 is performed. S7 is a step of determining whether to perform process 2 or process 3. S12 is an end determination step. These series of steps correspond to the processing means in FIG.

第4図はデバイス2のためのデバイス固有処理1につい
てのデバイス固有シーケンス設定ステップを示す。ステ
ップS20.S28.S36はデバイスに共通な処理部
である。S22は第1のデバイス固有処理(LABEL
I)ステップ、826は第2のデバイス固有処理(LA
BEL2)ステップ、S40は第3のデバイス固有処理
(LABEL3)ステップ、S30は第4のデバイス固
有処理(LABEL4)ステップ、S34は第5のデバ
イス固有処理(LABEL5)ステップ、S42は第6
のデバイス固有処理(LABEL6)ステップ、S8は
リターン処理(LABEL7)ステップである。
FIG. 4 shows the device-specific sequence setting step for device-specific processing 1 for device 2. Step S20. S28. S36 is a processing unit common to devices. S22 is the first device-specific process (LABEL
I) Step 826 performs the second device-specific processing (LA
BEL2) step, S40 is the third device-specific processing (LABEL3) step, S30 is the fourth device-specific processing (LABEL4) step, S34 is the fifth device-specific processing (LABEL5) step, and S42 is the sixth device-specific processing (LABEL5) step.
S8 is a device-specific processing (LABEL6) step and a return processing (LABEL7) step.

第5図は第3図のステップS3の詳細を示すフローチャ
ートを示すが、これは第4図のステップS22.S26
,340.S34.S42,38にも、又第3図のデバ
イス処理2.3における類似のステップにも共通して適
用されるフローチャートである。第5図において、S5
0は接続デバイス番号から第6図及び第7図に示すラベ
ルテーブル241及びコードテーブル242のポインタ
を決定するステップである。例えば、デバイス番号2の
場合には、ポインタ1をラベルテーブル24】の先頭ア
ドレスP1にセットし、ポインタ2をコードテーブル2
42の先頭アドレスP2にセットする。ラベルテーブル
241はポインタ1で指示されるテーブル格納位置に生
成コード格納先アドレス(ラベルアドレス)をロードす
るのに用いるもので、コードテーブル242はポインタ
2で指定されるテーブル格納位置に生成されるコードの
ための命令コード(主に、Jump、Ca1l)及び飛
び先アドレスを格納して置くためのものである。
FIG. 5 shows a flowchart showing details of step S3 in FIG. 3, which is different from step S22 in FIG. S26
, 340. S34. This is a flowchart that is commonly applied to S42, S38, and similar steps in device processing 2.3 of FIG. 3. In FIG. 5, S5
0 is a step of determining the pointers of the label table 241 and code table 242 shown in FIGS. 6 and 7 from the connected device number. For example, in the case of device number 2, pointer 1 is set to the start address P1 of label table 24], and pointer 2 is set to code table 2.
42 start address P2. The label table 241 is used to load the generated code storage address (label address) to the table storage location indicated by pointer 1, and the code table 242 is used to load the generated code storage address (label address) to the table storage location indicated by pointer 2. It is used to store instruction codes (mainly Jump, Ca1l) and jump destination addresses.

これら両テーブルが第1図に謂うテーブル14に相当す
る。S52はポインタ1の内容くPl〉をロードするス
テップである。S54はポインタ2の内容< P 2 
>、  < p 2+ 2>を第2図の汎用レジスタ2
6にロードするステップである。S56は上述内容くP
l〉及び<p2+2>を用いて〈P2>及び<p2+1
>で表されるプログラムステツブコードを完成させるス
テップである。S58はくP2〉及び<p2+1>の内
容をくPl〉のアドレスで指定されるデバイス固有処理
プログラムステップのデフォルト値格納領域にセットす
るステップである。S60はポインタ1.ポインタ2を
更新するステップである。S62はポインタ1がテーブ
ルエンドに達したか否かを判定するステップである。こ
れらステップS50・・・S62が第1図の固有処理系
設定手段16である。
These two tables correspond to the so-called table 14 in FIG. S52 is a step of loading the contents of pointer 1 (Pl). S54 is the content of pointer 2 < P 2
>, <p 2+ 2> as general-purpose register 2 in Figure 2
This is the step of loading the file into 6. S56 has the above contents.
Using l> and <p2+2>, <P2> and <p2+1
This is a step to complete the program step code represented by >. S58 is a step in which the contents of <P2> and <p2+1> are set in the default value storage area of the device-specific processing program step specified by the address of <P1>. S60 is pointer 1. This is a step of updating pointer 2. S62 is a step of determining whether pointer 1 has reached the table end. These steps S50...S62 constitute the specific processing system setting means 16 in FIG.

この固有処理系設定手段、即ち第3図のステップS3に
よって、第2図システムをデバイス2固有の処理システ
ムに変える例を説明する。ただし、その変更には、複数
箇所の変更を必要とするが、以下に述べるところは各箇
所に共通するので、デバイス2固有処理1のうちの処理
モジュール名DEV2−A (第4図のLABEL :
 1で示されるデバイス固有処理)について説明する。
An example in which the system shown in FIG. 2 is changed to a processing system specific to the device 2 using this specific processing system setting means, that is, step S3 in FIG. 3 will be described. However, although this change requires changes in multiple locations, the following points are common to each location, so the processing module name DEV2-A (LABEL in FIG. 4) of device 2-specific processing 1:
1) will be explained.

上位装置である画像処理システム30がデハイス2につ
いて処理を行ないたい場合には、そのデバイスの識別情
報たるデバイス番号#2が画像処理システム30からア
ダプタ20に転送されて来る。
When the image processing system 30, which is a host device, wants to process the device 2, the device number #2, which is the identification information of the device, is transferred from the image processing system 30 to the adapter 20.

そのデバイス番号#2を受は取ったアダプタ20の制御
プログラム処理において、そのデバイス番号#2を判別
する(第3図の32)。
In the control program processing of the adapter 20 that received the device number #2, the device number #2 is determined (32 in FIG. 3).

その判別されたデバイス番号#2により、ラベルテーブ
ル24.のポインタ1をその先頭アドレスP1にセット
すると共に、コードテーブル242のポインタ2をその
先頭アドレスP2にセットする(第5図の850)。
Based on the determined device number #2, label table 24. The pointer 1 of the code table 242 is set to its starting address P1, and the pointer 2 of the code table 242 is set to its starting address P2 (850 in FIG. 5).

そのセットされたポインタ1のテーブル格納位置に制御
プログラムで予め決められている生成コード格納先アド
レス、この段剥では<PI>−LABEL 1アドレス
をロードする(第5図の852)。
The generated code storage address predetermined by the control program, in this step, the <PI>-LABEL 1 address, is loaded into the table storage location of the set pointer 1 (852 in FIG. 5).

そして、ポインタ2で指定されるコードテーブル24□
の内容<P2>=Ca l 1  (D−ド)及びその
ポインタ2(P2)から2単位先のコードテーブル24
2の内容<P2+2>=DEV2−A(処理モジュール
DEV2−Aの先頭アドレス)を汎用レジスタ26にロ
ードする(第5図の852)。
Then, the code table 24□ specified by pointer 2
Content <P2> = Cal 1 (D-do) and the code table 24 2 units ahead from its pointer 2 (P2)
2 content <P2+2>=DEV2-A (starting address of processing module DEV2-A) is loaded into the general-purpose register 26 (852 in FIG. 5).

然る後に、コードテーブルの内容〈Pl〉及び<p2+
2>を用いたアドレス計算結果をテーブル格納位置<P
2+1>にセーブして固有処理系生成コード、この段剥
ではCALL  DEV2−Aを完成させる(第5図の
856)。
After that, the contents of the code table <Pl> and <p2+
The address calculation result using 2> is stored in the table storage location <P
2+1> and completes the specific processing system generation code, CALL DEV2-A in this step (856 in FIG. 5).

この固有処理系生成コード即ちコードテーブル242の
内容くP2〉及び<p2+1>をラベルテーブル241
の内容くPl〉で指定されるデバイス固有処理モジュー
ルDEV2−A及びデバイス#2.#3の対応するもの
のためのデフォルト値格納域にセントする(第5図の8
58)。なお、このデフォルト値格納域には共通処理1
における初期設定によってデフォルト値が予めセットさ
れる。
This unique processing system generated code, that is, the contents of the code table 242 (P2> and <p2+1>) are stored in the label table 241.
The device-specific processing module DEV2-A and device #2. #3 into the default value storage area for the corresponding one (8 in Figure 5).
58). Note that this default value storage area has common processing 1.
A default value is preset by the initial setting in .

上述固有処理系生成コードのセット後に、ポインタ1及
びポインタ2は夫々、デバイス2処理1の内のLABE
L2で示されるデバイス固有処理(第4図のS26参照
)についての、上述と同様の固有処理系生成コードの生
成、セントのため、ポインタ1及びポインタ2は夫々P
1からPI’への更新及びP2からP2’ への更新を
生ぜしめられる(第5図の860)。
After setting the above-mentioned specific processing system generation code, pointer 1 and pointer 2 are set to LABE in device 2 processing 1, respectively.
For device-specific processing (see S26 in FIG. 4) indicated by L2, pointer 1 and pointer 2 are set to P, respectively, to generate a specific processing system generation code similar to that described above.
1 to PI' and P2 to P2' (860 in FIG. 5).

そして、Plがテーブルエンドに至っていないことの判
定に応答してデバイス固有処理: LABEL2につい
ての固有処理系生成コードの生成。
Then, in response to the determination that Pl has not reached the table end, device-specific processing: Generates a specific processing system generation code for LABEL2.

セットを生ぜしめる。give rise to a set.

以下、同様の処理を進めて行って、Plがテーブルエン
ドに至れば、第2図システムはデバイス2のための固有
処理系として動作するように変えられている。
Thereafter, similar processing is carried out, and when Pl reaches the table end, the system in FIG. 2 is changed to operate as a specific processing system for device 2.

なお、上記実施例は印刷システムにおけるものであるが
、本発明の趣旨からしてこれに限定されるものではない
。又、テーブルはそれ専用のものとして設けてもよい。
Note that, although the above embodiment is related to a printing system, the present invention is not limited thereto in view of the spirit of the present invention. Further, the table may be provided as a dedicated table.

〔発明の効果〕〔Effect of the invention〕

以上述べたように本発明によれば、逐次的な下位装置判
別処理を排し得てメモリ容量の削減、処理性能の向上を
享受することができる。
As described above, according to the present invention, it is possible to eliminate sequential lower-level device discrimination processing, thereby achieving reduction in memory capacity and improvement in processing performance.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理ブロック図、 第2図は本発明の一実施例を示す図、 第3図は複数デバイス制御プログラムのフローチャート
、 第4図はデバイス固有シーケンス設定ステップ例を示す
図、 第5図はデバイス固有シーケンス設定フローチャート、 第6図はラベルテーブル例を示す図、 第7図はコードテーブル例を示す図、 第8図は従来の印刷システムを示す図、第9図は制御プ
ログラムの処理フローを示す図である。 第1図乃至第3図、第5図において、 10.S2は判別手段、 12は格納領域、 14.241.242はテーブル、 16、S3.S50・・・S62は固有処理系設定手段
である。 第1図 本ダ明の一笑患イラ1」 第2図 テ秋゛イス回肩シーケンヌ設定フ0−チャートM  5
  囚 ラベ゛ル丹−プル4列 第6図 コードテーフ・ル4クリ 第7囚 41刊のsp届リすスヲム 第8図
FIG. 1 is a block diagram of the principle of the present invention; FIG. 2 is a diagram showing an embodiment of the present invention; FIG. 3 is a flowchart of a multiple device control program; FIG. 4 is a diagram showing an example of device-specific sequence setting steps; Figure 5 is a device-specific sequence setting flowchart, Figure 6 is a diagram showing an example of a label table, Figure 7 is a diagram showing an example of a code table, Figure 8 is a diagram showing a conventional printing system, and Figure 9 is a control program. FIG. 2 is a diagram showing a processing flow. In FIGS. 1 to 3 and 5, 10. S2 is a determination means, 12 is a storage area, 14.241.242 is a table, 16, S3. S50...S62 are specific processing system setting means. Figure 1: The Book's Illustrated Illness 1 Figure 2: Fall Chair Turn Shoulder Sequence Settings Flowchart M5
Prisoner Label 2-Pull 4 Rows Figure 6 Code Table 4 Clear 7th Prisoner 41st Edition SP Notification Swam Figure 8

Claims (1)

【特許請求の範囲】 上位装置によって任意に指定される下位装置固有の処理
を生ぜしめる処理制御方式において、上位装置から転送
されて来た下位装置識別情報を判別する判別手段(10
)と、 システム制御プログラム内の各下位装置固有の処理への
切替に共用される格納領域(12)と、コード生成用情
報のための下位装置別のテーブル(14)と、 前記判別手段(10)によって判別された下位装置識別
情報を基にその下位装置用テーブルを用いて指定下位装
置固有処理系形成コードを生成し、該コードを前記格納
領域(12)に書き込む固有処理系設定手段(16)と
を設けたことを特徴とする処理制御方式。
[Scope of Claims] In a processing control method that generates a process specific to a lower-level device that is arbitrarily specified by a higher-level device, a determining means (10) for determining lower-level device identification information transferred from a higher-level device
), a storage area (12) shared for switching to processing specific to each lower-level device in the system control program, a table (14) for each lower-level device for code generation information, and the determining means (10). ), the specific processing system setting means (16) generates a specified lower device specific processing system configuration code using the lower device table based on the lower device identification information determined by the lower device identification information, and writes the code into the storage area (12). ).
JP22298386A 1986-09-20 1986-09-20 Process controlling system Pending JPS6378265A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22298386A JPS6378265A (en) 1986-09-20 1986-09-20 Process controlling system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22298386A JPS6378265A (en) 1986-09-20 1986-09-20 Process controlling system

Publications (1)

Publication Number Publication Date
JPS6378265A true JPS6378265A (en) 1988-04-08

Family

ID=16790959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22298386A Pending JPS6378265A (en) 1986-09-20 1986-09-20 Process controlling system

Country Status (1)

Country Link
JP (1) JPS6378265A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7390385B2 (en) 2003-03-31 2008-06-24 Ngk Insulators, Ltd. Gas sensor
US7413641B2 (en) 2003-01-20 2008-08-19 Denso Corporation Gas sensor with improved structure of protective cover
US10393694B2 (en) 2012-11-20 2019-08-27 Denso Corporation Gas sensor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7413641B2 (en) 2003-01-20 2008-08-19 Denso Corporation Gas sensor with improved structure of protective cover
US7390385B2 (en) 2003-03-31 2008-06-24 Ngk Insulators, Ltd. Gas sensor
US8157977B2 (en) 2003-03-31 2012-04-17 Ngk Insulators, Ltd. Gas sensor
US10393694B2 (en) 2012-11-20 2019-08-27 Denso Corporation Gas sensor

Similar Documents

Publication Publication Date Title
JP3940435B2 (en) Method and apparatus for performing direct memory access (DMA) byte swapping
JPH06162228A (en) Data flow processor device
JPS6378265A (en) Process controlling system
US6691211B2 (en) Method of selecting registers from a primitive register set
JP3699003B2 (en) Data processing apparatus and method
JP2918570B2 (en) Central processing unit
JPH082727Y2 (en) Programmable sequencer
JP3067161B2 (en) Fuzzy arithmetic processing unit
JPH0476598A (en) Display controller
JPH01263819A (en) Integrated circuit
JP2576589B2 (en) Virtual storage access control method
JPH02165358A (en) Program loading system with learning function
JPH06214939A (en) Dma controller
JPH05298178A (en) Semiconductor integrated circuit
JPS6041133A (en) Correcting method of control program
JPH02247758A (en) Control system for terminal information
JPH08297583A (en) Processor and method for interruption processing
JPH0328954A (en) Command macrofile executing device
JPH0212332A (en) System for processing program including plural same instructions
JPS63231530A (en) Re-writing control system for multi-bit register
JPH0895781A (en) Arithmetic and logic unit of processor
JPH01205331A (en) Large-scale program link system
JPH08305686A (en) Character processor
JPH0619710B2 (en) Register control method
JPH01113806A (en) Sequence controller