JPS6376613A - 位相制御型ソリツドステ−トリレ− - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の分野〉 本発明は、産業機器や一般民生機器におけるモータ回転
数の制御とかヒータ、ランプ等の電力制御に用いられる
位相制御型ソリッドステートリレー　（ＳＳＲ）に関す
る。

〈従来技術とその問題点〉 従来の位相制御型ソリッドステートリレーを第２図に示
して説明する。

第２図において、ｌｌａ、ｌｌｂは交流電源端子、１２
ｂはＳＳＲにおける入力回路（受光素子、トライアック
を含む）、Ｍは負荷であるモータ、１３は降圧用トラン
ス、１４は全波整流回路、１５は分圧抵抗Ｒ２＋＋　　
Ｒ２Ｎ＋限流抵抗Ｒｚｚ、　　）ランジスタＴｒからな
るゼロ電圧スイッチ回路、１６はインバータ、１７はＣ
ＰＵ、１８はインバータ、１２ａはＳＳＲにおける出力
回路（発光素子を含む）、１９は温度センサである。

交流電源端子１１ａ、ｌｌｂ間に接続された交流電源（
ＡＣ１００ボルト。図示せず）の電圧をトランス１３で
低電圧にし、全波整流回路１４で整流電圧に変換する。

この整流電圧を分圧抵抗Ｒ２１Ｒ２□で分圧して、抵抗
Ｒ２゜の両端間電圧をトランジスタＴｒのヘースに印加
する。分圧抵抗ＲＺＩＩ　Ｒ２Ｚは、このトランジスタ
Ｔｒが整流電圧のゼロ電圧付近で導通するようにその分
圧比が定められている。

ゼロ電圧付近でトランジスタＴｒが導通ずると、インバ
ータ１６を介してＣＰ　Ｕ１７に割込み信号が入力され
、ＣＰＵ１７の内部タイマが計時動作を開始する。この
計時動作の開始タイミングは、実質的に整流電圧（交流
電源電圧）がゼロ電圧となった時である。内部タイマが
設定時間をカウントした時にＣＰＵ１７からインバータ
１８を介してＳＳＲの出力回路１２ａに駆動信号が出力
される。これによって、出力回路１２ａが駆動されて発
光素子が発光し、その光を入射した受光素子を含むＳＳ
Ｒの入力回路１２ｂのトライアックが導通し、モータＭ
が駆動される。

モータＭへの供給電力は、トライアックの導通角によっ
て制御される。その導通角は、ＣＰＵ１７の内部タイマ
の設定時間によって決定される。即ち、整流電圧の半サ
イクルからタイマ設定時間を減じた時間に対応する位相
がその導通角である。

そして、タイマ設定時間は、温度センサ１９からの温度
データに基づいて自動的に選択される。

しかしながら、このような構成を有する従来例には、次
のような問題点がある。

（イ）１次側回路と２次側回路との結合にトランス１３
を用いているため、コストアンプ、重量アップ、スペー
ス増を招いている。

（ロ）ゼロ電圧スイッチ回路１５、ＣＰＵ１７を用いて
いることもコストアップを助長している。

（ハ）ＣＰＵ１７に対する割込み信号は半サイクルごと
に１回必要であり、しかも温度データに応じて内部タイ
マの設定時間を変更しなければならない構成となってい
るため、ＣＰＵ１７を駆動するためのプログラムが非常
に繁雑になり、この点からもコストアンプを助長してい
る。

〈発明の目的〉 本発明は、このような事情に鑑みてなされたものであっ
て、コストダウン、軽量化および省スペースを図ること
を目的とする。

〈発明の構成と効果〉 〔構成〕 本発明は、このような目的を達成するために、次のよう
な構成をとる。

即ち、本発明の位相制御型ソリ・ノドステートリレーは
、 交流電源端子間に接続された双方向性の半導体スイッチ
ング素子と、この半導体スイ・ノチング素子を導通させ
るリレー入力回路と、前記交流電源端子に接続される交
流電源電圧のゼロ電圧付近で発光開始する発光素子とを
有する２次側回路と、前記発光素子とともにフォトカプ
ラを構成する受光素子と、この受光素子の導通によって
動作するタイマ回路と、このタイマ回路の限時時間を設
定しタイマ回路の限時完了によって出力する限時時間設
定回路と、この限時時間設定回路の出力によって動作し
前記２次側回路のリレー入力回路を駆動するリレー出力
回路とを有する１次側回路とを備えたものである。

〔作用〕

この構成による作用は、次の通りである。

即ち、交流電源電圧がゼロ電圧付近になると２次側回路
の発光素子が発光を開始し、その光を入射した１次側回
路の受光素子が導通する。この導通によってタイマ回路
が限時動作を開始し、限時時間設定回路によって設定さ
れた限時時間に達すると、限時時間設定回路から信号が
出力され、この出力信号によってリレー出力回路が動作
する。

この動作によって２次側回路のリレー入力回路が動作し
、半導体スイッチング素子が導通する。その結果、交流
電源端子間に接続された負荷に駆動電流が供給される。

半導体スイッチング素子の導通角は、限時時間設定回路
において設定された限時時間によって決められる。

〔効果〕

以上のことから、本発明によれば、次のような効果が発
揮される。

（ａ）１次側回路と２次側回路との結合にフォトカプラ
を用いているから、降圧トランスを用いた従来例に比べ
て、回路構成を簡素化できるとともに、軽量化、省スペ
ースおよびコストダウンを促進できる。

（ｂ）ゼロ電圧検出のために前記フォトカプラにおける
発光素子を用いているから、全波整流回路およびゼロ電
圧スイッチ回路を用いた従来例に比べて、回路構成を簡
素化できるとともに、コストダウンを促進できる。

（Ｃ）ゼロ電圧の伝達のためにフォトカプラを用いてい
るとともに、半導体スイッチング素子の導通角を規定す
るために前記フォトカプラにおける受光素子の動作によ
って限時動作を開始するタイマ回路と、その限時時間を
設定する限時時間設定回路とを用いているから、入力側
のインバータ、複雑なプログラムを必要とするＣＰＵお
よび出力側のインバータを用いた従来例に比べて、回路
構成を簡素化できるとともに、コストダウンを促進でき
る。

以上の相乗により、従来例に比べて大幅なコストダウン
、回路構成の著しい簡素化、軽量化ならびに省スペース
を達成することができる。

〈実施例の説明〉 以下、本発明の実施例を図面に基づいて詳細に説明する
。

第１図は本発明の実施例に係る位相制御型ソリッドステ
ートリレーの回路図である。

まず、１次側回路Ａについて説明する。

直流電源Ｅに接続された直流電源端子１ａ、１５間に、
フォトトランジスタＰＴ＋、抵抗Ｒ１゜コンデンサＣ５
の直列回路が接続されている。また、この直列回路に、
限流抵抗Ｒｚ、発光ダイオードＬＥＤＩ、ｌ−ランジス
タＴｒＩの直列回路が並列接続されている。先の直列回
路における抵抗Ｒ１とコンデンサＣ１とがタイマ回路２
を構成している。また、抵抗Ｒｚ、発光ダイオードＬＥ
Ｄ。

およびトランジスタＴ　ｒ　＋がリレー出力回路３を構
成している。

ゲート信号入力端子ＩＣと負極側の直流電源端子１ｂと
の間に、抵抗Ｒ３，ゲートオン用抵抗Ｒ４の直列回路が
接続され、これら両抵抗Ｒｓ、Ｒａの接続点にＰＵＴ（
プログラマブル・ユニジャンクション・トランジスタ）
４のゲートが接続されている。このＰＵＴ４のアノード
がタイマ回路２における抵抗Ｒ１とコンデンサＣ１との
接続点に接続され、カソードが抵抗Ｒ５を介して負極側
の直流電源端子１ｂに接続されている。ＰＵＴ４のカソ
ードは、トランジスタＴｒ＋のベースに接続され、ゲー
トが抵抗Ｒ１とゲートオン用抵抗Ｒ４との接続点に接続
され、ゲートとアノードとがノイズ防止用コンデンサＣ
２を介して接続されている。

抵抗Ｒｓ　、　Ｒ４、Ｒｓ　、　　Ｐ　ＵＴ　４等が限
時時間設定回路５を構成している。

次に、２次側回路Ｂについて説明する。

互いに逆極性の状態で並列接続された２つの発光ダイオ
ードＬ　Ｅ　Ｄ　ｚ　、　　Ｌ　Ｅ　Ｄ　３が２次側入
力端子のゼロ電圧検出回路６を構成し、このゼロ電圧検
出回路６が１次側回路ＡのフォトトランジスタＰＴＩ　
とともにフォトカプラＰＣ，を構成している。交流電源
端子７ａ、７ｂ間に、限流抵抗Ｒｈ。

ゼロ電圧検出回路６．限流抵抗Ｒ，，Ｒ，，転流用抵抗
Ｒ９の直列回路が接続されている。転流用抵抗Ｒ１は、
後述するメイントライアックＴＡＣＩのターンオン電流
を制御するものである。

限流抵抗Ｒ６とゼロ電圧検出回路６との接続点にツェナ
ーダイオードＺＤ２のアノードが接続され、そのカソー
ドにツェナーダイオードＺＤ、のカソードが接続され、
ツェナーダイオードＺ　Ｄ　＋のアノードが限流抵抗Ｒ
７，Ｒｓの接続点に接続されている。これら２つのツェ
ナーダイオードＺＤ、、ＺＤｚは、ゼロ電圧検出回路６
に流れる電流を定格以下に抑え、発光ダイオードＬＥＤ
＋　。

ＬＥＤＺを保護するものである。

ツェナーダイオードＺ　Ｄ　ｚのアノードと限流抵抗Ｒ
１１，転流用抵抗Ｒ１の接続点との間に、限流抵抗Ｒ＋
ｏとフォトトライチックＰＡＣＩの直列回路が接続され
ている。このフォトトライアックＰＡＣ，は、１次側回
路Ａにおける発光ダイオードＬＥＤ１　とともにフォト
トライアックカプラＰＴＣ３を構成している。

限流抵抗Ｒｈ、Ｒ＋。の接続点と交流電源端子７ｂとの
間に、入力電圧の上昇率（ｄ■／ｄｔ）を一定収下に抑
えるためのコンデンサＣ１が接続されている。

双方向性の半導体スイッチング素子の一例としてのメイ
ントライアックＴＡＣ，のＴ２端子が交流電源端子７ａ
に接続され、そのＴ、端子が交流電源端子７ｂに接続さ
れている。メイントライアックＴＡＣ，のゲート端子Ｇ
は、転流用抵抗Ｒ１とフォトトライアックＰＡＣ，との
接続点に接続されている。

抵抗Ｒｌ　Ｏ＋　フォトトライアックＰＡＣ，，転流用
抵抗Ｒ９がリレー入力回路８を構成している。

交流電源端子７ａ、７ｂ間は、電源スィッチＳおよびモ
ータ、ランプ、ヒータなどの負荷りを介して交流電源９
に接続されている。

次に、この実施例の動作を説明する。

■　非駆動状態 電源スィッチＳがオフの状態にあるときは、発光ダイオ
ードＬ　Ｅ　Ｄｚ　、　　Ｌ　Ｅ　Ｄ３が発光しない。

従って、直流電源端子１ａ、ｌｂ間に直情型＃Ｅが接続
され、ゲート信号入力端子１ｃにゲート信号が印加され
ていても、フォトトランジスタＰＴ。

も非導通であり、コンデンサＣ１への充電がないから、
ＰＵＴ４も非導通である。ＰＵＴ４が非導通であると、
トランジスタＴｒ、も非導通であり、発光ダイオードＬ
ＥＤ、は発光しない。

その結果、当然のことながら、フォトトライアックＰＡ
Ｃ＋、メイントライアックＴＡＣ，は非導通状態を維持
し、１次側回路Ａによる２次側回路Ｂの制御は行われな
い。

■　駆動状態 １次側回路Ａのゲート信号入力端子】Ｃには、予めある
電圧レベルのゲート信号が印加されており、ゲートオン
用抵抗Ｒ６の両端間に一定電圧が生じ、ＰＵＴ４のゲー
トにゲート電圧が現れている。ゲート信号の電圧レベル
は、メイントライアックＴＡＣ，の導通位相角に対応し
たものである。

２次側回路Ｂにおいて電源スィッチＳをオンする。この
オンの瞬間には、前述のようにフォトトライアックＰＡ
ＣＩ、メイントライアックＴ　Ａ　Ｃ＋は非導通である
。

電源スィッチＳのオンによって、交流電源９からの電流
が負荷り、抵抗Ｒｈ、ゼロ電圧検出回路６、抵抗Ｒ１，
Ｒｅ　、Ｒｑの経路を流れる。電源電圧の正の半サイク
ル期間における電圧上昇に伴って電流も増加し、電源電
圧のゼロ電圧付近で発光ダイオードＬ　Ｅ　Ｄ　ｚが発
光を開始する。この発光開始時の電流は、抵抗Ｒ６，Ｒ
７，Ｒａ＋　Ｒ９によって制限された微小電流である。

電源電圧がさらに上昇しても、発光ダイオードＬ　Ｅ　
Ｄ　ｚに流れる電流は、ツェナーダイオードＺＤ、によ
って定格以下に制限される。

一方、電源スィッチＳのオンによって負荷りに電流が流
れるが、この負荷電流は限流抵抗Ｒ６゜Ｒ７，Ｒａによ
って微小電流に抑えられるため、転流用抵抗Ｒ７には微
小電流しか流れておらず、転流用抵抗Ｒ７における電圧
降下が小さいので、メイントライアックＴＡＣ，のゲー
ト端子Ｇに流れるゲート電流はターンオン電流以下であ
る。従って、メイントライアックＴＡＣ，は、依然とし
て非導通状態を維持する。

メイントライアックＴ　Ａ　Ｃ＋が非導通状態を維持し
ている限り、負荷りに流れる電流は、限流抵抗Ｒｈ　、
　Ｒｑ　、Ｒｅ　、転流用抵抗Ｒ７によって制限された
微小電流であるため、負荷りを駆動するに足りる電流（
駆動電流）までは達しない。

発光ダイオードＬＥＤ、からの光が１次側回路Ａのフォ
トトランジスタＰＴ、に入射すると、このフォトトラン
ジスタＰＴ、が導通し、タイマ回路２におけるコンデン
サＣ１への充電が開始される。コンデンサＣ１に対する
充電時定数は、抵抗Ｒ１の抵抗値とコンデンサＣ８の静
電容量とによって決まっている。

コンデンサＣＩへの充電開始に伴って限時時間設定回路
５におけるＰＵＴ４のアノード電圧が次第に上昇する。

このアノード電圧がゲートオン用抵抗Ｒ４の両端間に現
れているゲート電圧よりも高くなった時点でＰＵＴ４が
導通する。ＰＵＴ４が導通すると、抵抗Ｒ２の両端間に
電圧が生じ、この電圧による電流がリレー出力回路３に
おけるトランジスタＴｒ、のヘースに流れ、トランジス
タＴｒ、が導通ずる。

トランジスタＴｒ、が導通ずると、リレー出力回路３　
（フォトトライアックカプラＰＴＣＩ）における発光ダ
イオードＬＥＤ、が発光を開始する。

その光がリレー入力回路８におけるフォトトライアック
Ｐ　Ａ　Ｃ＋　に入射して、このフォトトライアックＰ
ＡＣ，が導通ずる。

フォトトライアックＰＡＣ，が導通ずると、抵抗Ｒ７，
Ｒ８に対して抵抗Ｒ１ｏが並列に接続され、それらの合
成抵抗値が低下するため、転流用抵抗Ｒ７に流れる電流
が増加する。従って、転流用抵抗Ｒ７の両端間の電圧が
上昇し、メイントライアックＴ　Ａ　Ｃ＋のゲート端子
Ｇに流れる電流がターンオン電流に達し、メイントライ
アックＴＡＣ。

が導通ずる。

メイントライアックＴＡＣ，が導通ずると、ゼロ電圧検
出回路６．抵抗Ｒ７，ツェナーダイオードＺＤ、、ＺＤ
２．抵抗Ｒ８からなる回路がメイントライアックＴＡＣ
，によって実質的に短絡され、抵抗Ｒ７，Ｒｅによって
制限されない大きな電流値の駆動電流がメイントライア
ックＴＡＣ。

を介して負荷りに供給される。このとき、メイントライ
アックＴＡＣ，や負荷りに突入電流が流れるのをコンデ
ンサＣ３が抑制している。

一方、前記の実質的な短絡によって、フォトカプラＰＣ
１における発光ダイオードＬＥＤ、の発光も実質的に停
止され、１次側回路ＡにおけるフォトトランジスタＰＴ
、が非導通となる。これに伴って、ＰＵＴ４および抵抗
Ｒ５を介して、タイマ回路２におけるコンデンサＣ３の
充電電荷の急速放電が開始される。そして、コンデンサ
ＣＩの電圧降下によってＰＵＴ４のアノード・カソード
間電圧がＰＵＴ４のオン電圧以下になった時点でＰＵＴ
４が非導通状態に復帰する。なお、ＰＵＴ４の非導通状
態への復帰は、正の半サイクル期間が終了するまでの間
に行われ、この復帰までの間においてコンデンサＣ１の
充電電荷の放電が完了する。

＝１５− 前述のようにメイントライアックＴ　Ａ　Ｃ＋　の導通
によって負荷■、に駆動電流が供給されるが、電源電圧
がゼロ電圧付近に達しメイントライアックＴＡＣ，の保
持電圧以下になると、メイントライアックＴ　Ａ　Ｃ＋
がターンオフする。これによって、負荷りへの駆動電流
の供給が停止される。即ち、負荷りに対する電力供給の
停止は、必ずゼロ電圧付近において行われる。

また、メイントライアックＴＡＣ，のターンオフによっ
て、ゼロ電圧検出回路６等の短絡状態が解除される。

電源電圧の負の半サイクル期間においては、発光ダイオ
ードＬ　Ｅ　Ｄ　２に代わって発光ダイオードＬＥＤ、
が発光すること、および、発光ダイオードＬＥＤｓに流
れる電流を制限するのがツェナーダイオードＺＤ２であ
ることのほかは、正の半サイクル期間での動作と同様で
ある。

■　位相制御 ゲート信号入力端子ＩＣに印加するゲート信号のレベル
を上げると、ＰＵＴ４のゲート電圧も上かり、タイマ回
路２におけるコンデンサＣ３の充電電圧がその充電開始
からＰＵＴ４を導通させる電圧に上昇するまでの時間が
長くなる。従って、メイントライアックＴ　Ａ　ＣＩ　
の導通角が小さくなり、負荷りへの供給電力が減少する
。

逆に、ゲート信号入力端子ＩＣに印加するゲート電圧を
下げると、ＰＵＴ４の導通タイミングが早くなって、導
通角が大きくなり、負荷りへの供給電力が増加する。

以上説明した本実施例の位相制御型ソリッドステートリ
レーによれば、次のような利点がある。

即ち、■ゼロ電圧を検出するのに、全波整流回路１４．
ゼロ電圧スイッチ回路１５ではなく前記フォトカプラＰ
ｃｔを構成する発光ダイオードＬＥＤ２゜Ｌ　Ｅ　Ｄ　
３を用いていること、■ゼロ電圧を２次側回路Ｂから１
次側回路Ａに伝達するのに、フォトカプラＰＣ，を用い
ていること、および、降圧トランス１３は使用していな
いこと、■双方向性の半導体スイッチング素子としての
メイントライア・ツクＴＡｃ＋　の導通角を規定するの
に、インバータ１６、　　ＣＰＵ１７．　インバータ１
８ではなく、タイマ回路２と、ＰＵＴ４等からなる限時
時間設定回路５とを用いていることから、従来例に比べ
て大幅なコストダウン、回路構成の著しい簡素化、軽量
化ならびに省スペースを達成することができる。

【図面の簡単な説明】

第１図は本発明の実施例に係る位相制御型ソリッドステ
ートリレーの回路図である。また、第２図は従来例に係
る位相制御型ソリッドステートリレーの回路図である。 Ａ・・・１次側回路 Ｂ・・・２次側回路 ２・・・タイマ回路 ３・・・リレー出力回路 ５・・・限時時間設定回路 ７ａ、７ｂ・・・交流電源端子 ８・・・リレー入力回路 ＴＡＣ，・・・メイントライアック （双方向性の半導体スイッチング素子）ＰＣ，・・・フ
ォトカプラ 〜１９− 第１図

Claims (1)

【特許請求の範囲】
1. （１）交流電源端子間に接続された双方向性の半導体ス
   イッチング素子と、この半導体スイッチング素子を導通
   させるリレー入力回路と、前記交流電源端子に接続され
   る交流電源電圧のゼロ電圧付近で発光開始する発光素子
   とを有する２次側回路と、 前記発光素子とともにフォトカプラを構成する受光素子
   と、この受光素子の導通によって動作するタイマ回路と
   、このタイマ回路の限時時間を設定しタイマ回路の限時
   完了によって出力する限時時間設定回路と、この限時時
   間設定回路の出力によって動作し前記２次側回路のリレ
   ー入力回路を駆動するリレー出力回路とを有する１次側
   回路とを備えた位相制御型ソリッドステートリレー。