JPS6367767B2 - - Google Patents

Info

Publication number
JPS6367767B2
JPS6367767B2 JP56029089A JP2908981A JPS6367767B2 JP S6367767 B2 JPS6367767 B2 JP S6367767B2 JP 56029089 A JP56029089 A JP 56029089A JP 2908981 A JP2908981 A JP 2908981A JP S6367767 B2 JPS6367767 B2 JP S6367767B2
Authority
JP
Japan
Prior art keywords
transistor
current
terminal
voltage
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56029089A
Other languages
Japanese (ja)
Other versions
JPS57142009A (en
Inventor
Koichi Fukaya
Tomoji Obata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP56029089A priority Critical patent/JPS57142009A/en
Publication of JPS57142009A publication Critical patent/JPS57142009A/en
Publication of JPS6367767B2 publication Critical patent/JPS6367767B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は回路の定常動作状態で動作中、出力端
子が電源の一端へ接触した場合、検知回路を働ら
かせて保護すべきトランジスタのベースドライブ
電流を制限又はしや断することで出力端子の電源
の一端への接触時、異常大電流によるトランジス
タの破壊を防止する保護回路を提供するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention operates in a steady state of operation of a circuit, and when an output terminal contacts one end of a power supply, a detection circuit is activated to limit or suppress the base drive current of a transistor to be protected. This provides a protection circuit that prevents the transistor from being destroyed by an abnormally large current when the output terminal contacts one end of the power supply.

第1図は保護回路が内蔵されていない従来の増
幅回路を示す。第1図においてR21,R22,R23
抵抗、D21,D22,D23はダイオード、Q21,Q22
Q23,Q24,Q25はトランジスタ、aは信号の入力
端子、IBは電流がIBの定電流源、Vcc2は電圧が
Vcc2の電圧源を示す。今、第1図において回路の
定常動作状態時から出力端子bの負電源への接触
という異常状態になつた場合を考えると、上側ダ
ーリントン接続のトランジスタQ22,Q24は連続
的にIBなる電流でドライブされたトランジスタ
Q24に異常過大電流が流れ、消費電力が過大とな
り破壊する。
FIG. 1 shows a conventional amplifier circuit without a built-in protection circuit. In Figure 1, R 21 , R 22 , R 23 are resistors, D 21 , D 22 , D 23 are diodes, Q 21 , Q 22 ,
Q 23 , Q 24 , Q 25 are transistors, a is a signal input terminal, I B is a constant current source whose current is I B , and V cc2 is a voltage
Indicates the voltage source of V cc2 . Now, if we consider the case in which the circuit goes from a normal operating state to an abnormal state in which the output terminal b contacts the negative power supply in Fig. 1, the upper Darlington connected transistors Q 22 and Q 24 continuously become I B current driven transistor
Abnormal excessive current flows through Q 24 , resulting in excessive power consumption and destruction.

本発明は上述のごとく、従来技術による増幅回
路の出力端子の電源端子への接触という異常状態
におけるトランジスタの破壊を防止する保護回路
を提供するものである。
As described above, the present invention provides a protection circuit that prevents a transistor from being destroyed in an abnormal state in which an output terminal of an amplifier circuit according to the prior art comes into contact with a power supply terminal.

本発明の原理を第2図に示した。第2図におい
てR7,R9は抵抗D4,D5,D6はダイオード、Q4
Q5,Q8,Q11はトランジスタ、ZD1はツエナーダ
イオード、cは保護すべきトランジスタ(点線で
示したトランジスタ)を含む回路の電源の一端
(ここでは正電圧側)に接続する端子、dは保護
すべきトランジスタのベース電流供給回路に接続
する端子、eは保護すべきトランジスタのベース
に接続する端子、fは保護すべきトランジスタを
含む回路の出力端子に接続する端子、gは保護す
べきトランジスタを含む回路の電源の他の一端
(ここでは負又は基準電位)に接続する端子を示
している。第2図において、保護すべきトランジ
スタを含む回路の出力端子に接続されている端子
fが、保護すべきトランジスタを含む回路の電源
の負側に接続してる端子gに接触すると、保護す
べきトランジスタ(点線に示す)に電流が流れは
じめる。
The principle of the present invention is shown in FIG. In Figure 2, R 7 and R 9 are resistors D 4 , D 5 , and D 6 are diodes, and Q 4 ,
Q 5 , Q 8 , Q 11 are transistors, ZD 1 is a Zener diode, c is a terminal connected to one end (positive voltage side in this case) of the power supply of the circuit including the transistor to be protected (transistor indicated by a dotted line), d is a terminal connected to the base current supply circuit of the transistor to be protected, e is a terminal connected to the base of the transistor to be protected, f is a terminal connected to the output terminal of the circuit including the transistor to be protected, g is a terminal to be protected It shows a terminal connected to the other end (here, negative or reference potential) of a circuit including a transistor. In FIG. 2, when the terminal f connected to the output terminal of the circuit including the transistor to be protected comes into contact with the terminal g connected to the negative side of the power supply of the circuit including the transistor to be protected, the transistor to be protected Current begins to flow at (shown by the dotted line).

このトランジスタのベース=エミツタ間に端子
e,fが接続されているため、トランジスタQ8
のベース=エミツタ間に瞬間的に大きなバイアス
電圧が加わり、保護すべきトランジスタ(点線で
示したトランジスタ)に流れる大電流に比例した
電流が流れる。その結果トランジスタQ4をドラ
イブしダイオードD5,D6、抵抗R7に電圧降下を
生じさせ、トランジスタQ5,Q11の各ベース=エ
ミツタ間に順バイアス電圧を与え、トランジスタ
Q5が導通し、端子dにコレクタ電流が流れ、端
子dに接続されている保護すべきトランジスタの
ベースドライブ電流をしや断、又はベースドライ
ブ電流供給回路の動作を停止させる。さらに保護
すべきトランジスタのコレクタ=エミツタ間電圧
が高い場合には、保護すべきトランジスタの安全
動作領域におけるコレクタ電流が減少するので、
そのコレクタ電流をさらに少なく制限するためツ
エナーダイオードZD1が導通し、トランジスタ
Q11にコレクタ電流が流れ、トランジスタQ4のコ
レクタ電流と相まつて抵抗R7とダイオードD5
両端電圧を増加させてトランジスタQ5のベース
=エミツタ間が保護すべきトランジスタに流れる
異常電流に対し、より少ない値で(安全動作領域
内)順バイアスとなる。そして、トランジスタ
Q5が導通し、端子dに接続されている保護すべ
きトランジスタのベースドライブ電流を制限もし
くはしや断、又はベースドライブ電流供給回路の
動作を停止させ、保護すべきトランジスタの破壊
を防止する。
Since the terminals e and f are connected between the base and emitter of this transistor, the transistor Q 8
A large bias voltage is instantaneously applied between the base and emitter of the transistor, and a current proportional to the large current flowing through the transistor to be protected (the transistor indicated by the dotted line) flows. As a result, transistor Q 4 is driven, causing a voltage drop across diodes D 5 , D 6 and resistor R 7 , and forward bias voltage is applied between the base and emitter of transistors Q 5 and Q 11 .
Q5 becomes conductive, collector current flows to terminal d, and the base drive current of the transistor to be protected connected to terminal d is cut off or the operation of the base drive current supply circuit is stopped. Furthermore, if the collector-emitter voltage of the transistor to be protected is high, the collector current in the safe operating area of the transistor to be protected will decrease.
In order to limit the collector current even further, the Zener diode ZD 1 conducts and the transistor
Collector current flows through Q 11 , which together with the collector current of transistor Q 4 increases the voltage across resistor R 7 and diode D 5 , so that the base-emitter of transistor Q 5 resists the abnormal current flowing to the transistor to be protected. , lower values result in forward bias (within the safe operating area). And the transistor
When Q5 becomes conductive, the base drive current of the transistor to be protected connected to the terminal d is limited or cut off, or the operation of the base drive current supply circuit is stopped, thereby preventing destruction of the transistor to be protected.

尚、ダイオードD5は原理的には不要であるが
ここではトランジスタQ5のベース=エミツタ間
電圧VBEの温度補償のために加えた例で説明し
た。又、ダイオードD6は抵抗におきかえてるか、
削除してもよくこの場合トランジスタQ11のドラ
イブ比を小さく設定する場合に特に有効である。
又、端子gとfを共通に接続しても、抵抗R7
両端電圧をトランジスタQ5で検出できることか
ら、保護すべきトランジスタの異常電流に対する
保護動作を行うことができる。
Note that although the diode D5 is not necessary in principle, an example in which it is added to compensate for the temperature of the base-emitter voltage V BE of the transistor Q5 is explained here. Also, did you replace diode D6 with a resistor?
In this case, it is particularly effective when setting the drive ratio of transistor Q11 to a small value.
Furthermore, even if the terminals g and f are connected in common, the voltage across the resistor R7 can be detected by the transistor Q5 , so that a protective operation against abnormal current of the transistor to be protected can be performed.

次に本発明の具体的実施例の1つを第3図に示
した。第3図においてR1,R2,R3,R4,R5
R6,R7,R8,R9は抵抗、D1,D2,D3,D4,D5
D6はダイオード、Q1,Q2,Q3,Q4,Q5,Q6
Q7,Q8,Q9,Q10,Q11はトランジスタ、RLは負
荷、C1,C2,C3は電解コンデンサ、ZD1はツエナ
ーダイオード、aは信号の入力端子、bは信号の
出力端子、HはトランジスタQ5のベース電位、Ip
は電流がIpなる定電流源、Vcc1は電圧がVcc1なる
電圧源を示す。第3図において出力段は一般に知
られているB級シングルエンデツド・プツシユブ
ル構成である。今、この回路での定常動作状態で
は、例えば入力端子aに第4図に示す正弦波入力
信号aを入れた時、出力端子bに同図の正弦波出
力信号bが出るがこのときVcc1/2をさかいに上側 波形はトランジスタQ9が導通し、下側波形はト
ランジスタQ10が導通している時に発生する。こ
こでトランジスタQ9が導通している時、トラン
ジスタQ9のベース=エミツタ間電圧VBEQ9は大き
くなり、同様にトランジスタQ8のベース=エミ
ツタ間電圧VBEQ8とすると以下の式に示す電流
I1がトランジスタQ8のコレクタに流れる。
Next, one specific embodiment of the present invention is shown in FIG. In Figure 3, R 1 , R 2 , R 3 , R 4 , R 5 ,
R 6 , R 7 , R 8 , R 9 are resistances, D 1 , D 2 , D 3 , D 4 , D 5 ,
D 6 is a diode, Q 1 , Q 2 , Q 3 , Q 4 , Q 5 , Q 6 ,
Q 7 , Q 8 , Q 9 , Q 10 , Q 11 are transistors, R L is a load, C 1 , C 2 , C 3 are electrolytic capacitors, ZD 1 is a Zener diode, a is a signal input terminal, b is a signal output terminal, H is the base potential of transistor Q5 , I p
indicates a constant current source whose current is I p , and V cc1 indicates a voltage source whose voltage is V cc1 . In FIG. 3, the output stage has a generally known class B single-ended pushable configuration. Now, in the steady state of operation of this circuit, for example, when a sine wave input signal a shown in Fig. 4 is input to input terminal a, a sine wave output signal b shown in the figure is output to output terminal b, but at this time V cc1 The upper waveform with respect to /2 occurs when transistor Q 9 is conducting, and the lower waveform occurs when transistor Q 10 is conducting. Here, when transistor Q 9 is conducting, the base-emitter voltage V BEQ9 of transistor Q 9 becomes large, and similarly, if the base-emitter voltage V BEQ8 of transistor Q 8 is set, the current shown in the following equation is
I 1 flows into the collector of transistor Q 8 .

I1=VBEQ9−VBEQ8/R8 …… 今、トランジスタQ8のコレクタにI1なる電流が
流れると、ダイオードD4とトランジスタQ4のミ
ラー回路によりトランジスタQ4のhFEが充分大き
いと考えると、トランジスタQ4のコレクタにI1
る電流が流れる。ダイオードD5の電圧降下をVD5
とすると、H点に(I1R7+VD5)なる電圧降下が
生じるが、同時に前述のように出力端子bは上側
波形を示しているため、H点の電位を出力端子の
電位Vbより常に低くおさえておくように設定す
る。即ち、I1R7+VD5<Vb+VBEQ5となるように
抵抗R7,R8を調整しておけば、トランジスタQ5
のエミツタ即ち出力端子bとトランジスタQ5
ベース、即ち、H点の電位が常に逆バイアスにな
つているため、通常の定常動作時には、この保護
回路は動作しない。
I 1 = V BEQ9 −V BEQ8 /R 8 ... Now, when a current I 1 flows through the collector of transistor Q 8 , the mirror circuit of diode D 4 and transistor Q 4 will cause h FE of transistor Q 4 to be large enough. Thinking about it, a current I1 flows through the collector of transistor Q4 . The voltage drop across diode D5 is V D5
Then, a voltage drop of (I 1 R 7 +V D5 ) occurs at point H, but at the same time, as mentioned above, output terminal b shows an upper waveform, so the potential at point H is always lower than the potential Vb at the output terminal. Set it to keep it low. That is, if the resistors R 7 and R 8 are adjusted so that I 1 R 7 +V D5 < Vb + V BEQ5 , the transistor Q 5
Since the emitter, that is, the output terminal b, and the base of the transistor Q5 , that is, the potential at the point H are always reverse biased, this protection circuit does not operate during normal steady operation.

ここで出力端子bが電源の負端子(−端子)に
接触するという異常状態となると出力端子bは最
低電位となり上側ダーリントン接続のトランジス
タQ6,Q9は連続的にI0なる電流でドライブされ
る。そのためトランジスタQ9に大電流が流れ始
めるが、同時にトランジスタQ8のコレクタにも
この大電流に比例した電流I1が流れる。この電流
がダイオードD4とトランジスタQ4のミラー回路
により、トランジスタQ4のhFEが十分大きいとト
ランジスタQ4のコレクタに電流I1が流れ抵抗R7
ダイオードD5,D6に電圧降下が生じる。そして
トランジスタQ5のベース=エミツタ間に順バイ
アス電圧が加わりトランジスタQ5が動作し、コ
レクタ電流によりトランジスタQ6のベースドラ
イブ電流を吸収して、終段のトランジスタQ9
ベースに注入するドライブ電流をしや断する。即
ち、トランジスタQ9を動作しないようにして異
常大電流によるトランジスタQ9の破壊を防止す
る。トランジスタQ9の電流に依存してトランジ
スタQ4に流れる電流I1で、I1R7+VD5>Vb+
VBEQ5となつた時にトランジスタQ5が動作し、ト
ランジスタQ9のコレクタ電流(エミツタ電流)
を制限し保護する。さらにこのような出力端子b
が電源の負端子(一端子)に接触するという異常
状態において、電圧Vcc1がツエナーダイオード
ZD1を導通状態とするのに充分なだけ高い場合に
は、トランジスタQ11に電流I1に比例したコレク
タ電流I2が流れ抵抗R7ダイオードD5に電流(I1
I2)による電圧降下を生じる。このときのダイオ
ードD5に生ずる電圧降下をVD5′とすると(I1
I2)R7+VD5′>Vb+VBEQ5となつた時にトランジ
スタQ5が動作し、トランジスタQ9を保護する。
そのため前記異常時において電圧源Vcc1が高けれ
ば、トランジスタQ5は電流I1が小さい段階で動作
し、トランジスタQ9の保護を強める。このこと
はトランジスタの安全動作領域が、コレクタ〜エ
ミツタ間電圧に依存し、制限される事を考えると
きわめて都合のよい動作である。このように前記
異常時において、トランジスタQ9に流れる電流
と、前記異常時においてトランジスタQ9に加わ
るコレクタ=エミツタ間電圧の関係によつてトラ
ンジスタQ5が動作する、すなわちトランジスタ
Q9が保護されるレベルが決定される。
If an abnormal state occurs in which the output terminal b contacts the negative terminal (-terminal) of the power supply, the output terminal b becomes the lowest potential and the upper Darlington connected transistors Q 6 and Q 9 are continuously driven with a current of I 0 . Ru. Therefore, a large current begins to flow through the transistor Q9 , but at the same time, a current I1 proportional to this large current also flows through the collector of the transistor Q8 . This current is caused by the mirror circuit of diode D 4 and transistor Q 4 , and if h FE of transistor Q 4 is large enough, current I 1 flows to the collector of transistor Q 4 and resistor R 7 .
A voltage drop occurs across diodes D 5 and D 6 . Then, a forward bias voltage is applied between the base and emitter of transistor Q5 , causing transistor Q5 to operate, absorbing the base drive current of transistor Q6 with its collector current, and injecting the drive current into the base of the final stage transistor Q9 . to refuse. That is, the transistor Q 9 is not operated to prevent the transistor Q 9 from being destroyed by an abnormally large current. With the current I 1 flowing through transistor Q 4 depending on the current in transistor Q 9 , I 1 R 7 +V D5 > Vb +
When V BEQ5 , transistor Q 5 operates, and the collector current (emitter current) of transistor Q 9
to limit and protect. Furthermore, such an output terminal b
In an abnormal condition where V cc1 contacts the negative terminal (one terminal) of the power supply, the voltage V cc1 is connected to the Zener diode
When ZD 1 is high enough to conduct, transistor Q 11 carries a collector current I 2 proportional to current I 1 and resistor R 7 diode D 5 carries a current (I 1 +
I 2 ) causes a voltage drop. If the voltage drop that occurs across diode D 5 at this time is V D5 ', then (I 1 +
I 2 ) When R 7 + V D5 ′ > Vb + V BEQ5 , transistor Q 5 operates and protects transistor Q 9 .
Therefore, if the voltage source Vcc1 is high during the abnormality, the transistor Q5 operates at a stage where the current I1 is small, thereby strengthening the protection of the transistor Q9 . This is an extremely convenient operation considering that the safe operating area of the transistor depends on the collector-emitter voltage and is limited. In this way, during the abnormality, the transistor Q5 operates depending on the relationship between the current flowing through the transistor Q9 and the collector-emitter voltage applied to the transistor Q9 during the abnormality.
The level at which Q 9 is protected is determined.

以上、本発明による保護回路を接続すれば、増
幅回路の出力端子の電源の一端に接触するという
異常状態におけるトランジスタコレクタ電流をを
安全動作領域内に制限し破壊を防止する保護回路
を実現できる。
As described above, by connecting the protection circuit according to the present invention, it is possible to realize a protection circuit that limits the transistor collector current within the safe operating range and prevents destruction in an abnormal state where the output terminal of the amplifier circuit comes into contact with one end of the power supply.

次に他の実施例の1つを第5図に示した。第5
図においてR1,R2,R3,R4,R5,R6,R7,R8
R9,R10,R11,R12,R13は抵抗、D1,D2,D3
D4,D5,D6,D7はダイオード、Q1,Q2,Q3
Q4,Q5,Q6,Q7,Q8,Q9,Q10,Q11,Q12はト
ランジスタ、ZD1はツエナーダイオード、RLは負
荷、C1,C2,C3は電解コンデンサー、aは信号
の入力端子、bは信号の出力端子、Vcc1は電圧
Vcc1の電圧源を示す。第5図において出力段は一
般に知られるB級シングルエンデツド・プツシユ
ブル構成である。今、この回路での定常動作状態
では、例えばaの入力端子に第4図に示す正弦波
入力信号aを入れた時出力端子bに第4図の正弦
波出力信号bが出るが、Vcc1/2をさかいに上側
波形はトランジスタQ10が導通している時に、下
側波形はトランジスタQ11が導通している時に発
生する。ここでトランジスタQ10が導通している
時、トランジスタQ10のエミツタに流れる電流を
I1とすると、トランジスタQ10のベース=エミツ
タ間電圧VBEQ10及び抵抗R12での電圧降下I1R12
大きくなる。同様に、トランジスタQ9のベース
=エミツタ間電圧をVBEQ9とすると、以下の式
に示す電流I2がトランジスタQ9のコレクタに流れ
る。
Next, one of the other embodiments is shown in FIG. Fifth
In the figure, R 1 , R 2 , R 3 , R 4 , R 5 , R 6 , R 7 , R 8 ,
R 9 , R 10 , R 11 , R 12 , R 13 are resistances, D 1 , D 2 , D 3 ,
D 4 , D 5 , D 6 , D 7 are diodes, Q 1 , Q 2 , Q 3 ,
Q 4 , Q 5 , Q 6 , Q 7 , Q 8 , Q 9 , Q 10 , Q 11 , Q 12 are transistors, ZD 1 is a Zener diode, R L is a load, C 1 , C 2 , C 3 is an electrolytic Capacitor, a is the signal input terminal, b is the signal output terminal, V cc1 is the voltage
Indicates the voltage source of V cc1 . In FIG. 5, the output stage has a generally known class B single-ended pushable configuration. Now, in the steady operating state of this circuit, when the sine wave input signal a shown in Fig. 4 is input to the input terminal a, the sine wave output signal b shown in Fig. 4 is output to the output terminal b, but V cc1 The upper waveform with respect to /2 is generated when the transistor Q 10 is conductive, and the lower waveform is generated when the transistor Q 11 is conductive. Here, when transistor Q 10 is conducting, the current flowing through the emitter of transistor Q 10 is
When I 1 , the base-emitter voltage V BEQ10 of the transistor Q 10 and the voltage drop I 1 R 12 across the resistor R 12 become large. Similarly, if the base-emitter voltage of transistor Q 9 is V BEQ9 , current I 2 expressed by the following equation flows to the collector of transistor Q 9 .

I2=(VBEQ10+I1R12)−VBEQ9/R11 …… いま、I2なる電流が流れると、ダイオードD6
トランジスタQ6のミラー回路により、トランジ
スタQ6のhFEが充分大きいと考えるとトランジス
タQ6のコレクタにI2なる電流が流れる。このとき
H点に(I2R10)なる電圧降下が生じるが、同時
に前記で示したように出力端子bは、上側波形を
示しているため、H点の電位を出力端子の電位
Vbより常に低くおさえておくように、即ちI2R10
<Vb+VBEQ5となるように抵抗R10,R11,R12
調整しておけばトランジスタQ5のエミツタ即ち
出力端子bと、トランジスタQ5のベース即ち、
H点の電位が常に逆バイアスになつているため、
通常の定常動作時にはこの保護回路は動作しな
い。
I 2 = (V BEQ10 + I 1 R 12 ) - V BEQ9 /R 11 ... Now, when the current I 2 flows, h FE of transistor Q 6 is sufficiently large due to the mirror circuit of diode D 6 and transistor Q 6 . Considering this, a current I 2 flows through the collector of transistor Q 6 . At this time, a voltage drop of (I 2 R 10 ) occurs at point H, but at the same time, as shown above, output terminal b shows the upper waveform, so the potential at point H is changed to the potential at the output terminal.
Always keep it below Vb, i.e. I 2 R 10
By adjusting the resistors R 10 , R 11 , and R 12 so that <Vb+V BEQ5 , the emitter of transistor Q 5 , that is, output terminal b, and the base of transistor Q 5 , that is,
Since the potential at point H is always reverse biased,
This protection circuit does not operate during normal steady operation.

いま、ここで出力端子bが電源の負端子(−端
子)に接触するという異常状態になると、出力端
子bは最低電位となり上側ダーリントン接続のト
ランジスタQ7,Q10はダイオードD1の電圧降下を
VD1、トランジスタQ3のベース=エミツタ間電圧
をVBEQ3とすると電流I0={(Vcc1−VD1/R7+R8×R7+ VD1)−VBEQ3}/R9なる電流で連続的にドライブ
されトランジスタQ10に大電流が流れ始める。同
時にトランジスタQ9のコレクタにもこの大電流
に比例した電流I3が流れ、ダイオードD6とトラン
ジスタQ6のミラー回路により、トランジスタQ6
のhFEが充分大きいと、コレクタに電流I3が流れ、
抵抗R10、ダイオードD5,D7に電圧降下が生じ
る。そして、トランジスタQ5のベース=エミツ
タ間に順バイアス電圧が加わりトランジスタQ5
が動作しコレクタ電流により、抵抗R9の電圧降
下を大きくし、トランジスタQ3を動作不能にし、
トランジスタQ7へのベースドライブ電流をしや
断する。このため、終段のトランジスタQ10のベ
ースドライブ電流もしや断することになり、トラ
ンジスタQ10を動作しない。こうして、異常大電
流によるトランジスタQ10の破壊を防止する。即
ちトランジスタQ10の電流に依存してトランジス
タQ6に流れる電流I2でI2R10+VD5>Vb+VBEQ5
なつた時にトランジスタQ5が動作し、トランジ
スタQ10を保護する。さらにこのような出力端子
bが電源の負端子(−端子)に接触するという異
常状態において、電圧Vcc1がツエナーダイオード
ZD1を導通状態とするのに充分なだけ高い場合に
は、トランジスタQ12に前述の電流I2={(VBEQ10
I1R12)−VBEQ9}/R11に比例したコレクタ電流I3
が流れ抵抗R10、ダイオードD5に電流(I2+I3
による電圧降下を生じる。このときのダイオード
D5に生ずる電圧降下をVD5′とすると(I2+I3
R10+VD5′>Vb+VBEQ5となつた時にトランジス
タQ5が動作し、トランジスタQ10を保護する。そ
のため前記異常時において電圧源Vcc1が高けれ
ば、トランジスタQ5はI2が小さい段階で動作し、
トランジスタQ10の保護を強める。このように前
記異常時において、トランジスタQ10に流れる電
流と、前記異常時においてトランジスタQ10に加
わるコレクタ=エミツタ間電圧の関係によつてト
ランジスタQ5が動作する。すなわちトランジス
タQ10が保護されるレベルが決定される。以上、
本発明による保護回路を接続すれば増幅回路の出
力端子を電源の一端に接触するという異常状態に
おけるトランジスタの破壊を防止でき、かつ電源
電圧が高い場合にも保護機能を有効に動作させ正
常動作においては、トランジスタの安全動作領域
内を有効に活用できる。
Now, if an abnormal state occurs in which the output terminal b comes into contact with the negative terminal (-terminal) of the power supply, the output terminal b becomes the lowest potential and the upper Darlington connected transistors Q 7 and Q 10 absorb the voltage drop of the diode D 1 .
V D1 and the base-emitter voltage of transistor Q 3 is V BEQ3 , then the current I 0 = {(V cc1 − V D1 /R 7 +R 8 ×R 7 + V D1 )−V BEQ3 } /R 9 . A large current begins to flow through transistor Q10 as it is continuously driven. At the same time, a current I 3 proportional to this large current flows through the collector of transistor Q 9 , and a mirror circuit of diode D 6 and transistor Q 6 causes transistor Q 6 to
When h FE is large enough, a current I 3 flows in the collector,
A voltage drop occurs across the resistor R 10 and diodes D 5 and D 7 . Then, a forward bias voltage is applied between the base and emitter of transistor Q5 .
operates and the collector current increases the voltage drop across resistor R9 , rendering transistor Q3 inoperable,
Cut off the base drive current to transistor Q7 . Therefore, the base drive current of the final stage transistor Q10 is also cut off, and the transistor Q10 is not operated. In this way, destruction of transistor Q10 due to abnormally large current is prevented. That is, when the current I 2 flowing through the transistor Q 6 depending on the current of the transistor Q 10 becomes I 2 R 10 +V D5 >Vb + V BEQ5 , the transistor Q 5 operates and protects the transistor Q 10 . Furthermore, in such an abnormal state where output terminal b contacts the negative terminal (-terminal) of the power supply, the voltage V cc1 is connected to the Zener diode.
If high enough to make ZD 1 conductive, transistor Q 12 receives the aforementioned current I 2 = {(V BEQ10 +
Collector current I 3 proportional to I 1 R 12 ) − V BEQ9 }/R 11
flows through resistance R 10 and diode D 5 (I 2 + I 3 ).
This causes a voltage drop. Diode at this time
If the voltage drop that occurs across D 5 is V D5 ', then (I 2 + I 3 )
When R 10 +V D5 ′ > Vb + V BEQ5 , transistor Q 5 operates and protects transistor Q 10 . Therefore, if the voltage source V cc1 is high during the above abnormality, the transistor Q 5 operates when I 2 is small,
Increase the protection of transistor Q 10 . In this manner, during the abnormality, the transistor Q5 operates depending on the relationship between the current flowing through the transistor Q10 and the collector-emitter voltage applied to the transistor Q10 during the abnormality. That is, the level at which transistor Q10 is protected is determined. that's all,
By connecting the protection circuit according to the present invention, it is possible to prevent the transistor from being destroyed in an abnormal state where the output terminal of the amplifier circuit comes into contact with one end of the power supply, and even when the power supply voltage is high, the protection function can be effectively operated to maintain normal operation. This makes it possible to effectively utilize the safe operating area of the transistor.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は保護回路が付属していない従来回路の
回路図、第2図は本発明の原理を示した回路図、
第3図は本発明の一実施例の回路図、第4図は第
3図及び第5図の回路の動作を示すための入出力
波形図、第5図は本発明の他の実施例を示す回路
図である。 Q1,…,Q12,Q21,…,Q25はトランジスタ、
D1,…,D7,D21,…,D23はダイオード、ZD1
はツエナーダイオード、R1,…,R13,R21,…,
R23は抵抗、C1,…,C3は電解コンデンサ、RL
負荷、IB,Ipは定電流源、Vcc1,Vcc2は電圧源、
a,…,gは端子を示す。
Figure 1 is a circuit diagram of a conventional circuit without a protection circuit, Figure 2 is a circuit diagram showing the principle of the present invention,
FIG. 3 is a circuit diagram of one embodiment of the present invention, FIG. 4 is an input/output waveform diagram showing the operation of the circuits of FIGS. 3 and 5, and FIG. 5 is a circuit diagram of another embodiment of the present invention. FIG. Q 1 ,…, Q 12 , Q 21 ,…, Q 25 are transistors,
D 1 ,…, D 7 , D 21 ,…, D 23 are diodes, ZD 1
are Zener diodes, R 1 ,…, R 13 , R 21 ,…,
R 23 is a resistor, C 1 ,..., C 3 are electrolytic capacitors, R L is a load, I B , I p are constant current sources, V cc1 , V cc2 are voltage sources,
a,...,g indicate terminals.

Claims (1)

【特許請求の範囲】[Claims] 1 第1および第2の電位供給端子と、信号出力
端子と、入力信号が供給されるベース、前記信号
出力端子に直流接続されたエミツタおよび前記第
1の電位供給端子に直流接続されたコレクタを有
する第1のトランジスタと、この第1のトランジ
スタに流れる電流に応じた第1の電流を出力端に
発生する第1の手段と、この第1の手段の出力端
と前記第2の電位供給端子との間に結合され前記
第1の電流に応じた電圧を前記第2の電位供給端
子の電位を基準として発生する第2の手段と、こ
の第2の手段によつて発生された電圧を受けるベ
ースおよび前記信号出力端子に直流接続されたエ
ミツタを有し導通状態となつたときのコレクタ出
力により前記第1のトランジスタのベース電流を
制限する第2のトランジスタとを含む保護回路に
おいて、前記第1の手段の出力端と前記第2の手
段との間に接続された電圧降下手段と、この電圧
降下手段にベース・エミツタ路が並列接続された
第3のトランジスタと、この第3のトランジスタ
のコレクタと前記第1の電位供給端子との間に接
続されたスイツチング手段とが設けられ、前記ス
イツチング手段は前記第1および第2の電位供給
端子間の電圧が所定値以上のとき導通し、前記ス
イツチング手段の導通によつて前記第3のトラン
ジスタは前記第1の電流に応じた第2の電流を前
記第2の手段に供給することを特徴とする保護回
路。
1: first and second potential supply terminals, a signal output terminal, a base to which an input signal is supplied, an emitter that is DC-connected to the signal output terminal, and a collector that is DC-connected to the first potential supply terminal. a first transistor having a first transistor, a first means for generating at an output terminal a first current corresponding to the current flowing through the first transistor, an output terminal of the first means and the second potential supply terminal; a second means coupled between the second means for generating a voltage corresponding to the first current with reference to the potential of the second potential supply terminal; and a second means for receiving the voltage generated by the second means. a second transistor having a base and an emitter DC-connected to the signal output terminal and limiting the base current of the first transistor by a collector output when the transistor becomes conductive; voltage drop means connected between the output of the means and said second means; a third transistor having a base-emitter path connected in parallel to said voltage drop means; and a collector of said third transistor. and switching means connected between the first potential supply terminal and the first potential supply terminal, the switching means being electrically conductive when the voltage between the first and second potential supply terminals is equal to or higher than a predetermined value, and the switching means is connected between the first potential supply terminal and the first potential supply terminal. A protection circuit characterized in that when the means is conductive, the third transistor supplies a second current corresponding to the first current to the second means.
JP56029089A 1981-02-27 1981-02-27 Protection circuit Granted JPS57142009A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56029089A JPS57142009A (en) 1981-02-27 1981-02-27 Protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56029089A JPS57142009A (en) 1981-02-27 1981-02-27 Protection circuit

Publications (2)

Publication Number Publication Date
JPS57142009A JPS57142009A (en) 1982-09-02
JPS6367767B2 true JPS6367767B2 (en) 1988-12-27

Family

ID=12266618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56029089A Granted JPS57142009A (en) 1981-02-27 1981-02-27 Protection circuit

Country Status (1)

Country Link
JP (1) JPS57142009A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5480655A (en) * 1977-12-09 1979-06-27 Nec Corp Protection circuit
JPS54103658A (en) * 1978-02-01 1979-08-15 Hitachi Ltd Protective circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5480655A (en) * 1977-12-09 1979-06-27 Nec Corp Protection circuit
JPS54103658A (en) * 1978-02-01 1979-08-15 Hitachi Ltd Protective circuit

Also Published As

Publication number Publication date
JPS57142009A (en) 1982-09-02

Similar Documents

Publication Publication Date Title
US3976955A (en) Protective circuit for pulse width modulated signal amplifier
JPH06214666A (en) Control-electrode disable circuit of power transistor
US4330757A (en) Semiconductor power amplification circuit
JPH0630543B2 (en) Output circuit abnormality detection notification circuit
US4065683A (en) Circuitry for industrial logic systems
US3600695A (en) Power amplifier with overload protection
JPS6367767B2 (en)
JPS5938762B2 (en) Protection circuit for OTL circuit
JPH01220915A (en) Output short-circuit protection circuit for transistor
US2972705A (en) Signal level indicator
JPS6247367B2 (en)
KR100264892B1 (en) Circuit for limitting current
JPS6352482B2 (en)
JPH0635537Y2 (en) Operational amplifier protection circuit
JP2785568B2 (en) Overvoltage protection circuit
JPS587688Y2 (en) Transistor amplifier protection circuit
JPH05292655A (en) Input short-circuit protective circuit
JPH04282907A (en) Current limit circuit
JPH0513064Y2 (en)
JPS6119536Y2 (en)
JPS587689Y2 (en) Emitter follower amplifier circuit
JP2004062491A (en) Stabilized dc power supply circuit
JPH025042B2 (en)
JPH0611011U (en) Power supply circuit
JPH0316644B2 (en)