KR100264892B1

KR100264892B1 - Circuit for limitting current

Info

Publication number: KR100264892B1
Application number: KR1019970080529A
Authority: KR
Inventors: 구용갑
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1997-12-31
Filing date: 1997-12-31
Publication date: 2000-09-01
Also published as: KR19990060307A

Abstract

PURPOSE: A current limit circuit is provided to limit an output power when an overcurrent flows through a load terminal or the load terminal is shorted. CONSTITUTION: Two resistors(R16,R21) sense a current which flows through a load of an output terminal of a power amplifier. Two transistors(Q13,Q14) are switched according to the current sensed by the two resistors(R16,R21) and controls an operation current of the power amplifier to intercept an output signal. An emitter of the transistor(Q13) is connected between resistors(R12,R14) and a collector thereof is connected to a base of a transistor(Q7). An emitter of the transistor(Q14) is connected between resistors(R15,R17) and a collector thereof is connected to a base of a transistor(Q7). A response speed acceleration section is switched according the switching of the two transistors(Q13,Q14) and accelerates an intercepting time of the operation current of the power amplifier to improve a response speed.

Description

Current limiting circuit

본 발명은 전류 제한방식으로 신호를 증폭하는 링발생장치 또는 전원장치에 관한 것으로, 특히 부하단에 과전류가 흐르거나 부하단이 단락되었을 때 출력전력을 제한하는 전류제한회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ring generator or a power supply that amplifies a signal in a current limiting manner, and more particularly, to a current limiting circuit that limits output power when an overcurrent flows through a load stage or when a load stage is shorted.

통상적으로 전자제품에는 안정된 전원을 공급하기 위한 전원공급장치를 가지고 있으며, 상기 전원공급장치 내에는 부하단의 과전류 또는 단락 등 으로 인한 전자제품을 구성하는 회로에 장애가 발생하는 것을 방지하기 위한 전류제한회로가 구비된다.In general, an electronic product has a power supply device for supplying stable power, and a current limiting circuit is provided in the power supply device to prevent a failure of a circuit constituting the electronic product due to an overcurrent or a short circuit at the load end. Is provided.

종래 안정된 전원을 공급하기 위한 전원공급장치의 상세 구성은 도 1에 도시된 바와 같다.The detailed configuration of a power supply for supplying a stable power conventionally is as shown in FIG.

스위치 구동부 110는 펄스폭변조(PWM) 신호를 발생하는 PWM 칩(IC)를 사용하여 구현한다. 스위칭부 Q1는 전계효과 트랜지스터를 사용하여 구성하며, 상기 스위치 구동부 110으로부터 인가되는 PWM 신호에 의해 스위치된다. 트랜스포머 T1은 상기 스위칭부 Q1의 동작에 의해 1차측 DC 전압을 2차측으로 전달한다. 평할부 112는 D1, D2, C1, C2로 구성되어 상기 T1의 2차측으로 출력되는 전압의 리플(교류) 성분을 정류 및 평할한다. 발진부 114는 신호를 발생한다. 차동증폭부 116은 R2∼R5, Q2, Q3로 구성되어 상기 발진부 114로부터 발생된 신호를 증폭 출력한다. 증폭단 구동부 118은 Q4∼Q6, R6∼R11로 구성되어 전력증폭부 120의 동작을 제어한다. 상기 전력증폭부 120은 Q9∼Q12, R12∼R17, R20, R23으로 구성되어 최종 출력되는 신호를 증폭 출력한다. 보호회로부 122는 Q7, Q8, Q13, Q14, R18, R19, R21, R22로 구성되어 부하단의 과전류, 단락으로 인해 발생할 수 있는 장애로부터 회로를 보호한다.The switch driver 110 is implemented using a PWM chip (IC) that generates a pulse width modulation (PWM) signal. The switching unit Q1 is configured using a field effect transistor, and is switched by a PWM signal applied from the switch driver 110. The transformer T1 transfers the primary DC voltage to the secondary side by the operation of the switching unit Q1. The flat part 112 includes D1, D2, C1, and C2 to rectify and flatten the ripple component of the voltage output to the secondary side of the T1. Oscillator 114 generates a signal. The differential amplifier 116 is composed of R2 to R5, Q2 and Q3 to amplify and output the signal generated from the oscillator 114. The amplifier stage driver 118 is composed of Q4 to Q6 and R6 to R11 to control the operation of the power amplifier 120. The power amplifier 120 includes Q9 to Q12, R12 to R17, R20, and R23 to amplify and output the final output signal. The protection circuit unit 122 is composed of Q7, Q8, Q13, Q14, R18, R19, R21, and R22 to protect the circuit from failures that may occur due to overcurrent and short circuit in the load stage.

상기 구성은 참조하여 종래 전원공급장치의 동작을 보면, 스위치 구동부 110에 의해 입력 전압 Vin은 T1을 통해 2차측 권선에 유기되며, 상기 유기된 교류(AC) 전압은 평활부 112에 의해 평활 직류(DC) 전압이 출력된다. 발진부 114로부터 발생된 신호는 차동증폭기 16과 증폭단 구동부 118의 Q5와 Q6을 통해 전력증폭부 120의 Q9와 Q10의 베이스단으로 입력된다. 상기 신호가 베이스단에 입력됨에 따라 상기 Q9와 Q10의 에미터 플로어(Emitter follow) 전압은 상기 증력증폭부 120의 Q11과 Q12의 각 베이스단에 입력된다. 상기 입력된 신호는 ±Vcc 전원에 의해 증폭되어 상기 Q11, Q12의 에미터단에 연결된 부하 RL(도시되지 않음)에 신호가 발생된다. 이때 상기 RL 값이 낮아져 Q11의 에미터단과 Q12의 콜렉터단의 전류가 증가하면 R19와 R22의 저항에 발생되는 전압이 증가하여 Q7의 에미터단과 베이스단 간(EB)과 Q8의 에미터단과 베이스단 간(EB)의 전압이 상승하여 Q7과 Q8이 동작하게 되면 상기 두 트랜지스터 Q7과 Q8은 Q9와 Q10의 베이스단 입력신호를 차단시켜 출력 RL에 발생되는 신호를 차단 시킨다. 따라서 RL 부하전류가 어느 일정 전류 이상으로 흐르거나 단락(short)되었을 때 출력단의 부하를 보호해 주며, 증폭단 소자를 보호하여 준다.Referring to the above configuration, referring to the operation of the conventional power supply, the input voltage Vin is induced by the switch driver 110 to the secondary winding through T1, and the induced alternating current (AC) voltage is smoothed by the smoothing unit 112. DC) voltage is output. The signal generated from the oscillator 114 is input to Q9 and Q10 of the power amplifier 120 through Q5 and Q6 of the differential amplifier 16 and the amplifier driver 118. As the signal is input to the base end, the emitter follow voltages of Q9 and Q10 are input to each base end of Q11 and Q12 of the boost amplifier 120. The input signal is amplified by a ± Vcc power source to generate a signal on a load RL (not shown) connected to the emitter ends of Q11 and Q12. At this time, when the current of the emitter terminal of Q11 and the collector terminal of Q12 is increased because the RL value is lowered, the voltage generated at the resistors of R19 and R22 increases, so that the emitter terminal and base of Q7 (EB) and the emitter terminal and base of Q8 are increased. When the voltage between the terminals EB rises to operate Q7 and Q8, the two transistors Q7 and Q8 block the base terminal input signals of Q9 and Q10 to block the signal generated at the output RL. Therefore, when the RL load current flows over a certain current or shorts, it protects the load of the output stage and protects the amplifier stage element.

하지만 이때 Q7과 Q8의 베이스단에 들어가는 Ib 전류가 충분하지 못할 경우에는 D3, D4, R25, R26에 의해 상기 Q7과 Q8의 베이스단에 반대로 작용하는 역 바이어스가 발생하여 전류 제한 특성이 홀드 백(Hold Back) 특성을 가지지 못하고 수직 수하 특성을 가지게 된다. 이로 인한 Q11과 Q12의 소비 전력 때문에 오랜 보호 모드 동작 상태가 지속될 시 소비전력 발생이 증가되어 전력 증폭 트랜지스터 Q11과 Q12 등의 고장이 발생할 수 있다. 또한 보호 구동 트랜지스터의 베이스단에 연결된 전류 센싱(sensing) 저항값도 역 바이어스 전압 때문에 크게 해야되므로 소비전력이 커지는 단점이 있었다.However, if the Ib current entering the base end of Q7 and Q8 is not sufficient, a reverse bias occurs opposite to the base end of Q7 and Q8 by D3, D4, R25, and R26, and the current limiting characteristic is held back ( Hold Back) does not have a characteristic, but has a vertical droop characteristic. Because of this, the power consumption of Q11 and Q12 can increase the power consumption when a long protection mode operation state is continued, which can cause failure of the power amplifier transistors Q11 and Q12. In addition, since the current sensing resistance value connected to the base terminal of the protection driving transistor must also be large due to the reverse bias voltage, power consumption increases.

따라서 상기한 바와 같은 문제점을 해결하기 위한 본 발명의 목적은 과부하 발생 및 단락시 전류제한 동작특성이 홀드 백 특성을 가지는 전류제한회로를 제공함에 있다.Accordingly, an object of the present invention for solving the above problems is to provide a current limiting circuit having a hold back characteristic of the current limiting operation characteristics during overload and short circuit.

상기한 목적을 달성하기 위한 본 발명은 전력증폭부 출력단의 부하에 흐르는 전류를 감지하는 두 개의 저항과, 상기 두 개의 저항에 의해 감지한 감지 전류에 의해 각각 스위칭하여 상기 전력증폭부의 동작 전류를 제어하여 출력 신호를 차단하는 두 개의 트랜지스터와, 상기 두 개 트랜지스터의 스위칭에 의해 각각 스위칭하여 상기 동작 전류의 차단 시간을 빠르게 하여 응답 속도를 상승 시키는 두 개의 트랜지스터로 구성한 전류제한회로를 구현하였다.The present invention for achieving the above object is to control the operating current of the power amplifier by switching each of the two resistors for sensing the current flowing in the load of the power amplifier output stage, and the sense current sensed by the two resistors respectively A current limiting circuit consisting of two transistors for blocking the output signal and two transistors for switching the two transistors to increase the response time by increasing the blocking time of the operating current are realized.

도 1은 종래 전류제한회로의 상세 회로도.1 is a detailed circuit diagram of a conventional current limiting circuit.

도 2는 본 발명의 일 실시 예에 따른 전류제한회로의 상세 회로도.2 is a detailed circuit diagram of a current limiting circuit according to an embodiment of the present invention.

이하 본 발명의 바람직한 일 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 우선, 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 동일한 부호가 사용되고 있음에 유의해야 한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. First, in adding reference numerals to the components of each drawing, it should be noted that the same reference numerals are used for the same components, even if displayed on different drawings. In describing the present invention, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted.

본 발명의 일 실시 예에 따른 전류제한회로의 구성은 도 2에 도시된 바와 같이 보호회로부 210를 제외한 모든 구성은 상기 도 1을 통해 상술한 종래 구성과 동일하다. 이하 상기 도 1에 도시된 바와 상이한 구성을 가지는 보호회로부 210의 구성을 보면 다음과 같다.As shown in FIG. 2, the configuration of the current limiting circuit according to an exemplary embodiment of the present invention is the same as the conventional configuration described above with reference to FIG. 1 except for the protection circuit unit 210. Hereinafter, the configuration of the protection circuit unit 210 having a different configuration from that shown in FIG. 1 will be described.

a단과 d단 사이에 R12, R14, R15, R17이 직렬로 연결되며, 상기 R12, R14 사이와 Q9의 베이스단 간에 R13이 연결된다. 상기 Q9의 콜렉터단은 상기 a단에 연결되며, 상기 Q9의 베이스단은 Q7의 콜렉터단과 Q13의 베이스단에 연결된다. 상기 Q13의 에미터단은 상기 R12와 R14 사이에 연결되며, 콜렉터단은 상기 Q7의 베이스단에 연결된다. 상기 Q7의 에미터단은 Q8의 에미터단에 연결되며, 상기 R15, R17 사이와 상기 Q8의 콜렉터단 간에는 R16이 연결된다. 또한 상기 Q8의 콜렉터단은 Q14의 베이스단에 연결되며, 상기 Q8의 베이스단은 상기 Q14의 컬렉터단에 연결된다. 한편 상기 Q14의 에미터단은 상기 R15와 R17 사이에 연결된다. 상기 Q9의 에미터단과 Q10의 에미터단 사이에는 R20과 R23이 직렬로 연결되며, 또한 상기 Q9의 에미터단은 Q11의 베이스단에 연결된다. 상기 Q10의 베이스단은 상기 Q8의 콜렉터단과 상기 Q14의 베이스단에 연결되며, 상기 Q10의 콜렉터단은 R24를 통해 d단에 연결된다. 상기 Q11의 콜렉터단은 상기 a단에 연결되며, 상기 Q11의 에미터단과 Q12 사이에는 R19와 R22가 직렬로 연결된다. 한편 상기 Q11의 에미터단은 R18을 통해 상기 Q7의 베이스단과 상기 Q13의 콜렉터단에 연결되며, 상기 Q12의 컬렉터단은 R21을 통해 상기 Q8의 베이스단과 상기 Q14의 콜렉터단에 연결된다. 또한 상기 Q12의 베이스단은 상기 Q10의 콜렉터단에 연결된다.R12, R14, R15, and R17 are connected in series between the a and d stages, and R13 is connected between the R12 and R14 and the base end of Q9. The collector end of Q9 is connected to the a end, and the base end of Q9 is connected to the collector end of Q7 and the base end of Q13. The emitter end of Q13 is connected between R12 and R14, and the collector end is connected to the base end of Q7. The emitter stage of Q7 is connected to the emitter stage of Q8, and R16 is connected between R15 and R17 and the collector stage of Q8. The collector end of Q8 is connected to the base end of Q14, and the base end of Q8 is connected to the collector end of Q14. Meanwhile, the emitter end of Q14 is connected between R15 and R17. R20 and R23 are connected in series between the emitter end of Q9 and the emitter end of Q10, and the emitter end of Q9 is connected to the base end of Q11. The base end of Q10 is connected to the collector end of Q8 and the base end of Q14, and the collector end of Q10 is connected to d through R24. The collector terminal of Q11 is connected to the a stage, and R19 and R22 are connected in series between the emitter terminal of Q11 and Q12. The emitter end of Q11 is connected to the base end of Q7 and the collector end of Q13 through R18, and the collector end of Q12 is connected to the base end of Q8 and the collector end of Q14 through R21. The base end of Q12 is also connected to the collector end of Q10.

상술한 바와 같은 구성을 가지는 본 발명의 바람직한 실시 예를 도 2를 참조하여 상세히 설명하면 다음과 같다. 우선 정상적인 동작에서는 상술한바 있는 종래 기술과 동일하므로 본 발명에 따른 동작 설명에서는 생략하였음을 밝혀둔다.Preferred embodiments of the present invention having the configuration as described above will be described in detail with reference to FIG. First of all, the normal operation is the same as the above-described conventional technology, and thus it is apparent that the operation is omitted in the description of the present invention.

단락 등으로 인하여 Q11과 Q12의 에미터단에 연결된 부하 RL의 값이 낮아지면 상기 Q11의 에미터단과 Q12의 콜렉터단의 전류가 증가하게 된다. 상기 증가된 전류에 의해 R19와 R22의 저항에 발생되는 전압이 증가하며, 상기 증가된 전압은 Q7과 Q8의 베이스단 전압을 증가시킨다. 따라서 상기 Q7의 에미터단과 베이스단 간(EB)과 상기 Q8의 에미터단과 베이스단 간(EB)의 전압이 상승하게 된다. 한편 상기 상기 Q7의 에미터단과 베이스단 간(EB)과 상기 Q8의 에미터단과 베이스단 간(EB)의 전압이 상승함에 따라 상기 Q7과 Q8의 베이스단으로 Ib가 흐르게 되며, 상기 Ib로 인해 상기 Q7과 Q8의 콜렉터 전류가 증폭되어 증가하게 된다. 상기 두 트랜지스터 Q7과 Q8의 동작에 의해 Q9의 Vbe와 Q10의 Vbe 전압이 낮아지게 되며, 상기 Q9와 Q10이 오프되어 동작을 멈추게 된다. 따라서 상기 Q9와 Q10의 오프에 의해 Q11과 Q12가 연동하여 오프되어 RL에 발생되는 신호가 차단된다. 따라서 RL 부하전류가 어느 일정 전류 이상으로 흐르거나 단락(short)되었을 때 출력단의 부하를 보호해 주며, 증폭단 소자를 보호하여 준다. 한편 상기 Q7의 턴-온 동작에 의해 Q13의 베이스단이 로우 레벨로 떨어져 턴-온되며, 상기 Q8의 턴-온 동작에 의해 Q14의 베이스단이 하이 레벨로 상승하여 턴-온된다. 상기 Q13과 Q14의 동작은 상기 Q9와 Q10의 동작 멈춤을 가속 시켜 상기 Q11과 Q12에 흐르는 전류를 홀드 백 시킴에 따라 동작을 완전히 차단한다.When the value of the load RL connected to the emitter stages of Q11 and Q12 decreases due to a short circuit, the current of the emitter stage of Q11 and the collector stage of Q12 increases. The increased current increases the voltage generated at the resistors of R19 and R22, which increases the base end voltages of Q7 and Q8. Therefore, the voltage between the emitter end and the base end EB of Q7 and the emitter end and the base end EB of Q8 increases. Meanwhile, as the voltage between the emitter end and the base end of the Q7 (EB) and the emitter end and the base end (EB) of the Q8 increases, Ib flows to the base end of the Q7 and Q8. The collector currents of Q7 and Q8 are amplified and increased. By the operation of the two transistors Q7 and Q8, the voltage Vbe of Q9 and Vbe of Q10 is lowered, and the operation of Q9 and Q10 is turned off to stop the operation. Therefore, Q11 and Q12 are turned off in conjunction with the Q9 and Q10 off, so that a signal generated in the RL is blocked. Therefore, when the RL load current flows over a certain current or shorts, it protects the load of the output stage and protects the amplifier stage element. On the other hand, the base end of Q13 drops to a low level by the turn-on operation of Q7 and is turned on, and the base end of Q14 rises to a high level and is turned on by the turn-on operation of Q8. Operation of the Q13 and Q14 accelerates the stop of operation of the Q9 and Q10 to completely block the operation by holding back the current flowing through the Q11 and Q12.

상술한 바와 같이 본 발명은 종래의 과전류 보호 차단회로에 응답속도 상승회로를 추가 시킴으로서 부하단에서 과부하가 걸리거나 단락시 전력 증폭 트랜지스터의 구동 속도를 상승 시킨다. 따라서 부하단의 과부하 또는 단란에 따른 부하에 흐르는 전류를 홀드 백 시켜 출력단 전류를 차단하는 시간을 빠르게 할 수 있어 과전류 등의 원인으로 인한 회로의 손실이 발생하는 것을 보다 안정되게 방지할 수 있다는 효과가 있다.As described above, the present invention increases the driving speed of the power amplifying transistor when the load stage is overloaded or short-circuited by adding a response speed increasing circuit to the conventional overcurrent protection blocking circuit. Therefore, it is possible to hold back the current flowing through the load due to the overload of the load stage or the short circuit, so that the time to cut off the output stage current can be shortened, so that the loss of the circuit caused by the overcurrent, etc. can be more stably prevented. have.

Claims

In the current limiting circuit of the ring generator or power supply device having a power amplifier for amplifying and outputting the input signals of the positive and negative amplifier stages, respectively,

Two resistors for sensing the current flowing through the load of the power amplifier output stage,

Two transistors each switching by a sense current sensed by the two resistors to control an operating current of the power amplifier to block an output signal;

And a response speed accelerator for increasing the response speed by switching each of the two transistors to increase the breaking time of the operating current.