JPS6367341B2 - - Google Patents

Info

Publication number
JPS6367341B2
JPS6367341B2 JP15394179A JP15394179A JPS6367341B2 JP S6367341 B2 JPS6367341 B2 JP S6367341B2 JP 15394179 A JP15394179 A JP 15394179A JP 15394179 A JP15394179 A JP 15394179A JP S6367341 B2 JPS6367341 B2 JP S6367341B2
Authority
JP
Japan
Prior art keywords
memory
rom
ram
ion implantation
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15394179A
Other languages
Japanese (ja)
Other versions
JPS5676565A (en
Inventor
Akira Takai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP15394179A priority Critical patent/JPS5676565A/en
Publication of JPS5676565A publication Critical patent/JPS5676565A/en
Publication of JPS6367341B2 publication Critical patent/JPS6367341B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B10/00Static random access memory [SRAM] devices

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、イオン注入により記憶内容を決定す
るリードオンリーメモリ(以下「ROM」とい
う。)に関する。特に、同一チツプ上にROMお
よびRAM(ランダムアクセスメモリ)を備えた
集積回路において、ROMの記憶内容に対応した
コードを容易に識別することができる集積回路に
関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a read-only memory (hereinafter referred to as "ROM") whose stored contents are determined by ion implantation. In particular, the present invention relates to an integrated circuit having a ROM and a RAM (Random Access Memory) on the same chip, in which a code corresponding to the stored contents of the ROM can be easily identified.

〔従来の技術〕[Conventional technology]

半導体技術を用いたROMで最も多く使用され
ているものは、フオトマスクの変更により記憶内
容を決定するメモリである。このうち、イオン注
入工程のマスクを用いる形式が、メモリ容量に比
しチツプ面積が小さいために、多くの集積回路で
使用されている。しかしイオン注入方式の場合は
集積回路の製造工程中に目視で簡単にメモリ内容
を識別することは不可能であり、ROMを多種類
同時に製造する場合には、製造管理が非常に困難
である。
The most commonly used ROM that uses semiconductor technology is a memory that determines the stored content by changing a photomask. Among these, the method using a mask for the ion implantation process is used in many integrated circuits because the chip area is small compared to the memory capacity. However, in the case of the ion implantation method, it is impossible to easily visually identify the memory contents during the integrated circuit manufacturing process, and manufacturing management is extremely difficult when manufacturing many types of ROM at the same time.

この点を改善するために、上記ROMの記憶内
容を決定するイオン注入マスク以外のマスク(例
えばアルミ工程のマスク)を利用して、記憶内容
に対応したコードを集積回路の機能とは別に数字
等の形式で集積回路に設けて識別する方法が知ら
れている。しかし、この方法では、マスクROM
の製造に本来不必要なマスクも必要になるため
に、製造管理上製造原価が高くなるという欠点が
ある。
In order to improve this point, a mask other than the ion implantation mask that determines the memory contents of the ROM (for example, an aluminum process mask) is used to write the code corresponding to the memory contents, such as numbers, etc., separately from the functions of the integrated circuit. There is a known method for providing identification on an integrated circuit in the following format. But with this method, the mask ROM
Since a mask that is not originally required is also required for the production of the product, there is a drawback that the production cost increases in terms of production management.

そこで、出願人は選択イオン注入により、
ROMチツプ上にROMコードを書込む技術を提
案した(特開昭54−34786号公報)。
Therefore, the applicant uses selective ion implantation to
We proposed a technology for writing ROM codes onto ROM chips (Japanese Patent Application Laid-open No. 34786/1986).

また、ROMのメモリセルを構成するMOSトラ
ンジスタのゲート領域のしきい値を零にする程度
にイオン注入を行い、RAMに固定的な記憶を行
う技術も提案されている(特開昭52−87332号公
報)。
In addition, a technique has been proposed in which ions are implanted to the extent that the threshold value of the gate region of the MOS transistor that constitutes the memory cell of the ROM is reduced to zero, and fixed memory is stored in the RAM (Japanese Patent Laid-Open No. 52-87332). Publication No.).

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、ROMに記憶された内容を示すコード
を書込むことはROMのみで構成された集積回路
に適用できるが、ROMとRAMとを同一チツプ
に形成した集積回路で、ROMに特別に識別コー
ドを記憶する領域を設けることは面積的に無駄で
あり、RAMを利用して電源投入時にのみROM
の識別コードを認識できればよく、RAMのセル
にROM識別コードを半固定の形で記憶させる集
積回路が求められていた。
However, writing a code indicating the contents stored in ROM can be applied to integrated circuits made up only of ROM, but in integrated circuits in which ROM and RAM are formed on the same chip, a special identification code is written in the ROM. Providing a memory area is wasteful in terms of area, so using RAM and ROM only when the power is turned on.
There was a need for an integrated circuit that could semi-fixably store a ROM identification code in a RAM cell.

またRAMのメモリセルに固定的に記憶させる
と、そのRAMのメモリセルはRAMとしてデー
タの書込みができなくなり、RAMとして使用で
きない部分が発生してしまう。
Furthermore, if the memory cells of the RAM are fixedly stored, data cannot be written to the memory cells of the RAM as a RAM, resulting in a portion that cannot be used as a RAM.

本発明は、上述の問題を解決するもので、電源
投入時のみRAMのセルからROM識別コードを
読取ることができ、その後は通常のRAMとして
書込み読出しが可能なROMとRAMとを同一の
チツプ上に備えた集積回路を提供することを目的
とする。
The present invention solves the above-mentioned problem by allowing ROM identification codes to be read from RAM cells only when power is turned on, and thereafter allowing ROM and RAM to be written and read as normal RAM on the same chip. The purpose is to provide integrated circuits for the future.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、イオン注入により記憶内容を書込む
リードオンリーメモリと、スタテイツク形ランダ
ムアクセスメモリとを同一チツプ上に備え、上記
ランダムアクセスメモリのセルの一部に上記リー
ドオンリーメモリの内容に対応したイオン注入が
施された集積回路において、 上記ランダムアドレスメモリの特定のアドレス
のメモリセルのフリツプフロツプは、フリツプフ
ロツプを構成する対のトランジスタのうち一方の
トランジスタに対して上記リードオンリーメモリ
に記憶された内容に対応するコードに従い、その
しきい値を変更するイオン注入が施され、そのイ
オン注入のエネルギおよび不純物濃度はこのフリ
ツプフロツプの電源投入時には所定の状態とな
り、データ入力に対してはランダムアクセスメモ
リとして動作する程度であることを特徴とする。
The present invention includes a read-only memory in which memory contents are written by ion implantation and a static random access memory on the same chip, and ions corresponding to the contents of the read-only memory are implanted into some of the cells of the random access memory. In the integrated circuit in which the implantation is applied, the flip-flop of the memory cell at a particular address of the random address memory corresponds to the content stored in the read-only memory for one transistor of the pair of transistors forming the flip-flop. Ion implantation is performed to change the threshold value according to the code to change the threshold value, and the energy and impurity concentration of the ion implantation are in a predetermined state when the flip-flop is powered on, and when inputting data, it operates as a random access memory. It is characterized by

〔作用〕[Effect]

スタテイツクRAMの特定アドレスのメモリセ
ルを構成するフリツプフロツプの対のトランジス
タのうち一方のトランジスタに対してのみ選択イ
オン注入により、そのトランジスタのしきい値を
RAMとして動作する程度に変更し、フリツプフ
ロツプをアンバランスの状態にしてROMの識別
コードを記憶させる。
Selective ion implantation is performed on only one transistor of a pair of transistors in a flip-flop that constitutes a memory cell at a specific address in static RAM to increase the threshold value of that transistor.
Modify it to the extent that it operates as RAM, put the flip-flop in an unbalanced state, and store the ROM identification code.

電源投入時には、フリツプフロツプはトランジ
スタのしきい値のアンバランスにより所定の状態
となるので、RAMセルの読出しにより、ROM
の識別コードを読出して認識できる。その後は、
通常のRAMとして自由に書込み読出しができ
る。
When the power is turned on, the flip-flop is in a predetermined state due to the unbalance of the threshold voltages of the transistors, so reading the RAM cell causes the flip-flop to read the ROM.
The identification code can be read and recognized. After that,
It can be freely written to and read from as normal RAM.

〔実施例〕〔Example〕

以下、図面に基づいて本発明一実施例を説明す
る。
Hereinafter, one embodiment of the present invention will be described based on the drawings.

第1図は、本発明一実施例の原理説明図の概略
図である。1はチツプである。このチツプ1上に
は、RAM2およびROM3が形成されている。
この第1図は、説明を容易にするため、RAM2
およびROM3を各メモリセル4および5で構成
される簡単なマトリクスで示している。この
RAM2には、アドレス信号線6〜9および出力
線11〜14がそれぞれ接続されている。また、
上記ROM3には、アドレス信号線16〜19お
よび出力線21〜24が接続されている。また、
第1図のメモリセル5中、斜線を施した部分はイ
オン注入された部分を示す。なお、実際の集積回
路はもつと大規模に製造されており、ROMは一
つではなく、記憶容量も大きい。
FIG. 1 is a schematic diagram illustrating the principle of an embodiment of the present invention. 1 is a chip. On this chip 1, a RAM 2 and a ROM 3 are formed.
This figure 1 shows RAM2 for easy explanation.
and ROM 3 are shown as a simple matrix composed of memory cells 4 and 5. this
Address signal lines 6 to 9 and output lines 11 to 14 are connected to the RAM 2, respectively. Also,
Address signal lines 16-19 and output lines 21-24 are connected to the ROM 3. Also,
In the memory cell 5 of FIG. 1, the shaded area indicates the ion-implanted area. Note that actual integrated circuits are manufactured on a large scale, have more than one ROM, and have a large storage capacity.

第2図は、上記RAM2のメモリセル4の回路
図である。トランジスタ26,27をインバー
タ、トランジスタ28,29を負荷抵抗素子とし
てフリツプフロツプ回路が構成されている。この
セルには電源電圧VDDが印加される。
FIG. 2 is a circuit diagram of the memory cell 4 of the RAM 2. A flip-flop circuit is constructed using transistors 26 and 27 as inverters and transistors 28 and 29 as load resistance elements. A power supply voltage V DD is applied to this cell.

このメモリセル4は、例えばトランジスタ28
の点線で囲む領域にイオン注入を行うことでしき
い値電圧がトランジスタ29との間でいくらかア
ンバランスになり、電源電圧VDDを印加した直後
に、このフリツプフロツプが「0」または「1」
のいずれか一方の必ず一定の状態になるように設
定することができる。このイオン注入の程度は、
しきい値を零とせず、このフリツプフロツプにデ
ータを入力して書込みができる程度のエネルギと
不純物濃度の程度で行うことによつて電源電圧
VDDを印加した直後に、このフリツプフロツプを
上述の所定の状態に設定できる。このいくらかア
ンバランスの状態でも、通常の動作状態では
RAMとして動作させることに何等の影響がない
ように構成することができる。本発明はこの
RAMの一部の領域へのイオン注入を、同一チツ
プ上へのROM内容の書込時のイオン注入と同時
に、同一のマスクで行うものである。上記アンバ
ランスの程度は上記点線で囲む面積を適当に選ぶ
ことにより、電源印加直後に必ず一定の状態にな
り、しかも通常動作時には影響のないように設定
することができる。
This memory cell 4 includes, for example, a transistor 28
By performing ion implantation in the region surrounded by the dotted line, the threshold voltage becomes somewhat unbalanced with respect to the transistor 29, and immediately after applying the power supply voltage VDD , this flip-flop becomes "0" or "1".
It can be set so that one of the two conditions is always constant. The degree of this ion implantation is
By not setting the threshold value to zero, but by setting the energy and impurity concentration to a level that allows data to be input and written to this flip-flop, the power supply voltage can be reduced.
Immediately after applying V DD , the flip-flop can be set to the predetermined state described above. Even under this somewhat unbalanced condition, under normal operating conditions
It can be configured so that it has no effect on operating as RAM. The present invention
Ion implantation into a part of the RAM is performed using the same mask at the same time as the ion implantation when writing ROM contents onto the same chip. By appropriately selecting the area surrounded by the dotted line, the degree of unbalance can be set so that it always remains constant immediately after power is applied and has no effect during normal operation.

いま、ROM3の記憶内容は斜線部で示す部分
がイオン注入されているものとし、これに対応し
てRAM2の特定アドレス(この例では、アドレ
ス線6で指定されるセル群)のメモリセル4の負
荷抵抗素子トランジスタ28に、ROMコードに
応じてROMと同時にイオン注入する。このイオ
ン注入によりRAM2の出力はそれぞれ出力線1
1に「1」、出力線12に「0」、出力線13は
「1」、出力線14に「0」が得られる。これはヘ
キサコードで読取れば「5」であり、ROM3が
5番目に製造されたコードであることが識別でき
る。このコード番号と、ROM3に書込む内容と
はあらかじめ対応して定められている。
Now, it is assumed that the memory contents of ROM3 are ion-implanted in the shaded area, and correspondingly, the memory cells 4 of RAM2 at a specific address (in this example, the cell group specified by address line 6) are implanted. Ions are implanted into the load resistance element transistor 28 at the same time as the ROM according to the ROM code. Due to this ion implantation, the output of RAM2 becomes output line 1.
1 is obtained, "0" is obtained on the output line 12, "1" is obtained on the output line 13, and "0" is obtained on the output line 14. If read with a hex code, this will be "5", and it can be identified that ROM3 is the fifth code manufactured. This code number and the content to be written in the ROM 3 are determined in advance in correspondence.

ここで、一般にROM3およびRAM2を内蔵
する集積回路は、論理テストをするために、
RAM2の内容をテストできる構造になつてい
る。したがつて、このRAM2の出力を用いてラ
ンプ等を点灯してやれば前記のコードが5である
ことは容易に識別できる。なお、第1図のアドレ
ス線6で指定される例えば出力線11のメモリセ
ルの左側斜線は、第2図のトランジスタ28にイ
オン注入することを示す。
Here, in general, integrated circuits with built-in ROM3 and RAM2 are tested in order to perform logic tests.
It has a structure that allows testing the contents of RAM2. Therefore, if the output of this RAM 2 is used to light a lamp or the like, it can be easily identified that the code is 5. Note that the diagonal line on the left side of the memory cell of the output line 11 designated by the address line 6 in FIG. 1 indicates that ions are implanted into the transistor 28 in FIG. 2.

第3図は本発明実施例の異なるパターンを示
す。前記の例示パターンと比較すると、ROM3
の記憶内容のアドレス線19に対する出力線22
および23の内容が異なるのみである。これを
ROM3の記憶内容のみで識別するためには、ア
ドレス線16〜19の内容を全て判断しないと、
第1図と第3図のROM3は区分することはでき
ない。しかし、本発明ではRAM2のメモリセル
には、ROM3に対応したコードを出力するよう
にイオン注入してある。すなわち、イオン注入さ
れたRAM2のアドレス線6により、出力線11
に「1」、出力線12に「1」、出力線13に
「1」、出力線14に「0」が与えられ、これはヘ
キサコードにすれば「7」である。したがつて、
ROM3の記憶内容は7番目のコードに対応する
ものであることが容易に識別できる。
FIG. 3 shows a different pattern of an embodiment of the invention. Compared to the example pattern above, ROM3
An output line 22 for the address line 19 of the memory contents of
The only difference is in the contents of and 23. this
In order to identify only the contents stored in ROM3, it is necessary to judge all the contents of address lines 16 to 19.
The ROMs 3 in FIG. 1 and FIG. 3 cannot be distinguished. However, in the present invention, ions are implanted into the memory cells of RAM2 so as to output codes corresponding to ROM3. That is, the address line 6 of the ion-implanted RAM 2 causes the output line 11 to
"1" is given to the output line 12, "1" is given to the output line 13, and "0" is given to the output line 14, which is "7" in hex code. Therefore,
It can be easily identified that the stored contents of ROM3 correspond to the seventh code.

なお、上記例ではRAM2を4ビツトとしたの
で16種のROM3の識別しかできないが、RAM
2のビツト数を増加すれば識別できるROM3の
コードの種類を容易に増加させることができる。
In the above example, RAM2 is 4 bits, so only 16 types of ROM3 can be identified.
By increasing the number of bits of 2, the types of codes in the ROM 3 that can be identified can be easily increased.

〔発明の効果〕〔Effect of the invention〕

本発明は以上説明したように、スタテイツク形
RAMのメモリセルを構成するフリツプフロツプ
の対になるトランジスタの一方のしきい値をイオ
ン注入により変更することにより、フリツプフロ
ツプをアンバランスにして、電源電圧印加時にフ
リツプフロツプが所定の状態になるようにした。
As explained above, the present invention is a static type
By changing the threshold value of one of the paired transistors in the flip-flop that makes up the memory cell of the RAM by ion implantation, the flip-flop is made unbalanced so that the flip-flop will be in a predetermined state when the power supply voltage is applied.

このため、電源電圧印加時にはこのRAMのメ
モリセルの初期状態読出しによつてROMのコー
ドを読出すことができる。したがつて、電源電圧
印加時のRAMの出力により容易にROMコード
を知ることができ、その後は、RAMとして自由
に書込み読出しが可能である。
Therefore, when the power supply voltage is applied, the code of the ROM can be read by reading the initial state of the memory cell of this RAM. Therefore, the ROM code can be easily known from the output of the RAM when the power supply voltage is applied, and after that, it can be freely written and read as a RAM.

また、ROMとRAMとを同一チツプに形成し
た集積回路の製造コストを安価にでき、ROMの
識別コードを記憶させるための特別の領域を必要
としない利点がある。
Further, the manufacturing cost of an integrated circuit in which a ROM and a RAM are formed on the same chip can be reduced, and there is an advantage that a special area for storing the identification code of the ROM is not required.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理説明図。第2図は上記例
のRAMのメモリセル回路図。第3図は第1図に
おけるROMの別パターン図。 1…チツプ、2…RAM、3…ROM、4,5
…メモリセル、6〜9,16〜19…アドレス信
号線、11〜14,21〜24…出力線、26〜
29…トランジスタ。
FIG. 1 is a diagram explaining the principle of the present invention. FIG. 2 is a memory cell circuit diagram of the RAM of the above example. FIG. 3 is another pattern diagram of the ROM in FIG. 1. 1...chip, 2...RAM, 3...ROM, 4,5
...Memory cell, 6-9, 16-19...Address signal line, 11-14, 21-24...Output line, 26-
29...Transistor.

Claims (1)

【特許請求の範囲】 1 イオン注入により記憶内容を書込むリードオ
ンリーメモリと、スタテイツク形ランダムアクセ
スメモリとを同一チツプ上に備え、 上記ランダムアクセスメモリのセルの一部に上
記リードオンリーメモリの内容に対応したイオン
注入が施された集積回路において、 上記ランダムアドレスメモリの特定のアドレス
のメモリセルのフリツプフロツプは、 フリツプフロツプを構成する対のトランジスタ
のうち一方のトランジスタに対して上記リードオ
ンリーメモリに記憶された内容に対応するコード
に従い、そのしきい値を変更するイオン注入が施
され、 そのイオン注入のエネルギおよび不純物濃度は
このフリツプフロツプの電源投入時には所定の状
態となり、データ入力に対してはランダムアクセ
スメモリとして動作する程度である ことを特徴とする集積回路。
[Claims] 1. A read-only memory in which memory contents are written by ion implantation and a static random access memory are provided on the same chip, and some of the cells of the random access memory are provided with the contents of the read-only memory. In an integrated circuit with corresponding ion implantation, a flip-flop of a memory cell at a specific address of the random address memory is stored in the read-only memory for one transistor of a pair of transistors forming the flip-flop. Ion implantation is performed to change the threshold value according to the code corresponding to the content, and the energy and impurity concentration of the ion implantation are in a predetermined state when the flip-flop is powered on, and for data input, it is used as a random access memory. An integrated circuit characterized in that it is functional.
JP15394179A 1979-11-28 1979-11-28 Integrated circuit Granted JPS5676565A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15394179A JPS5676565A (en) 1979-11-28 1979-11-28 Integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15394179A JPS5676565A (en) 1979-11-28 1979-11-28 Integrated circuit

Publications (2)

Publication Number Publication Date
JPS5676565A JPS5676565A (en) 1981-06-24
JPS6367341B2 true JPS6367341B2 (en) 1988-12-26

Family

ID=15573418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15394179A Granted JPS5676565A (en) 1979-11-28 1979-11-28 Integrated circuit

Country Status (1)

Country Link
JP (1) JPS5676565A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5287332A (en) * 1975-12-29 1977-07-21 Texas Instruments Inc Semiconductor memory* method of programming semiconductor memory and method of manufacturing same
JPS5438764A (en) * 1977-09-01 1979-03-23 Nec Corp Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5287332A (en) * 1975-12-29 1977-07-21 Texas Instruments Inc Semiconductor memory* method of programming semiconductor memory and method of manufacturing same
JPS5438764A (en) * 1977-09-01 1979-03-23 Nec Corp Semiconductor device

Also Published As

Publication number Publication date
JPS5676565A (en) 1981-06-24

Similar Documents

Publication Publication Date Title
CN101040343B (en) Word line driver circuit for a static random access memory and method therefor
US4055754A (en) Memory device and method of testing the same
US5268869A (en) Timing control for a memory
EP1834337B1 (en) Sram test method and sram test arrangement to detect weak cells
US4862416A (en) Semiconductor memory device with redundant memory cell
US6594192B1 (en) Integrated volatile and non-volatile memory
US5113371A (en) Semiconductor memory apparatus with a spare memory cell array
KR890004321A (en) Semiconductor integrated circuit device having logic macro and random access memory macro
JP2002288997A (en) Semiconductor memory
US7289370B2 (en) Methods and apparatus for accessing memory
JPS6367341B2 (en)
JPS61222090A (en) Static ram with flash clearing function
JPS59124098A (en) Redundant decoder of semiconductor memory
JP2804212B2 (en) Semiconductor storage device
JPS59162699A (en) Read-only memory
JP2888081B2 (en) Semiconductor storage device
JP2534308B2 (en) Semiconductor memory
JPH0917200A (en) Circuit for inspection of consistency of information contained in integrated circuit
EP0434904B1 (en) Signal margin testing system
JPH01273298A (en) Semiconductor storage device
JPH0241116B2 (en)
JP3689272B2 (en) Defect relief judgment circuit for semiconductor memory
JPS61214299A (en) Read only memory
JPH05101696A (en) Static semiconductor storage device and test method therefor
JPH0287399A (en) System for testing semiconductor memory