JPS6363923B2 - - Google Patents

Info

Publication number
JPS6363923B2
JPS6363923B2 JP18535885A JP18535885A JPS6363923B2 JP S6363923 B2 JPS6363923 B2 JP S6363923B2 JP 18535885 A JP18535885 A JP 18535885A JP 18535885 A JP18535885 A JP 18535885A JP S6363923 B2 JPS6363923 B2 JP S6363923B2
Authority
JP
Japan
Prior art keywords
data
signal
noise
input
determiner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP18535885A
Other languages
Japanese (ja)
Other versions
JPS6249431A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP18535885A priority Critical patent/JPS6249431A/en
Publication of JPS6249431A publication Critical patent/JPS6249431A/en
Publication of JPS6363923B2 publication Critical patent/JPS6363923B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Safety Devices In Control Systems (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばデジタル温度制御装置などア
ナログ入力信号をデジタル信号に変換する変換装
置に関するものであり、特にはノイズ成分を除去
すると共に信号を安定化し、更には入力の異常も
報知することが可能とするものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a conversion device that converts an analog input signal into a digital signal, such as a digital temperature control device. This makes it possible to stabilize the system and also to notify of input abnormalities.

〔従来の技術〕[Conventional technology]

従来、この種の変換装置としては、第2図に示
したように単にアナログ信号をデジタル信号に変
換するA/Dコンバータ1を介して処理装置であ
るCPU9(マイクロコンピユータ)に信号を送
るものであつた。
Conventionally, this type of conversion device sends a signal to a CPU 9 (microcomputer), which is a processing device, through an A/D converter 1 that simply converts an analog signal into a digital signal, as shown in Figure 2. It was hot.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、上記した従来の方法では入力信
号に当然に含まれているノイズ成分までもデジタ
ル信号に変換してCPUに送るものであるので誤
動作の可能性があると共に、そのノイズ成分など
によつて信号が急変した時には例えば表示も急変
してチラツキを生じて大変に読み取り難いなど問
題点を生じ、更にはその様な状態が一定時間持続
するような、入力に異状が生じていることが予想
される時にも報知する手段を持たないものであつ
た。
However, in the conventional method described above, noise components that are naturally included in the input signal are converted into digital signals and sent to the CPU, so there is a possibility of malfunction, and the noise components may cause the signal to be distorted. When the data suddenly changes, for example, the display changes suddenly and flickers, making it very difficult to read, which can cause problems, and furthermore, it is expected that such a state will continue for a certain period of time, causing an abnormality in the input. Sometimes they had no means of reporting.

以上の問題点は、処理装置であるCPUで処理
することも可能であるが、そのためにCPUに実
行させるためのプログラムを組む作業の煩雑さは
許容出来るとしても、その処理のためにCPUの
処理能力のかなりの部分を使用してしまい、本来
の処理が出来なくなる容量不足の問題点を生じた
り、又CPUの特質として逐次実行処理のため実
行速度が遅くなるなど別の問題点を生じるもので
あつた。
The above problems can be processed by the CPU, which is a processing device, but even if the complexity of creating a program for the CPU to execute is tolerable, the CPU processing A large portion of the CPU's capacity is used, causing the problem of insufficient capacity that prevents the original processing, and other problems such as slow execution speed due to sequential execution processing, which is a characteristic of the CPU. It was hot.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は上記した従来の問題点を解決するため
の具体的な手段としてアナログ入力信号をデジタ
ル信号に変換するA/Dコンバータと、ノイズレ
ベルを設定するレベルスイツチと、該レベルスイ
ツチに設定されたノイズレベルに基づいて判定を
行うノイズ判定器と、前記ノイズ判定器がノイズ
と判定している持続時間を計測し入力異常警報信
号又は入力異常復帰信号を出力するノイズカウン
タと、前回迄の保持データ値と今回のデータ値を
比較するデータ判定器と、前記データ判定器の結
果により前記保持データ値をインクリメントする
データ加算器とデクリメントするデータ減算器
と、前記保持データ値を保持すると共に出力する
データ保持器とを備えたことを特徴とする信号安
定化装置を提供することによつてノイズ成分を除
去して信号の急変を防ぎ上記した問題点を解決す
ると共に、入力信号の異常も報知することを可能
としたものである。
The present invention provides an A/D converter for converting an analog input signal into a digital signal, a level switch for setting a noise level, and a noise level switch set in the level switch as a specific means for solving the above-mentioned conventional problems. a noise judger that makes a judgment based on the noise level, a noise counter that measures the duration of time that the noise judger judges noise and outputs an input abnormality alarm signal or an input abnormality recovery signal, and data held up to the previous time. a data determiner that compares the current data value with a data value, a data adder that increments the retained data value based on the result of the data determiner, a data subtracter that decrements the retained data value, and data that retains the retained data value and outputs it. To solve the above-mentioned problems by removing noise components and preventing sudden changes in signals by providing a signal stabilizing device characterized by being equipped with a retainer, and also to notify abnormalities in input signals. This made it possible.

〔実施例〕〔Example〕

つぎに、本発明を図に示す一実施例に基づいて
詳細に説明する。尚、理解を容易にするために従
来例と同じ部分には同じ符号を付けて説明を行
う。
Next, the present invention will be explained in detail based on an embodiment shown in the drawings. In order to facilitate understanding, the same parts as in the conventional example will be described with the same reference numerals.

第1図中で符号1で示すものは従来例と同様の
A/Dコンバータであり信号線aからのアナログ
信号をデジタル信号に変換して信号線bに出力す
る。従来例でも説明した様に前記信号線aからの
アナログ信号には当然にノイズ成分も含むもので
あり、このノイズ成分は前記A/Dコンバータ1
を介して変換された信号線bに出力されるデジタ
ル信号にも含まれていることになる。
The reference numeral 1 in FIG. 1 is an A/D converter similar to the conventional example, which converts an analog signal from a signal line a into a digital signal and outputs it to a signal line b. As explained in the conventional example, the analog signal from the signal line a naturally includes a noise component, and this noise component is transmitted to the A/D converter 1.
It is also included in the digital signal output to signal line b after conversion.

しかしながら、例えば前記アナログ信号が温度
測定のためのサーミスタ出力である場合など、ほ
ぼ全ての場合にその出力値の正常範囲の設定が可
能であり、その範囲外の出力を生じた時はノイズ
成分である判定が可能である。特に極端な例を前
記したサーミスタ出力の場合で示せば、サーミス
タ回路の断線又は短絡時には、前記正常範囲外の
出力が接続される。
However, in almost all cases, such as when the analog signal is a thermistor output for temperature measurement, it is possible to set the normal range of the output value, and when an output outside that range occurs, it is due to noise components. A certain judgment is possible. A particularly extreme example is shown in the case of the thermistor output described above. When the thermistor circuit is disconnected or short-circuited, an output outside the normal range is connected.

前記した正常範囲を設定するものがレベルスイ
ツチ2であり、例えばデジタルスイツチを用いる
ことで、上限値、あるいは下限値、又はその両者
をデジタル値で設定することが可能である。前記
レベルスイツチ2に設定した値に従つて動作する
のが例えばデジタルコンパレータを使用して得ら
れるノイズ判定器3であり、その動作は信号線b
を介して入力するデジタル信号の値が前記レベル
スイツチ2に設定された値の範囲内であれば前記
信号線bのデジタル信号をそのまま通過させて信
号線cに出力すると共に正常信号を信号線dに出
力し、もしも範囲外である場合には信号線cの出
力を停止すると共に異常信号を信号線eに出力す
る。
The level switch 2 sets the above-mentioned normal range, and by using a digital switch, for example, it is possible to set the upper limit value, the lower limit value, or both as digital values. The noise determiner 3, which is obtained by using, for example, a digital comparator, operates according to the value set on the level switch 2, and its operation is based on the signal line b.
If the value of the digital signal input via the level switch 2 is within the range of the value set in the level switch 2, the digital signal on the signal line b is passed through as is and outputted to the signal line c, and the normal signal is sent to the signal line d. If it is outside the range, the output on signal line c is stopped and an abnormal signal is output on signal line e.

例えばリトリガタイマを使用して得られるノイ
ズカウンタ4は前記した正常信号が出力される信
号線dがリトリガ端子に接続し、異常信号である
信号線eをカウント開始端子に接続することで異
常信号が入力されると該ノイズカウンタ4に予め
設定されている時間に達するまでカウントアツプ
し、達した時点で信号線gに入力異常警報信号を
出力するが、前記カウントアツプの途上で前記正
常信号が信号線dに出力されるとカウントは零に
リセツトされるので、異常信号が該ノイズカウン
タ4に予め設定した時間以上に持続しないかぎ
り、前記信号線gに入力異常警報信号は出力され
ることは無い。尚、信号線hに出力される入力異
常復帰信号は前記信号線gに信号出力の無い場合
に出力される。
For example, in the noise counter 4 obtained using a retrigger timer, the signal line d, which outputs the above-mentioned normal signal, is connected to the retrigger terminal, and the abnormal signal is input by connecting the signal line e, which is the abnormal signal, to the count start terminal. Then, the noise counter 4 counts up until it reaches a preset time, and when it reaches the time, it outputs an input abnormality alarm signal to the signal line g. Since the count is reset to zero when the signal is output to the signal line g, the input abnormality alarm signal will not be output to the signal line g unless the abnormality signal continues for more than the preset time in the noise counter 4. The input abnormality recovery signal is output to the signal line h when there is no signal output to the signal line g.

例えばデジタルコンパレータを使用して得られ
るデータ判定器5は前記ノイズ判定器3を介した
前記A/Dコンバータ1でデジタル値に変換され
た信号線cを通じて入力される入力信号とデータ
保持器6に保持されている前回迄の保持データを
比較し、両信号が同一の時には信号線jに出力
し、入力信号>保持データの時には信号線kに、
入力信号<保持データの時には信号線lに夫々出
力する。同時に該データ判定器5には前記ノイズ
判定器3の異常信号を出力する信号線eを分岐し
た信号線fが入力し、該信号線fに出力がある場
合は比較の機能を停止する。これによつて前述し
た信号線cに出力の無い前記ノイズ判定器3が異
常と判定した場合のデータ判定器5の動作を停止
し正常でないデータが比較の対象となることを防
止している。
For example, a data determiner 5 obtained using a digital comparator inputs an input signal inputted through a signal line c converted into a digital value by the A/D converter 1 via the noise determiner 3 and a data holder 6. The data held up to the previous time is compared, and when both signals are the same, it is output to signal line j, and when the input signal > held data, it is output to signal line k.
When input signal<retained data, each is output to signal line l. At the same time, a signal line f branched off from the signal line e that outputs the abnormal signal of the noise judger 3 is input to the data determiner 5, and if there is an output on the signal line f, the comparison function is stopped. This stops the operation of the data determiner 5 when the noise determiner 3, which has no output on the signal line c, determines that it is abnormal, thereby preventing abnormal data from becoming a comparison target.

例えばレジスタを用いて得られるデータ保持器
6は入力出機能と記憶機能を持ち、同じくレジス
タなどを用いたデータ加算器7は入出力機能とイ
ンクリメント機能(レジスタの内容に1を加え
る)を持ち、同様にして得られるデータ減算器8
は入出力機能とデクリメント機能(レジスタの内
容から1を減ずる)を持つていて相互に内容の交
換を行う、これにより結果的には前述で説明した
前記データ判定器5による比較が入力信号>保持
データの時には1回の動作でデータ保持器6の内
容に1を加算し、逆の場合にはデータ保持器6の
内容から1を減算し、同じ場合には、データ保持
器6の内容を変更せずに信号線pを介してCPU
9に出力する。
For example, the data holder 6 obtained using a register has an input/output function and a storage function, and the data adder 7, which also uses a register etc., has an input/output function and an increment function (adds 1 to the contents of the register). Data subtractor 8 obtained in the same way
has an input/output function and a decrement function (subtracts 1 from the contents of the register) and exchanges contents with each other.As a result, the comparison by the data determiner 5 explained above will result in input signal>retention. In the case of data, 1 is added to the contents of the data holder 6 in one operation, in the opposite case, 1 is subtracted from the contents of the data holder 6, and in the case of the same, the contents of the data holder 6 are changed. CPU via signal line p without
Output to 9.

尚信号線m,nはデータ保持器6とデータ加算
器7及びデータ減算器8が夫々にデータの交換を
行うための双方向の信号線である。又前記したデ
ータ保持器6及びデータ加算器7、データ減算器
8は当然に入出力機能をインクリメント及びデク
リメントの機能を持つ一個のレジスタで実施する
事は可能である。
Note that the signal lines m and n are bidirectional signal lines through which the data holder 6, data adder 7, and data subtracter 8 exchange data, respectively. Furthermore, the input/output functions of the data holder 6, data adder 7, and data subtracter 8 described above can of course be implemented by a single register having increment and decrement functions.

〔発明の効果〕〔Effect of the invention〕

以上説明したようにノイズレベルを設定するレ
ベルスイツチと、該レベルスイツチに設定された
ノイズレベルに基づいて判定を行うノイズ判定器
を設けたことによつて、設定した範囲外の信号は
前記ノイズ判定器が信号を次段であるデータ判定
器に転送しないため、予め有効であるとして設定
した範囲の信号のみを処理する事が可能となり正
確な結果を得られること。並びにその設定の値は
自在なものであり実用性の高いこと。ノイズカウ
ンタを設けたことによつて前記設定された範囲外
の信号が一定時間以上持続した時には入力異常警
報信号を発生するようにして、入力装置の断線、
短絡などの異常を報知する機能を加え、又その異
常が回復した時には入力異常復帰信号とデータ保
持器に記憶している前回迄のデータにより直ちに
動作を再開出来ること。更にはデータ判定器とデ
ータ加算器、データ減算器、データ保持器の組合
せによつて、1回の動作においては1単位のデー
タの増減にしたことで急激なデータの変化と、例
えばサージ電圧などによるノイズ成分を圧縮する
という数々の実用上に極めて高い効果を奏すると
共に、処理装置であるCPUをこれ等の処理から
開放することで、一層の高速な処理の可能と機能
の拡大を可能にする効果も合せて奏するものであ
る。
As explained above, by providing a level switch that sets the noise level and a noise judger that makes a judgment based on the noise level set to the level switch, signals outside the set range can be detected by the noise judgement. Since the device does not transfer the signal to the next stage, the data judger, it is possible to process only the signals within the range that has been set as valid, and accurate results can be obtained. In addition, the setting values are flexible and highly practical. By providing a noise counter, when a signal outside the set range continues for a certain period of time, an input abnormality alarm signal is generated, thereby preventing disconnection of the input device.
A function is added to notify an abnormality such as a short circuit, and when the abnormality is recovered, the operation can be resumed immediately using the input abnormality recovery signal and the previous data stored in the data holder. Furthermore, by combining a data judge, a data adder, a data subtracter, and a data holder, the data increases or decreases by one unit in one operation, which prevents sudden data changes and, for example, surge voltage. It has an extremely high practical effect in compressing noise components caused by noise, and by freeing the CPU, which is a processing device, from such processing, it enables even faster processing and expansion of functions. It is also effective.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係る信号安定化装置を示すブ
ロツク図、第2図は従来例を示すブロツク図であ
る。 1……A/Dコンバータ、2……レベルスイツ
チ、3……ノズル判定器、4……ノイズカウン
タ、5……データ判定器、6……データ保持器、
7……データ加算器、8……データ減算器、9…
…CPU、a〜p……信号線。
FIG. 1 is a block diagram showing a signal stabilizing device according to the present invention, and FIG. 2 is a block diagram showing a conventional example. 1... A/D converter, 2... Level switch, 3... Nozzle judge, 4... Noise counter, 5... Data judge, 6... Data holder,
7...Data adder, 8...Data subtracter, 9...
...CPU, a~p...signal lines.

Claims (1)

【特許請求の範囲】[Claims] 1 アナログ入力信号をデジタル信号に変換する
A/Dコンバータと、ノイズレベルを設定するレ
ベルスイツチと、該レベルスイツチに設定された
ノイズレベルに基づいて判定を行うノイズ判定器
と、前記ノイズ判定器がノイズと判定している持
続時間を計測し入力異常警報信号又は入力異常復
帰信号を出力するノイズカウンタと、前回迄の保
持データ値と今回のデータ値を比較するデータ判
定器と、前記データ判定器の結果により前記保持
データ値をインクリメントするデータ加算器とデ
クリメントするデータ減算器と、前記保持データ
値を保持すると共に出力するデータ保持器とを備
えたことを特徴とする信号安定化装置。
1. An A/D converter that converts an analog input signal into a digital signal, a level switch that sets a noise level, a noise determiner that makes a determination based on the noise level set in the level switch, and the noise determiner a noise counter that measures the duration of noise and outputs an input abnormality alarm signal or an input abnormality recovery signal; a data determiner that compares the data value held up to the previous time with the current data value; and the data determiner. A signal stabilizing device comprising: a data adder that increments the held data value; a data subtracter that decrements the held data value; and a data holder that holds and outputs the held data value.
JP18535885A 1985-08-23 1985-08-23 Signal stabilizing device Granted JPS6249431A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18535885A JPS6249431A (en) 1985-08-23 1985-08-23 Signal stabilizing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18535885A JPS6249431A (en) 1985-08-23 1985-08-23 Signal stabilizing device

Publications (2)

Publication Number Publication Date
JPS6249431A JPS6249431A (en) 1987-03-04
JPS6363923B2 true JPS6363923B2 (en) 1988-12-09

Family

ID=16169390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18535885A Granted JPS6249431A (en) 1985-08-23 1985-08-23 Signal stabilizing device

Country Status (1)

Country Link
JP (1) JPS6249431A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020178202A1 (en) 2019-03-01 2020-09-10 Abb Power Grids Switzerland Ag High voltage system comprising a temperature distribution determining device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116022116A (en) * 2022-10-30 2023-04-28 重庆长安汽车股份有限公司 Vehicle brake control method and device, vehicle, electronic equipment and storage medium

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020178202A1 (en) 2019-03-01 2020-09-10 Abb Power Grids Switzerland Ag High voltage system comprising a temperature distribution determining device

Also Published As

Publication number Publication date
JPS6249431A (en) 1987-03-04

Similar Documents

Publication Publication Date Title
US5497501A (en) DMA controller using a predetermined number of transfers per request
JPS6363923B2 (en)
JPH1117528A (en) Output timer
JPS60241375A (en) Clamping circuit of television signal system
JPH01136016A (en) Analogue quantity measuring apparatus
JP2685636B2 (en) Disconnection detection device for analog input signal line
JPS60223416A (en) Digital protective relaying device
JPH02162470A (en) Picture input device
JPS61160105A (en) Timing control system
JP2505523B2 (en) Image processing device
JPH0345116A (en) Protective relay
JP2582896Y2 (en) Audio amplifier cooling system
JPH01180098A (en) Abnormality supervising device for equipment
JPH01169642A (en) Runaway detecting circuit
JPS58101540A (en) By-pass controlling system
JPS60229623A (en) Digital protective relaying device
SU1728918A1 (en) Device for minimal protection of electric motor
JPH04115123A (en) Fault detecting apparatus for analog input signal circuit
JPH0745774Y2 (en) DC power supply circuit
CN117329648A (en) Numerical value display method and device, computer equipment and air purifier
JPS59791B2 (en) Micro-hakiyori-sokutei-souchi
JPS6331819B2 (en)
JPH04115644A (en) Memory monitor circuit
JPH04280339A (en) Lock detection circuit for scsi bus
JPS62123596A (en) Environmental abnormality detector