JPS6362892U - - Google Patents

Info

Publication number
JPS6362892U
JPS6362892U JP15719086U JP15719086U JPS6362892U JP S6362892 U JPS6362892 U JP S6362892U JP 15719086 U JP15719086 U JP 15719086U JP 15719086 U JP15719086 U JP 15719086U JP S6362892 U JPS6362892 U JP S6362892U
Authority
JP
Japan
Prior art keywords
clock
step width
address
specified
edit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15719086U
Other languages
English (en)
Other versions
JPH0438389Y2 (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1986157190U priority Critical patent/JPH0438389Y2/ja
Publication of JPS6362892U publication Critical patent/JPS6362892U/ja
Application granted granted Critical
Publication of JPH0438389Y2 publication Critical patent/JPH0438389Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Description

【図面の簡単な説明】
第１図はこの考案の機能ブロツク図、第２図は
この考案の一実施例の要部構成図、第３図は変位
量カウンタの構成例を示す回路ブロツク図、第４
図は表示制御装置の基本構成図、第５図は表示メ
モリのアドレスと表示スクリーンの位置の関係の
例を示す図、第６図は従来回路のブロツク図、第
７図はキヤラクタデータの各ワードの転送順序を
示す図である。 ２１，２２１，２２２……データラツチ、２２
ａ，２２ｂ……変位量カウンタ、２３，２２６…
…加算器、２２４……カウンタ、２２５……比較
器、２２７……Ｆ／Ｆレジスタ。

Claims (1)

  1. 【実用新案登録請求の範囲】 表示メモリの内容のエデイツトのために表示メ
    モリに対する一連のエデイツトアドレスを発生可
    能なアドレス発生手段を備える表示制御装置にお
    いて、 上記アドレス発生手段が、 指定されたエデイツト開始アドレスを記憶可能
    な記憶手段と、 指定された第１のステツプ幅と指定された第１
    の最大アドレス変位量を記憶可能であり、クロツ
    クが与えられるごとに第１のステツプ幅で出力が
    歩進し、出力が第１の最大アドレス変位量に達す
    ると元の状態から歩進を繰り返す第１の計数手段
    と、 指定された第２のステツプ幅と指定された第２
    の最大アドレス変位量を記憶可能であり、クロツ
    クが与えられるごとに第２のステツプ幅で出力が
    歩進し、出力が第２の最大アドレス変位量に達す
    ると元の状態から歩進を繰り返す第２の計数手段
    と、 上記第１あるいは第２の計数手段のいずれか一
    方にクロツクを供給する第１のクロツク供給手段
    と、 上記一方の計数手段の出力が内部に記憶された
    最大アドレス変位量に達するごとに他方の計数手
    段にクロツクを供給する第２のクロツク供給手段
    と、 上記記憶手段のエデイツト開始アドレスに上記
    第１と第２の計数手段の出力を加算して上記エデ
    イツトアドレスを出力する加算手段と、 を有することを特徴とする表示制御装置。
JP1986157190U 1986-10-14 1986-10-14 Expired JPH0438389Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986157190U JPH0438389Y2 (ja) 1986-10-14 1986-10-14

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986157190U JPH0438389Y2 (ja) 1986-10-14 1986-10-14

Publications (2)

Publication Number Publication Date
JPS6362892U true JPS6362892U (ja) 1988-04-26
JPH0438389Y2 JPH0438389Y2 (ja) 1992-09-08

Family

ID=31079510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986157190U Expired JPH0438389Y2 (ja) 1986-10-14 1986-10-14

Country Status (1)

Country Link
JP (1) JPH0438389Y2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6116347A (ja) * 1984-07-02 1986-01-24 Ricoh Co Ltd メモリ走査装置
JPS6184685A (ja) * 1984-10-02 1986-04-30 富士通株式会社 メモリ制御装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6116347A (ja) * 1984-07-02 1986-01-24 Ricoh Co Ltd メモリ走査装置
JPS6184685A (ja) * 1984-10-02 1986-04-30 富士通株式会社 メモリ制御装置

Also Published As

Publication number Publication date
JPH0438389Y2 (ja) 1992-09-08

Similar Documents

Publication Publication Date Title
JPS6362892U (ja)
JPH0415072U (ja)
JPH0325276Y2 (ja)
JPS61126623U (ja)
JPS6324653U (ja)
JPS62199863U (ja)
JPS6076461U (ja) グラフ情報出力装置
JPS62166586U (ja)
JPS5894039U (ja) 小型電子式計算機のメモリ使用状態表示装置
JPS6424468U (ja)
JPH03128891U (ja)
JPS6246947U (ja)
JPS62183233U (ja)
JPS6013498U (ja) タイマ−
JPH0210633U (ja)
JPH0238646U (ja)
JPH03123292U (ja)
JPH02149450U (ja)
JPS5872797U (ja) メモリ制御装置
JPS6320258U (ja)
JPH032281U (ja)
JPS58155041U (ja) Ｂｕｓモニタ−装置
JPH02136291U (ja)
JPS5899932U (ja) サンプリング・パルス発生装置
JPH0255346U (ja)