JPS6361549A - Power supply circuit for telephone set - Google Patents

Power supply circuit for telephone set

Info

Publication number
JPS6361549A
JPS6361549A JP20514286A JP20514286A JPS6361549A JP S6361549 A JPS6361549 A JP S6361549A JP 20514286 A JP20514286 A JP 20514286A JP 20514286 A JP20514286 A JP 20514286A JP S6361549 A JPS6361549 A JP S6361549A
Authority
JP
Japan
Prior art keywords
capacitor
diode
voltage
hook
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20514286A
Other languages
Japanese (ja)
Other versions
JPH0450788B2 (en
Inventor
Yoshiki Sano
芳樹 佐野
Masaaki Tsukada
雅明 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Electric Works Ltd
Original Assignee
Tamura Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Electric Works Ltd filed Critical Tamura Electric Works Ltd
Priority to JP20514286A priority Critical patent/JPS6361549A/en
Publication of JPS6361549A publication Critical patent/JPS6361549A/en
Publication of JPH0450788B2 publication Critical patent/JPH0450788B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Devices For Supply Of Signal Current (AREA)

Abstract

PURPOSE:To quickly raise the terminal voltage of a power supply capacitor and to operate a control part in conformity with off-hook by performing an initial charging by the charging electric charge held in another capacitor even if the charging of a capacitor by a loop current is delayed. CONSTITUTION:A diode D1 and a Zener diode ZD are inserted to a DC loop, and a capacitor C1 is charged through a diode D2 based on the Zener voltage of the diode ZD generated by the loop current conducted in accordance with off-hook. When a hook switch HS<8> is turned on by off-hook, transistors TRs Q1 and Q2 are turned on, and not only the loop current passing the diode D2 but also the charging current by the charging electric charge in the capacitor C1 is conducted to a capacitor C2, and the voltage (d) of a power source VD quickly rises. Then, TRs Q5 and Q3 are turned on, and the capacitor C2 is quickly charged through the TR Q1 by the charging electric charge held in capacitors C5 and C6, and the voltage (d) of the power source VD immediately rises to reach a prescribed value V1. Then, a voltage detecting circuit VDT 19 outputs a detection output (e) to turn off TRs Q5 and Q3 and turn on the TR.Q4.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電話線路から通ずるループ電流により、電話
機内において用いる局部的な電源の供給を行なう電源回
路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a power supply circuit that supplies local power within a telephone set using a loop current flowing from a telephone line.

〔従来の技術〕[Conventional technology]

公衆電話機においては、通話制御、料金の収納制御等を
行なうため、制御用の電源を必要としておシ、電話線路
を介して交換機の電源から通ずるループ電流の一部を用
い、局部的な電源の供給を行なうものとなっている。
Public telephones require a control power source to control calls, charge collection, etc., and use a portion of the loop current that flows from the switchboard power supply via the telephone line to provide local power supply. It is intended to provide supplies.

すなわち、オフフックに応じて閉成される直流ループ中
へ定電圧ダイオード等の定電圧素子を挿入しておき、直
流ループへ通ずるループ電流によって生ずる定電圧素子
の端子電圧により、逆流阻止用のダイオードを介してコ
ンデンサを充電し、これの端子電圧を制御部等へ電源と
して供給するものとなってい、る。
In other words, a constant voltage element such as a constant voltage diode is inserted into the DC loop that is closed in response to off-hook, and the terminal voltage of the constant voltage element generated by the loop current passing through the DC loop causes the reverse current blocking diode to be activated. The capacitor is charged through the capacitor, and the terminal voltage of the capacitor is supplied to the control unit etc. as a power source.

たソし、電話線路のループ抵抗値が高い場合、コンデン
サの充電が直ちに完了せず、これの端子電圧上昇が遅延
するものとす)、オフフックに対する制御部の応動開始
までに相当の時間を要し、取扱上不適当となるため、オ
ンフック中も比鮫的高抵抗値の抵抗器を介して交換機が
応動しない程度の電流を通じ、これによりコンデンサを
トリクル充電しておき、オフフックに応するコンデンサ
の端子電圧上昇を速やかとする手段が一般に用いられて
いる。
However, if the loop resistance value of the telephone line is high, charging of the capacitor will not be completed immediately and the voltage rise at its terminal will be delayed), and it will take a considerable amount of time for the control unit to start responding to off-hook. However, since this would be inappropriate for handling, even during on-hook, a current to the extent that the switch does not respond is passed through a resistor with a relatively high resistance value, thereby trickle charging the capacitor, and then charging the capacitor in response to off-hook. Generally, means are used to quickly increase the terminal voltage.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、交換機の形式、または、端末機器の規格によっ
ては、オフフック時の線間直流抵抗値をはソ開放状態と
しなければならない場合があシ、この条件においては、
トリクル充電を用いることができず、更に、線路抵抗値
の甚だ高い場合には、トリクル充電を採用できても、コ
ンデンサの予備充電状況が不完全になる等の問題を生ず
る。
However, depending on the type of exchange or the standard of the terminal equipment, the line DC resistance value during off-hook may have to be in an open state, and under this condition,
If trickle charging cannot be used and the line resistance value is extremely high, even if trickle charging can be used, problems such as incomplete pre-charging of the capacitor will occur.

〔問題点を解決するための手段〕[Means for solving problems]

前述の問題を解決するため、本発明はつぎの手段によυ
+4成するものとなっている。
In order to solve the above-mentioned problem, the present invention is implemented by the following means.
+4.

すなわち、上述の電源回路において、ループ電流により
逆流阻止用のダイオードを介して充電され電源の供給を
行なう第1のコンデンサと、ループ電流により逆流阻止
用のダイオードを介して充電式れる大容量を有する第2
のコンデンサと、第1のコンデンサの端子電圧がオフフ
ックの後に所定値へ達したことを検出する電圧検出回路
と、第1および第2のコンデンサ間へ接続され電圧検出
回路が検出々力を生ずるまでの間オンとなるスイッチン
グ素子とを設けたものである。
That is, in the above-mentioned power supply circuit, there is a first capacitor that is charged by the loop current through the reverse current blocking diode and supplies power, and a large capacitor that is charged by the loop current through the reverse current blocking diode. Second
a capacitor, a voltage detection circuit that detects that the terminal voltage of the first capacitor reaches a predetermined value after off-hook, and a voltage detection circuit that is connected between the first and second capacitors until the voltage detection circuit generates a detection force. A switching element that is turned on during the period is provided.

〔作用〕[Effect]

したがって、オフフックに応じて第1のコンデンサがル
ープ電流により完全に充電式れるまでの間、スイッチン
グ素子がオンとなって第2のコンデンサを第1のコンデ
ンサへ接続し、第2のコンデンサが保持する充電々荷に
よυ第1のコンデンサを充電するものとなり、これの端
子電圧が速やかに上昇する。
Therefore, in response to off-hook, the switching element is turned on to connect the second capacitor to the first capacitor until the first capacitor is fully charged by the loop current, and the second capacitor holds This charge charges the υ first capacitor, and the terminal voltage of this capacitor quickly rises.

〔実施例〕〔Example〕

以下、実症例を示す図によって本発明の詳細な説明する
Hereinafter, the present invention will be explained in detail with reference to figures showing actual cases.

第2図は公衆電話機のブロック図でらυ、交換機からの
電話線路が接続される線路端子L工、L2に対し、フッ
クスイッチH81、受信回路(以下、REC)1、ダイ
オードブリッジ(以下、DB)2、電源回路(以下、P
S)3、および強制切断回路(以下、CB)4を介し、
通話ループの形成を行なう通話回路(以下、TKO)5
が接続されており、これには、ハンドセット6の送話器
Tおよび受話器Rが接続されている。
Figure 2 is a block diagram of a public telephone. Line terminal L, L2, to which the telephone line from the exchange is connected, has a hook switch H81, a receiving circuit (hereinafter referred to as REC) 1, and a diode bridge (hereinafter referred to as DB). ) 2. Power supply circuit (hereinafter referred to as P
S) 3, and a forced disconnection circuit (hereinafter referred to as CB) 4,
A communication circuit (hereinafter referred to as TKO) 5 that forms a communication loop
A transmitter T and a receiver R of the handset 6 are connected to this.

また、マイクロプロセッサ等のプロセッサおよびメモリ
等からなる制御部(以下、CNT)7が設けてらシ、周
波数検出回路(以下、FDT)8、硬貨の選別および収
納等を行なう硬貨処理部(以下、cps)9 、ダイヤ
ルキー(以下、0K)io 、フックスイッチH8″等
の各出力に応じて制御上の判断を行ない、CPS9 、
表示部(以下、DP)12、音声複合側V<以下、■り
信号を発生するMF信号発生器(以下、MF′G)13
、TKC5、および、CB4等の制御を行なうものとな
っている。
In addition, a control unit (hereinafter referred to as CNT) 7 consisting of a processor such as a microprocessor and memory, etc., a frequency detection circuit (hereinafter referred to as FDT) 8, and a coin processing unit (hereinafter referred to as CPS) that performs sorting and storage of coins, etc. are provided. )9, dial key (hereinafter referred to as 0K) io, hook switch H8'', etc., makes control decisions according to each output, CPS9,
Display unit (hereinafter referred to as DP) 12, audio composite side V<hereinafter referred to as MF signal generator (hereinafter referred to as MF'G) 13 that generates a signal
, TKC5, CB4, etc.

なお、MFG13は、DKl 0の出力およびCNT7
の制御に応動し、CNT7から許可信号OKが与えられ
たときにのみ、DKloの操作にしたがうMF倍信号発
生し、かつ、TKC5へ制御信号CSを与え、TKC5
を介してMF倍信号ダイヤル信号として送出すると共に
、監視情報を保守センター等へ送信する際には、MFG
13がCNT7の制御にしたがい、保守センター等の特
定の宛先へ前述と同様にダイヤル発信を行なってから、
MF倍信号より監視情報を同一の経路を介して送信する
ものとなっている。
In addition, MFG13 is connected to the output of DKl 0 and CNT7.
In response to the control of the TKC5, only when the permission signal OK is given from the CNT7, an MF multiplication signal is generated in accordance with the operation of the DKlo, and a control signal CS is given to the TKC5.
When transmitting monitoring information to a maintenance center, etc., the MFG
13 makes a dial call to a specific destination such as a maintenance center under the control of CNT7 in the same manner as described above, and then
Monitoring information is transmitted from the MF multiplied signal via the same route.

一方、PS3は、オフフックによるフックスイッチH8
lのオンによ、9、TKC5を介して直流ループが閉成
され、DB2により一定極性となったループ電流が通ず
るのにしたがい、これによってコンデンサを充電し、コ
ンデンサの端子電圧を電源Vとして各部へ供給するもの
となっている。
On the other hand, PS3 has hook switch H8 with off-hook
When 1 is turned on, a DC loop is closed via 9 and TKC5, and as the loop current with a constant polarity flows through DB2, the capacitor is charged by this, and the terminal voltage of the capacitor is used as the power supply V to connect each part. It is intended to be supplied to

したがって、オフフックおよび硬貨投入を行なえば、直
流ルー、プの閉成がなされると共に、CPS9の出力に
応じてCNT7が許可信号OKを送出するため、DKl
oによるダイヤル発信が可能となり、相手側の応答によ
り通話が自在となる。
Therefore, if off-hook and coin insertion are performed, the DC loop is closed and the CNT 7 sends out a permission signal OK in response to the output of the CPS 9, so the DKl
It becomes possible to make a dial call using o, and the call can be made freely depending on the response from the other party.

たソし、相手側が応答しても、この電話回線では転極パ
ルス等の味金信号が到来せず、相手応答の検知を行なう
ため、変成器等を用いたREClを介して与えられる電
話回線からの到来信号をFDT8により各周波数成分毎
に検出するものとなっておシ、この検出出力Dfが所定
時間継続するか否かをCNT7において監視し、この結
果に応じてCNT7が各種信号音と相手側の音声とを判
断のうえ、相手側音声の判断によって相手応答を検知し
、これにしたがってcps sを制御し、硬貨の収納を
行なうと共に、TKC5に対するミュート信号MUTを
消滅させ、送話器Tの不動作状態を解除する一方、投入
石れて待機中の硬貨が不足となれば、C84を制御して
直流ループを一定時間開放し、交換機を復旧式せて通話
を強制的に切断する。
However, even if the other party responds, a signal such as a polarity reversal pulse does not arrive on this telephone line, and in order to detect the other party's response, the telephone line is connected via a RECl using a transformer, etc. The FDT 8 detects the incoming signal for each frequency component, and the CNT 7 monitors whether this detection output Df continues for a predetermined period of time. After determining the other party's voice, the other party's response is detected based on the judgment of the other party's voice, and according to this, the CPS S is controlled, the coin is stored, the mute signal MUT for TKC5 is extinguished, and the transmitter is While releasing T's inoperable state, if there is a shortage of waiting coins due to coins being thrown in, it controls C84 to open the DC loop for a certain period of time, restores the exchange, and forcibly disconnects the call. .

なお、DP12によっては、CNT7が硬貨の投入蓄積
状況を逐次表示する一方、CNT7は自己診断機能を有
し、オフフックに応するフックスイッチH8”の出力に
したがって自己診断を行ない、CPSS中の収納金庫満
杯、硬貨詰まシ、ハンドセット6の盗難による切断等を
検出し、これに応じてDP12により使用不可の表示を
行なうと共に、上述の監視情報送信を行なうものとなっ
ている。
Depending on the DP12, the CNT7 sequentially displays the coin insertion and accumulation status, while the CNT7 has a self-diagnosis function, and performs self-diagnosis according to the output of the hook switch H8'' in response to off-hook, and checks the storage safe during CPSS. It detects whether the device is full, coins are jammed, disconnection due to theft of the handset 6, etc., and accordingly, the DP 12 displays an indication that the device is unusable, and also sends the above-mentioned monitoring information.

また、FDT8は、各周波数成分の最低検出レベルが制
御信号CLにより可変自在となっておシ、CNT 7が
条件に応じてFDT8を制御し、最低検出レベルを逐次
所望の値に設定している。
In addition, the FDT 8 has a minimum detection level of each frequency component that is freely variable by a control signal CL, and the CNT 7 controls the FDT 8 according to the conditions and sequentially sets the minimum detection level to a desired value. .

このほか、局部的に話中音を発生する話中音発生器(以
下、BTG)14が設けてあり、CNT 7の制御に応
じてBTGl 4が局部話中音を送出し、変成器Tを介
してハンドセット6の受話器Rへ与え、利用者に対して
通話の不能を報知するものとなっている。
In addition, a busy tone generator (hereinafter referred to as BTG) 14 that locally generates a busy tone is provided, and the BTGl 4 sends out a local busy tone according to the control of the CNT 7, and the transformer T is The signal is sent to the receiver R of the handset 6 via the receiver R to notify the user that the call is not possible.

第1図は、PS3およびこれに付属する回路の回路図で
あυ、第2図に示すC84’、 TKC5の直流ループ
中へダイオードD1および定電圧ダイオードZDが挿入
されておシ、オフフックに応じて通スるループ電流によ
り生ずる定電圧ダイオードZDのツェナー電圧に基づき
、逆流阻止用のダイオードD3 を介し、ループ電流の
一部によりコンデンサC0が充電されると共に、これと
並列に接続された第1のコンデンサC2もダイオードD
、およびトランジスタ(以下、TR)Ql  を介し、
同様に充電され、これの端子電圧が電源VDとして主に
CNT7へ供給されるものとなっている。
Figure 1 is a circuit diagram of PS3 and the circuits attached to it, and diode D1 and constant voltage diode ZD are inserted into the DC loop of C84' and TKC5 shown in Figure 2. Based on the Zener voltage of the constant voltage diode ZD generated by the loop current flowing through the loop current, the capacitor C0 is charged by a portion of the loop current through the reverse current blocking diode D3, and the first Capacitor C2 is also diode D
, and through a transistor (hereinafter referred to as TR) Ql,
It is similarly charged, and its terminal voltage is mainly supplied to the CNT 7 as the power supply VD.

また、エミッタ・コレクタ間がコンデンサC2に対し直
列に挿入されたTR−Qよけ、エミッタ・ペース間に抵
抗器R1が接続されていると共に、ペースが抵抗器R2
を介してTR−Q、のコレクタへ接続1れておυ、TR
−Q、のペースへ抵抗器R3,R,の回路を介して与え
られる制御回路(以下、CNC)1Bの出力に応じ、T
R−Qlのオン、オフが制御されるものとなっている。
In addition, a TR-Q shield is inserted between the emitter and collector in series with the capacitor C2, a resistor R1 is connected between the emitter and the pace, and the pace is connected to the resistor R2.
Connected to the collector of TR-Q through 1 and υ, TR
- Q, in response to the output of the control circuit (hereinafter referred to as CNC) 1B applied through the circuit of resistors R3, R, to the pace of T.
The on/off of R-Ql is controlled.

一方、CN01Bは、チャツタリング吸収用の抵抗器R
6〜R7およびコンデンサC8、インバータ(以下、I
 NV ) 21〜23、遅延復旧タイマー用の抵抗器
R,’、R8、コンデンサC2およびダイオードD8、
プルアップ用の抵抗器R0により構成ちれておシ、これ
らに対してのみ、コンデンサC工の端子電圧が電源vS
として供給されている。
On the other hand, CN01B is a resistor R for chattering absorption.
6 to R7, capacitor C8, inverter (hereinafter referred to as I
NV) 21-23, resistor R,', R8, capacitor C2 and diode D8 for delayed recovery timer,
It consists of a pull-up resistor R0, and only for these, the terminal voltage of the capacitor C is equal to the power supply vS.
It is supplied as.

また、CNC18の電源消費量はわずかであると共に、
例えば、コンデンサC0の容量は10000μF1コン
デンサC2の容量は1000μFとして選定され、コン
デンサC8よりもC□の容量をはソ10倍として大きく
定めである。
In addition, the power consumption of CNC18 is small, and
For example, the capacitance of capacitor C0 is selected as 10000 μF, the capacitance of capacitor C2 is selected as 1000 μF, and the capacitance of C□ is set to be 10 times larger than that of capacitor C8.

これらに対し、PS3においては、定電圧ダイオードZ
Dと並列に抵抗器RIOおよび逆流阻止用のダイオード
D、を介し、第2のコンデンサC5およびコンデンサC
0が接続されておシ、コンデンサC,,C,とコンデン
サC工およびTR−Ql を介するコンデンサC2との
間には、スイッチング素子として用いるTR−Q8のエ
ミッタ・コレクタ間および抵抗器allが接続され、抵
抗器R□。に対しては、TR−Q、のエミッタ・コレク
タ間が接続されていると共に、T R−Q B I Q
’のペース・エミッタ間には抵抗器R12,R工、が各
個に接続妊れ、これらのペースには電圧検、出回路(以
下、VDT)19の検出々力に基づく制御信号が与えら
れている。
On the other hand, in PS3, the constant voltage diode Z
A second capacitor C5 and a capacitor C are connected in parallel with D through a resistor RIO and a diode D for reverse current blocking.
The emitter-collector of TR-Q8 used as a switching element and the resistor all are connected between capacitors C, , C, and capacitor C2 via capacitor C and TR-Ql. and resistor R□. , the emitter and collector of TR-Q are connected, and TR-Q BI Q
Resistors R12 and R are connected between the pace emitters of ', and a control signal based on the detection force of the voltage detection output circuit (hereinafter referred to as VDT) 19 is given to these paces. There is.

一方、コンデンサC2の端子電圧による電源■の電圧が
所定値へ達したことを検出するVDT19の出力は、プ
ルアップ用の抵抗器R工、を介して電源VDが印加され
ておシ、この出力は、ヒステリシス特性のレベル判別機
能を有するINV24 、雑音除去用の抵抗器R工51
R16およびコンデンサC9、INV25 を経てにの
ゲート26へ与えられていると共に、INV25の出力
はTR−Q、のベースへ制御信号として与えられており
、かのゲート26の他方の入力には、電源VOが消滅し
たとき電源VSの回り込みを阻止するダイオード06、
抵抗器R17、および、プルアップ用の抵抗器R18を
合して入力へ電源VDの印加嘔れたINV24 と同様
なINV27 を経て、INV22の出力が与えられて
いる。
On the other hand, the output of VDT19, which detects that the voltage of the power supply (2) due to the terminal voltage of the capacitor C2 has reached a predetermined value, is supplied with the power supply VD through a pull-up resistor R, and this output INV24 has a level discrimination function with hysteresis characteristics, and resistor R51 for noise removal.
The output of INV25 is applied to the base of TR-Q as a control signal, and the other input of gate 26 is connected to the power supply. a diode 06 that prevents the power source VS from running around when VO disappears;
The output of INV22 is provided through INV27, which is similar to INV24, which includes a resistor R17 and a pull-up resistor R18 to which the power supply VD is applied.

また、氏ゲート26の出力は、抵抗器R1911Rso
の回路を介し、TR−Q、のベースへ与えられておシ、
これのコレクタはTR−Q8のベースへ接続され、TR
−Q、のオン・オフがTR−Q、に対し制御信号として
与えられるものとなっている。
Also, the output of the gate 26 is connected to the resistor R1911Rso
is applied to the base of TR-Q through the circuit of
The collector of this is connected to the base of TR-Q8 and TR
-Q, on/off is given to TR-Q as a control signal.

第3図は、第1図における各部の波形を示すタイミング
チャートでアシ、オフフックによりフツクスイッチHs
 8がオンとなれば、CNC18はオンフックの後もコ
ンデンサ口工の充電々荷により動作状態となっておシ、
INV21 の入力(、)がrHJ値の抵抗器R8を介
してコンデンサC6を充電し、例えば100m5遅延時
間t1の後にINV22の入力をrHJとするため、こ
れの出力伽)は「L」とab、これに応じてINV23
の出力(c)はrHJとなる。
Figure 3 is a timing chart showing the waveforms of each part in Figure 1.
8 is turned on, the CNC 18 remains in operation due to the charging of the capacitor mouthpiece even after on-hook.
Since the input of INV21 (,) charges the capacitor C6 through the resistor R8 of rHJ value, and the input of INV22 becomes rHJ after a delay time t1 of, for example, 100m5, its output (,) is "L" and ab, Accordingly, INV23
The output (c) becomes rHJ.

すると、TR−Q、がオンとな夛、これによってTR−
Ql  もオンへ転じ、ダイオードD2を介するループ
電流のほかにコンデンサ口工の充電々荷による充電々流
がコンデンサC8へ流入し、電源■の電圧(d)が急速
に上昇する。
Then, TR-Q turns on, which causes TR-Q to turn on.
Ql also turns on, and in addition to the loop current through the diode D2, a charging current due to the charging current of the capacitor mouth flows into the capacitor C8, and the voltage (d) of the power supply (2) rapidly rises.

この電圧(d)は、VDT19により監視石れておシ、
電圧(d)がはソ規定の所定値Vエヘ達するまでは検出
々力(、)をrHJ、としているため、これに応じてI
NV25の出力(f)もrHJになっていると共に、I
NV22 (D出力(b)がrLJとqっているため、
INV27の出力も「H」でアシ、に[F]ゲート26
の出力(g)がrHJとなシ、これが電源VDの電圧上
昇にしたがいTR−Q、のベース・エミッタ間電圧V8
以上となれば、TR−Q、がオンとなることにより、冗
・Q。
This voltage (d) is monitored by VDT19.
Since the detection force (, ) is set to rHJ until the voltage (d) reaches the specified value V, the I
The output (f) of NV25 is also rHJ, and I
NV22 (Since D output (b) is equal to rLJ,
The output of INV27 is also set to "H", and the [F] gate 26
The output (g) is rHJ, which increases the base-emitter voltage V8 of TR-Q as the voltage of the power supply VD increases.
If this is the case, TR-Q is turned on, causing redundant Q.

のコレクタ電位(h)はrLJと彦シ、これに応じてT
R−Q、l  もオンへ転じ、コンデンサC,,C,に
おいて保持していた充電々荷により、低抵抗値の抵抗器
R1□およびTR−Qlを介し、コンデンサC2を充電
する。
The collector potential (h) of is rLJ and Hikoshi, and T
R-Q,l also turns on, and the charge held in capacitors C,,C, charges capacitor C2 through low resistance value resistor R1□ and TR-Ql.

したがって、コンデンサC2は、ノ1−プ電流、コンデ
ンサC1の充電々荷、および、コンデンサC,、C,の
充電々荷によυ急速に充’tt−gれ、電源VDの電圧
(d)が直ちに上昇し、オフフックに応じて短時間によ
り所定値Vエヘ達する。
Therefore, the capacitor C2 is rapidly charged by the node current, the charge of the capacitor C1, and the charge of the capacitors C, , C, and the voltage (d) of the power supply VD. immediately rises and reaches the predetermined value Ve in a short time in response to off-hook.

すると、vDT19が検出々力(e)をrLJとして生
ずるため、INV25 O出力(f)オよびANDゲー
ト26の出力値)も「L」となシ、これに応じてTR−
Q、がオフへ転じ、コレクタ電位(h)をrHJとして
TR−Q8もオフとし、コンデンサC,、C,とコンデ
ンサC1+C3との間を切断する一方、出力(f)の1
−L」によってTR−Q、がオンとな)、抵抗器R工、
を側路してループ電流によるコンデンサC5,C,の充
電経路を完結する。
Then, since vDT19 generates the detected force (e) as rLJ, the INV25 output (f) and the output value of AND gate 26) also become "L", and accordingly, TR-
Q, turns off, sets the collector potential (h) to rHJ, turns off TR-Q8, and disconnects capacitors C, , C, and capacitors C1+C3, while output (f) turns 1
-L" turns TR-Q on), resistor R,
By bypassing the loop current, the charging path of the capacitors C5 and C is completed.

したがって、ループ電流による充電状況が線路抵抗値と
の関係により遅延しても、コンデンサ口工およびC,、
C,の充電々荷による充電が直ちになされ、コンデンサ
C3の端子電圧が速やかに上昇し、オフフックと即応し
て電源VDの供給を開始するものとなり、CNT7等の
応動が直ちに行なわれ、これ以後は、ループ電流により
コンデンサC1,C。
Therefore, even if the charging status due to the loop current is delayed due to the relationship with the line resistance value, the capacitor opening and C, .
C, is immediately charged by the charged load, the terminal voltage of capacitor C3 rises immediately, and the supply of power VD starts immediately in response to off-hook, and CNT7 etc. immediately respond. , the loop current causes capacitor C1,C.

の充電が継続して行なわれると共に1電源VOの電圧(
d)が所定値v1へ遅した後は、コンデンサC,、C6
が同様に充電される。
continues to be charged, and the voltage of one power supply VO (
d) has slowed down to the predetermined value v1, the capacitors C, , C6
is charged in the same way.

なお、コンデンサC5としては、例えば0.036 F
の大容量を有するスーパーキャパシタ(日本1tK、に
製)等が用いられ、この場合は等価直列抵抗値が比較的
大きく、例えば1000μFのコンデンサC6を並列に
接続し、総合的にインピーダンスの低減を図っている。
In addition, as the capacitor C5, for example, 0.036 F
A supercapacitor (manufactured by 1tK, Japan) with a large capacity of ing.

また、VDT19 としては、集積回路MB3761形
(富士通に、に製)等が好適である。
Further, as the VDT 19, an integrated circuit MB3761 type (manufactured by Fujitsu) or the like is suitable.

このほか、定電圧ダイオードZDに対しては、図上省略
したダイオードおよびコンデンサが複数組接続してアシ
、これらにより他の各部に対する電源供給を各個に行な
っている。
In addition, a plurality of sets of diodes and capacitors (not shown in the figure) are connected to the constant voltage diode ZD, thereby supplying power to each of the other parts.

以上に対し、通話の終了に応じてオンフックがな嘔れ、
フックスイッチ38がオフとなってINV21の入力(
、)がrHJとなれば、INV21 の出力は直ちにr
LJと、なるが、高抵抗値の抵抗器R9およびINV2
1 の出力インピーダンスを介し、コンデンサC6の充
電々荷が次第に放電するため、■Nv220入力は例え
ば211の遅延時間t、の間rHJを保ち、これに応じ
てINV23の出力(C)もrHJを維持し、TR−Q
B +Qtをオンとしておシ、この間にCNT7が硬貨
収納等の後処理制御を行なう。
In contrast to the above, when the call ends, on-hook disappears.
The hook switch 38 is turned off and the input of INV21 (
, ) becomes rHJ, the output of INV21 immediately becomes r
LJ and high resistance resistor R9 and INV2
Since the charge in the capacitor C6 is gradually discharged through an output impedance of 1, the Nv220 input maintains rHJ for a delay time t of 211, and accordingly, the output (C) of INV23 also maintains rHJ. TR-Q
B+Qt is turned on, and during this time the CNT 7 performs post-processing control such as coin storage.

また、この間にループ電流の切断に応じて電圧(d)が
次第に低下し、VDT19はヒステリシス特性によりミ
圧(d)が所定値V工よシも低い値v、 tで低下した
とき検出々力(、)をrHJへ復するため、これに応じ
て出力(f)がrHJとなシ、出力−)もINV22の
出力(b)がrLJO間のみrHJへ転じ、TR−Q、
をオンとしてコレクタ電位(h)をrLJとし、TR−
Q。
In addition, during this period, the voltage (d) gradually decreases as the loop current is disconnected, and the VDT19 has a hysteresis characteristic that makes it difficult to detect when the voltage (d) decreases to a lower value v, t than the predetermined value V. In order to return (, ) to rHJ, the output (f) changes to rHJ accordingly, and the output (b) of INV22 changes to rHJ only between rLJO, and TR-Q,
is turned on, the collector potential (h) is set to rLJ, and TR-
Q.

もオンとしてコンデンサC3による電源vDO供給をバ
ックアップする。
is also turned on to back up the power supply vDO by the capacitor C3.

たソし、上述のとおりコンデンサC6は容量が極めて大
キく、出力(C)がrLJとなりTR−Q工がオフとな
った後も十分に充電々荷を保持しており、コンデンサC
0もコンデンサC6からの電荷供給を最後に受けている
ため、十分な充電々荷を保持し、りぎのオフフックに備
えている。
However, as mentioned above, capacitor C6 has an extremely large capacity, and even after the output (C) becomes rLJ and the TR-Q switch is turned off, it retains a sufficient amount of charge.
Since capacitor C6 is the last to receive charge from capacitor C6, capacitor C6 holds sufficient charge and is ready for when the rig goes off-hook.

したがって、線路抵抗値との関係によりコンデンサC2
の充電が遅延しても、主としてコンデンサC6の保持す
る充電々荷による初期充電がなされ、電源vOの電圧上
昇が速やかとなシ、オフフックに対するCNT7の制御
開始が即応して行なわれる。
Therefore, depending on the relationship with the line resistance value, capacitor C2
Even if charging is delayed, initial charging is performed mainly by the charge held by the capacitor C6, and as soon as the voltage of the power supply vO rises quickly, control of the CNT7 against off-hook is immediately started.

たソし、各コンデンサ口工+C2+05  を各々複数
としてもよ<、””Qa の代シに他のスイッチング素
子を用いても同様でアシ、場合によっては、コンデンサ
口工、C6およびTR−Q工等を省略することもできる
However, it is also possible to use a plurality of each capacitor cap + C2 + 05. The same effect can be achieved even if other switching elements are used in place of Qa. In some cases, the capacitor cap, C6 and TR-Q etc. can also be omitted.

また、VDT19 としては、比較器等を用いても同様
でアシ、これに応じてINV24乃至TR−Q 。
Also, as VDT19, a comparator or the like can be used, and INV24 to TR-Q can be set accordingly.

等の構成を選定すればよく、CNC18の遅延時間は条
件に応じて定めればよいと共に、CNC18の構成は状
況にしたがった選定が任意であり、第2図の構成も運用
条件に応じて定めればよい等、種々の変形が自在である
The delay time of the CNC 18 can be determined according to the conditions, and the configuration of the CNC 18 can be arbitrarily selected according to the situation, and the configuration shown in Fig. 2 can also be determined according to the operating conditions. Various modifications are possible.

〔発明の効果〕〔Effect of the invention〕

以上の説明により明らかなとおり本発明によれば、線路
抵抗値との関係により、ループ電流によるコンデンサの
充電が遅延しても、別途のコンデンサにより保持した充
電々荷による初期充電がな嘔れ、電源供給用コンデンサ
の端子電圧上昇が速やかとなシ、制御部の応動がオフフ
ックと即応してなぢれるため、ループ電流に基づいて電
源供給を行なう各種の電話機において顕著な効果が得ら
れる。
As is clear from the above explanation, according to the present invention, even if the charging of the capacitor by the loop current is delayed due to the relationship with the line resistance value, the initial charging by the charge held by a separate capacitor is delayed. Since the terminal voltage of the power supply capacitor rises quickly and the control section responds immediately to off-hook conditions, a remarkable effect can be obtained in various types of telephones that supply power based on loop current.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本発明の実施例を示し、第1図は電源回路および付
属回路の回路図、第2図は公衆電話機のブロック図、第
3図は第1図における各部の波形を示すタイミングチャ
ートである。 2・・・・DB (ダイオードブリッジ)、3・・・・
ps (電源回路)、5・・・・TKO(通話回路)、
7・・・・CNT(制御部)、18・・・・CNC(制
御回路)、19・・・・■π(1!圧検出回路)、21
〜25 、27  ・・・・INV(インバータ)、2
6・・・・にのゲート、Ll、L、・・・・線路端子、
zD ・・・・定電圧ダイオード、D  −D  ・ 
・ ・ ・ダイオード、C1〜C7・ ・ ・ ・l 
    4 コンデンサ、Q工〜Q5・・・・TR()ランジスタ)
、R工〜R2o・・・・抵抗器。 特許出願人  株式会社田村電機製作所代理人 山川政
樹(tb島2名) 第1図 第3図
The figures show an embodiment of the present invention, Fig. 1 is a circuit diagram of a power supply circuit and ancillary circuits, Fig. 2 is a block diagram of a public telephone, and Fig. 3 is a timing chart showing waveforms of various parts in Fig. 1. . 2...DB (diode bridge), 3...
ps (power supply circuit), 5...TKO (telephone circuit),
7...CNT (control unit), 18...CNC (control circuit), 19...■π (1! Pressure detection circuit), 21
~25, 27...INV (inverter), 2
6... gate, Ll, L,... line terminal,
zD... Constant voltage diode, D-D ・
・ ・ ・Diode, C1 to C7 ・ ・ ・ ・l
4 Capacitor, Q engineering ~ Q5...TR () transistor)
, R engineering ~ R2o...Resistor. Patent applicant Tamura Electric Co., Ltd. Agent Masaki Yamakawa (2 people on TB Island) Figure 1 Figure 3

Claims (1)

【特許請求の範囲】[Claims] 直流ループへ通ずるループ電流によりコンデンサを充電
し、該コンデンサの端子電圧を電源として供給する電話
機の電源回路において、前記ループ電流により逆流阻止
用のダイオードを介して充電され前記電源の供給を行な
う第1のコンデンサと、前記ループ電流により逆流阻止
用のダイオードを介して充電される大容量を有する第2
のコンデンサと、前記第1のコンデンサの端子電圧がオ
フフックの後に所定値へ達したことを検出する電圧検出
回路と、前記第1および第2のコンデンサ間へ接続され
前記電圧検出回路が検出々力を生ずるまでの間オンとな
るスイッチング素子とを設けたことを特徴とする電話機
の電源回路。
In a power supply circuit of a telephone that charges a capacitor with a loop current passing through a DC loop and supplies the terminal voltage of the capacitor as a power supply, a first circuit that is charged by the loop current through a reverse current blocking diode and supplies the power. a second capacitor having a large capacity that is charged by the loop current through a diode for blocking reverse current;
a voltage detection circuit that detects that the terminal voltage of the first capacitor reaches a predetermined value after off-hook; and a voltage detection circuit that is connected between the first and second capacitors and detects a 1. A power supply circuit for a telephone set, comprising: a switching element that is turned on until the occurrence of a switching element.
JP20514286A 1986-09-02 1986-09-02 Power supply circuit for telephone set Granted JPS6361549A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20514286A JPS6361549A (en) 1986-09-02 1986-09-02 Power supply circuit for telephone set

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20514286A JPS6361549A (en) 1986-09-02 1986-09-02 Power supply circuit for telephone set

Publications (2)

Publication Number Publication Date
JPS6361549A true JPS6361549A (en) 1988-03-17
JPH0450788B2 JPH0450788B2 (en) 1992-08-17

Family

ID=16502116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20514286A Granted JPS6361549A (en) 1986-09-02 1986-09-02 Power supply circuit for telephone set

Country Status (1)

Country Link
JP (1) JPS6361549A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5896362U (en) * 1981-12-23 1983-06-30 株式会社田村電機製作所 telephone power circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5896362U (en) * 1981-12-23 1983-06-30 株式会社田村電機製作所 telephone power circuit

Also Published As

Publication number Publication date
JPH0450788B2 (en) 1992-08-17

Similar Documents

Publication Publication Date Title
US5790653A (en) Line-powered detection of call progress tones
US4524245A (en) Ring trip detection system
JPS6361549A (en) Power supply circuit for telephone set
US4845741A (en) Modem ringing supression circuit
JPS583424A (en) Resetting circuit
US4145572A (en) Power supply control circuit for subscriber carrier telephone system
US7162028B2 (en) Universal telephony interface polarity detector
JPS6359252A (en) Power source circuit for telephone set
US6141416A (en) Analog telephone subscriber terminal apparatus
JP3181324B2 (en) Terminal network controller
JPH0314858Y2 (en)
JPS62295555A (en) Public telephone set
JPH0329221B2 (en)
JP3057915B2 (en) Terminal network controller
JPH0325071B2 (en)
JPH0681208B2 (en) Power control circuit for telephone
JPS6325792Y2 (en)
JPS6294061A (en) Charge recept type telephone set
JPH0413864Y2 (en)
JP3444057B2 (en) Camera door phone system
JPS60134659A (en) Power source circuit of public telephone
JPH0436622B2 (en)
JPS6259500B2 (en)
JP2001237995A (en) Charging system
JPH0370426B2 (en)