JPH0413864Y2 - - Google Patents

Info

Publication number
JPH0413864Y2
JPH0413864Y2 JP11432886U JP11432886U JPH0413864Y2 JP H0413864 Y2 JPH0413864 Y2 JP H0413864Y2 JP 11432886 U JP11432886 U JP 11432886U JP 11432886 U JP11432886 U JP 11432886U JP H0413864 Y2 JPH0413864 Y2 JP H0413864Y2
Authority
JP
Japan
Prior art keywords
capacitor
hook
switch
power supply
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11432886U
Other languages
Japanese (ja)
Other versions
JPS6320640U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP11432886U priority Critical patent/JPH0413864Y2/ja
Publication of JPS6320640U publication Critical patent/JPS6320640U/ja
Application granted granted Critical
Publication of JPH0413864Y2 publication Critical patent/JPH0413864Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Devices For Supply Of Signal Current (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、ループ電流を電源として用いるダイ
ヤル回路を備えた電話機回路に関するものであ
る。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a telephone circuit equipped with a dial circuit that uses a loop current as a power source.

〔従来の技術〕[Conventional technology]

半導体素子を用いる電話機においては、集積回
路化されたダイヤル回路を備え、オフフツクに応
じて閉成される直流ループへ通ずるループ電流の
一部をダイヤル回路の電源としており、ダイヤル
パルスの送出を行なうため直流ループ中へ挿入さ
れたパルス送出回路を介する部位からループ電流
を分流し、これをダイヤル回路へ与えると共に、
電源保持用のコンデンサをダイヤル回路の電源端
子間へ接続し、これの放電を阻止する目的上、電
源供給経路中へダイオードを挿入するものとなつ
ている。
Telephones using semiconductor devices are equipped with an integrated circuit dial circuit, and part of the loop current that passes through the DC loop that is closed in response to off-hook is used as the power source for the dial circuit, and is used to send out dial pulses. Shunting the loop current from a part via the pulse sending circuit inserted into the DC loop and giving it to the dial circuit,
A power supply holding capacitor is connected between the power supply terminals of the dial circuit, and a diode is inserted into the power supply path to prevent the capacitor from discharging.

〔考案が解決しようとする問題点〕[Problem that the invention attempts to solve]

しかし、ダイヤル回路中のリダイヤルメモリへ
格納されているダイヤル番号を長時間保持するに
は、コンデンサの容量を大とすることを要する反
面、コンデンサの容量を大とすれば、電話線路の
抵抗値およびループ回路中の抵抗値との関係によ
り、コンデンサの端子電圧上昇が遅延し、オフフ
ツクを行なつてからダイヤル回路が動作可能とな
るまでの所要時間が長くなり、オフフツクの直後
にダイヤル発信を行なうことができない問題を生
ずる。
However, in order to retain the dial number stored in the redial memory in the dial circuit for a long time, it is necessary to increase the capacitance of the capacitor. Due to the relationship with the resistance value in the loop circuit, the rise in the terminal voltage of the capacitor is delayed, and the time required from off-hook to when the dial circuit becomes operational becomes longer, making it difficult to dial immediately after off-hook. This creates a problem where it is not possible to do so.

〔問題点を解決するための手段〕[Means for solving problems]

前述の問題を解決するため、本考案はつぎの手
段により構成するものとなつている。
In order to solve the above-mentioned problem, the present invention is constructed by the following means.

すなわち、上述の電話機において、ダイヤル回
路の電源端子と並列に接続された電源保持を行な
う速やかな端子電圧の上昇を行なう相対的に時定
数の小さい第1のコンデンサC2と、この第1の
コンデンサに対して抵抗器R4を介して並列に接
続された第1のコンデンサに比して大きな時定数
を有する同様に電源保持を行なう第2のコンデン
サC3,C4とを設けたものである。
That is, in the above telephone, a first capacitor C2 with a relatively small time constant that maintains the power supply and quickly increases the terminal voltage is connected in parallel with the power terminal of the dial circuit, and this first capacitor C2 is connected in parallel with the power terminal of the dial circuit. On the other hand, second capacitors C3 and C4, which are connected in parallel through a resistor R4 and have a larger time constant than the first capacitor and which similarly maintain the power supply, are provided.

〔作用〕[Effect]

したがつて、オフフツクに応じて第1のコンデ
ンサが速やかに充電され、ダイヤル回路が直ちに
動作可能となる一方、第2のコンデンサは抵抗器
を介して充電が次第になされ、第1のコンデンサ
に対する充電に影響を与えないと共に、オンフツ
クの後も抵抗器を介する放電により電源供給を継
続するため、ダイヤル回路中のリダイヤルメモリ
によるダイヤル番号の保持を長時間にわたつて行
なうことができる。
Therefore, in response to off-hook, the first capacitor is quickly charged and the dial circuit is immediately ready for operation, while the second capacitor is gradually charged through the resistor, and the first capacitor is not charged. In addition, since the power supply is continued by discharging through the resistor even after on-hook, the dial number can be retained by the redial memory in the dial circuit for a long time.

〔実施例〕〔Example〕

以下、実施例を示す図によつて本考案の詳細を
説明する。
Hereinafter, details of the present invention will be explained with reference to figures showing embodiments.

同図はブロツク図であり、交換機からの電話線
路が接続される線路端子L1,L2に対し、フツク
スイツチHS1およびダイオードブリツジ(以下、
DB)1を介し、通話回路(以下、TKC)2が接
続され、オフフツクに応ずるフツクスイツチHS1
のオンによりTKC2を介する直流ループが閉成
されるものとなつており、DB1により一定極性
となつたループ電流がTKC2へ通じ、これに応
じてTKC2へ接続されたハンドセツト中の受話
器Rおよび送話器Tによる通話が自在となる。
The figure is a block diagram, in which line terminals L 1 and L 2 to which telephone lines from the exchange are connected are connected to a switch HS 1 and a diode bridge (hereinafter referred to as
A telephone circuit (hereinafter referred to as TKC) 2 is connected via DB) 1, and a switch HS 1 that responds to off-hook
When DB1 is turned on, the DC loop via TKC2 is closed, and the loop current, which has a constant polarity due to DB1, is passed to TKC2, and accordingly, the receiver R and the transmitter in the handset connected to TKC2 are connected to TKC2. You can freely make calls using device T.

たゞし、直流ループのDB1とTKC2との間に
は、パルス送出回路を構成するトランジスタ(以
下、TR)Q1のコレクタ・エミツタ間が挿入され
ていると共に、TR・Q2、抵抗器R1〜R3が設けて
あり、TR・Q2のベースは、ダイヤル回路(以
下、DIC)3のパルス出力へ接続されている。
However, between DB1 and TKC2 of the DC loop, the collector-emitter of a transistor (hereinafter referred to as TR) Q 1 that constitutes a pulse sending circuit is inserted, as well as TR Q 2 and a resistor R 1 to R3 are provided, and the base of TR/ Q2 is connected to the pulse output of a dial circuit (hereinafter referred to as DIC) 3.

なお、TKC2には、受話増幅器および送話増
幅器を有する集積回路化されたものが用いられ、
これの側路用コンデンサC1が接続された電源デ
カツプリング端子からDIC3および周辺回路へ電
源供給を行なうものとなつており、DIC3の正極
電源端子VDへ至る電源供給経路中へ、ゲートと
ソースとの間を接続しドレイン・ソース間をダイ
オードしたV(Vertical groove)MOS形のTR・
Q3が挿入されていると共に、電源端子VD・VS
間には、電源保持用の第1のコンデンサC2が接
続され、更に同様の目的により、抵抗器R4を介
した第2のコンデンサC3,C4がコンデンサC2
対し並列に接続され、TR・Q3は、これらの放電
を阻止する方向として挿入されている。
Note that the TKC2 uses an integrated circuit that includes a receiving amplifier and a transmitting amplifier.
Power is supplied to DIC3 and the peripheral circuits from the power decoupling terminal connected to the bypass capacitor C1 , and the gate and source are connected to the power supply path leading to the positive power supply terminal VD of DIC3. A V (vertical groove) MOS type TR with a diode connected between the drain and the source.
Q 3 is inserted and the power terminal VD/VS
A first capacitor C 2 for power retention is connected between them, and second capacitors C 3 and C 4 are connected in parallel to capacitor C 2 via a resistor R 4 for the same purpose. , TR・Q 3 is inserted in the direction to prevent these discharges.

また、DIC3の正極電源端子VDとフツクスイ
ツチ信号端子との間には、プルアツプ用の抵
抗器R5が接続されていると共に、同端子HSと負
極電源端子VSとの間には、フツクスイツチHS2
とスイツチング素子として用いるTR・Q4のコレ
クタ・エミツタ間とが接続されており、TR・Q4
のベースに対しては、TKC2の電源デカツプリ
ング端子から抵抗器R6およびR7を介し、順方向
バイアスが印加されるものとなつている。
Furthermore, a pull-up resistor R5 is connected between the positive power supply terminal VD and the hook switch signal terminal of the DIC3, and a hook switch HS2 is connected between the same terminal HS and the negative power supply terminal VS.
is connected between the collector and emitter of TR・Q 4 used as a switching element.
A forward bias is applied to the base of TKC2 from the power decoupling terminal of TKC2 through resistors R6 and R7 .

なお、コンデンサC5は、雑音成分の側路用と
して接続されている。
Note that the capacitor C5 is connected as a bypass for noise components.

したがつて、オフフツクによりフツクスイツチ
HS1がオンとなれば、DB1の整流出力が直ちに
生じ、抵抗器R3を介しTR・Q2のベースへ順方向
バイアスとして与えられるものとなり、これに応
じてTR・Q2がオンとなり、抵抗器R2を介して
TR・Q1のベースをDB1の負極出力へ接続し、
順方向バイアスを与えるため、TR・Q1もオンへ
転じ、即時にTKC2を介する直流ループの閉成
が行なわれる。
Therefore, the off-hook causes the off-hook to switch.
When HS 1 turns on, the rectified output of DB1 immediately occurs and is applied as a forward bias to the base of TR Q 2 through resistor R 3 , and accordingly TR Q 2 turns on, Through resistor R 2
Connect the base of TR・Q 1 to the negative output of DB1,
In order to provide forward bias, TR·Q 1 is also turned on, and the DC loop via TKC 2 is immediately closed.

なお、DIC3のパルス出力は、電源の印加
されないとき高インピーダンスとなつており、抵
抗器R3を介する順方向バイアスの供給に対し支
障を与えない。
Note that the pulse output of the DIC 3 has a high impedance when no power is applied, and does not interfere with the supply of forward bias through the resistor R3 .

TR・Q1がオンとなれば、TR・Q1を介するル
ープ電流がTKC2へ通じ、これの一部により
TR・Q3を介してまずコンデンサC2が急速に充電
され、これの端子電圧上昇に応じてDIC3へ電源
が供給されると共に、TR・Q4がオンとなり、か
つ、フツクスイツチHS2もオンとなるため、フツ
クスイツチ信号端子が「H」(高レベル)から
「L」(低レベル)となり、これによつてDIC3の
動作禁止状態が解除され、パルス信号を「H」
として待機状態へ入り、ダイヤルキー(以下、
DK)4が操作されゝば、これに応じてパルス出
力から「L」、「H」を反復して送出するもの
となり、これに応じてTR・Q2,Q1がオフ、オン
を行なうため、TR・Q1のオフ、オンによりダイ
ヤルパルスの送出がなされ、交換機の応動による
交換接続により相手側が応答すれば、上述と同じ
く通話が自在となる。
When TR・Q 1 turns on, the loop current via TR・Q 1 flows to TKC2, and a part of this causes
Capacitor C 2 is first charged rapidly via TR Q 3 , and as the terminal voltage rises, power is supplied to DIC 3, TR Q 4 is turned on, and switch HS 2 is also turned on. As a result, the switch signal terminal changes from "H" (high level) to "L" (low level), thereby canceling the operation inhibition state of DIC3 and changing the pulse signal to "H".
enters the standby state and presses the dial key (hereinafter referred to as
If DK) 4 is operated, the pulse output will repeatedly send out "L" and "H" accordingly, and TR・Q 2 and Q 1 will turn off and on accordingly. , TR・Q 1 is turned off and on to send out a dial pulse, and if the other party responds by connecting the exchange in response to the exchange, the call can be made freely as described above.

なお、TR・Q1がダイヤルパルスの送出中オフ
となつても、コンデンサC2の充電々荷によりDIC
3の電源供給がなされると共に、これよりも大容
量のコンデンサC3,C4が抵抗器R4を介して充電
されており、オンフツクの後も抵抗器R4を介し
てDIC3に対する電源供給を行なうため、DIC3
中のリダイヤルメモリへ格納されたダイヤル番号
を長時間保持することができる。
In addition, even if TR Q 1 is turned off during dial pulse transmission, the DIC
At the same time, capacitors C 3 and C 4 with larger capacities are charged via resistor R 4 , and even after on-hook, power is supplied to DIC 3 via resistor R 4 . To do this, DIC3
Dial numbers stored in the internal redial memory can be retained for a long time.

また、VMOS形のTR・Q3は、上述の接続によ
り、ダイオードとしての順方向飽和電圧が少電流
においても約0.4Vと低く、通常のダイオードに
比して約0.1〜0.2Vの電圧降下減少となり、これ
に応じ、電話線路の線間電圧が低下してもDIC3
の動作を確保することができる。
In addition, due to the connection described above, the VMOS type TR Q 3 has a low forward saturation voltage of approximately 0.4V as a diode even at low currents, reducing the voltage drop by approximately 0.1 to 0.2V compared to a normal diode. Accordingly, even if the line voltage of the telephone line decreases, DIC3
operation can be ensured.

なお、DB1のダイオードにも、TR・Q3と同
じくダイオード接続としたVMOS形のTRを用い
れば、より効果的となる。
Note that it will be more effective if a VMOS type TR connected as a diode is used for the diode of DB1 as well as TR/ Q3 .

このほか、DIC3の電源保持用コンデンサをC2
〜C4へ分割し、大容量の方へ抵抗器R4を挿入し
ているため、コンデンサC2の充電による端子電
圧上昇が速やかとなり、オフフツクに応じて直ち
にDIC3がDK4の操作に応動する状態になると
共に、コンデンサC3,C4の充電は抵抗器R4を介
して次第になされ、コンデンサC2の充電に影響
を与えないものとなる。
In addition, the DIC3 power supply holding capacitor is C 2
Since the capacitor C2 is divided into C4 and the resistor R4 is inserted into the larger capacitance, the terminal voltage rises quickly due to capacitor C2 charging, and DIC3 immediately responds to DK4 operation in response to off-hook. As the voltage increases, capacitors C 3 and C 4 are gradually charged via resistor R 4 without affecting the charging of capacitor C 2 .

すなわち、例えば、コンデンサC2,C3,C4
値は220μF,1000μF,1000μFに設定され、抵抗
器R4の値は数10kΩに設定されており、オフフツ
クに応じて直流電圧が印加されると相対的に容量
の小さいコンデンサC2は時定数が小さいので短
時間で端子電圧が印加電圧まで上昇し、この電圧
がDIC3に供給されて直ちに動作可能状態とな
る。そして、この間に容量の大きいコンデンサ
C3,C4は時定数が大きいので抵抗器R4を通じて
ゆつくり充電され端子電圧が印加電圧まで上昇す
る。
That is, for example, the values of capacitors C 2 , C 3 , and C 4 are set to 220 μF, 1000 μF, and 1000 μF, and the value of resistor R 4 is set to several tens of kΩ, and a DC voltage is applied depending on the off-hook. Since the capacitor C2 , which has a relatively small capacity, has a small time constant, the terminal voltage rises to the applied voltage in a short time, and this voltage is supplied to the DIC 3, which immediately becomes ready for operation. And during this time, a large capacitor
Since C 3 and C 4 have a large time constant, they are slowly charged through resistor R 4 and the terminal voltage rises to the applied voltage.

一方、オンフツクにより直流電圧の印加がなく
なつても、DIC3の入力インピーダンスは大きい
ために、コンデンサC3,C4に蓄積された電荷は
抵抗器R4を通してゆつくり放電され、DIC3に電
源供給を行う。このため、DIC3はリダイヤルメ
モリへ格納されているダイヤル番号を長時間保持
できるのである。
On the other hand, even if the DC voltage is no longer applied due to on-hook, the input impedance of DIC3 is large, so the charges accumulated in capacitors C3 and C4 are slowly discharged through resistor R4 , and the power supply to DIC3 is interrupted. conduct. Therefore, the DIC 3 can hold the dial number stored in the redial memory for a long time.

一方、フツクスイツチHS1には、DB5および
回り込み阻止用のダイオードDを介し、保留スイ
ツチMS1が並列に接続されていると共に、DB1
の負極出力とTKC2との間に保留スイツチMS2
が挿入されており、操作に応じて同スイツチ
MS1,MS2が自己保持を行なうと、同スイツチ
MS1によりフツクスイツチHS1を側路し、かつ、
保留スイツチMS2により直流ループを開放し、こ
の部位へサイリスタSCRのアノード・カソード
間をDB5を介して接続するものとなつている。
On the other hand, a hold switch MS 1 is connected in parallel to the lock switch HS 1 via DB 5 and a diode D for blocking loopback, and a hold switch MS 1 is connected in parallel to the lock switch HS 1.
A hold switch MS2 is connected between the negative output of TKC2 and TKC2.
is inserted, and the same switch is activated depending on the operation.
When MS 1 and MS 2 perform self-hold, the same switch
MS 1 bypasses the switch HS 1 , and
The DC loop is opened by the hold switch MS2 , and the anode and cathode of the thyristor SCR are connected to this part via DB5.

なお、保留スイツチMS1のダイオードD側に
は、フツクスイツチHS3を介し定電流回路(以
下、CIC)6が接続され、これにより、抵抗器R8
および雑音成分側路用のコンデンサC6が接続さ
れたサイリスタSCRのゲートへトリガ電流を与
えるものとなつている。
In addition, a constant current circuit (hereinafter referred to as CIC) 6 is connected to the diode D side of the hold switch MS 1 via a hold switch HS 3 , and thereby a resistor R 8
A trigger current is applied to the gate of a thyristor SCR connected to a capacitor C6 for bypassing noise components.

したがつて、オフフツク中に保留スイツチ
MS1,MS2を操作すれば、オンとなつているフツ
クスイツチHS3およびCIC6を介しサイリスタ
SCRのゲートへトリガ電流を与えられ、これが
オンへ転じ、TKC2、保留スイツチMS2を介す
る直流ループの閉成を行なうため、オンフツクを
行なつてもループ電流によりサイリスタSCRが
オン状態を維持し、保留状態を設定する。
Therefore, the hold switch during off-hook
When MS 1 and MS 2 are operated, the thyristor is activated via the switch HS 3 and CIC 6, which are turned on.
A trigger current is applied to the gate of SCR, which turns on and closes the DC loop via TKC2 and holding switch MS2 , so the loop current maintains the on state of thyristor SCR even when on-hook is performed. Set pending status.

たゞし、オフフツクのまゝ保留状態とし、ハン
ドセツトを卓上等へ放置している間に、誤つて
DK4を操作するとDIC3が応動し、TR・Q1
オフ・オンにより直流ループの断続がなされ、サ
イリスタSCRの保持電流断続により、これのオ
ン状態維持が不安定となり、保留状態を解除する
おそれが生ずるため、保留スイツチの操作により
DIC3の動作を禁止するものとしている。
However, while the handset was left on hold off-hook and left on a tabletop, etc., it was accidentally
When DK4 is operated, DIC3 responds, and the DC loop is interrupted by turning TR/ Q1 off and on. Due to the intermittent holding current of the thyristor SCR, maintaining the on state becomes unstable, and there is a risk of releasing the hold state. Due to the operation of the hold switch,
The operation of DIC3 is prohibited.

すなわち、抵抗器R9〜R11およびTR・Q5によ
るインバータが設けてあり、保留スイツチMS1
オンに応じてこれらの電源が印加され、TR・Q5
がオンとなり、抵抗器R11を介して電源の印加さ
れているコレクタ電位を「L」とし、TR・Q4
オフとするため、フツクスイツチHS2がオンであ
つてもフツクスイツチ信号端子は強制的に
「H」となり、DIC3が動作の禁止状態となる。
That is, an inverter is provided with resistors R 9 to R 11 and TR Q 5 , and when the hold switch MS 1 is turned on, these power supplies are applied, and TR Q 5 is
turns on, sets the collector potential to which the power supply is applied through resistor R11 to "L", and turns off TR Q4 , so even if the switch HS2 is on, the switch signal terminal is forced to becomes “H” and the DIC3 becomes in a state where operation is prohibited.

なお、サイリスタSCRによる保留回路は、オ
フフツク中に保留スイツチを操作すれば、サイリ
スタSCRを介する保留状態となるのに対し、オ
ンフツク中に保裏スイツチを誤つて作動状態とし
ても、フツクスイツチHS3がオフであり、サイリ
スタSCRのゲートへトリガ電流が与えられず、
サイリスタSCRはオフ状態を保ち、直流ループ
の閉成を行なわない。
Note that with the hold circuit using the thyristor SCR, if the hold switch is operated during off-hook, the hold state will be entered via the thyristor SCR, but even if the hold switch is accidentally activated during on-hook, the hold switch HS 3 will not turn off. , no trigger current is given to the gate of the thyristor SCR,
Thyristor SCR remains off and does not close the DC loop.

また、通話中に保留状態とし、この間に相手側
がオンフツクを行なつた場合には、交換機が話中
音送出、ハウラー音送出を経て、一時的に回線開
放を行なうため、このときのループ電流切断に応
じてサイリスタSCRが保留電流を失ない、オフ
へ復するものとなり、自動的に保留状態を解除
し、直流ループを開放する。
Additionally, if a call is placed on hold and the other party goes on-hook during this time, the exchange sends a busy tone and a howler tone, and then temporarily releases the line, so the loop current is disconnected at this time. In response to this, the thyristor SCR does not lose the holding current and returns to OFF, automatically canceling the holding state and opening the DC loop.

このため、オンフツク中の誤操作により保留状
態の設定、および、通話中に保留状態を設定した
後の相手側オンフツクに際する無用な保留状態の
継続が完全に阻止され、電話回線捕捉による着信
不能が確実に排除される。
This completely prevents the setting of a hold state due to an erroneous operation during an on-hook, and the continuation of an unnecessary hold state when the other party goes on-hook after setting a hold state during a call, and prevents calls from being unable to be received due to telephone line capture. definitely excluded.

なお、保留スイツチは、再操作により復旧する
と共に、フツクスイツチと連動し、オフフツクに
より復旧するものを用いるのが一般的である。
It should be noted that the hold switch is generally one that can be restored by re-operation and also works in conjunction with a hook switch and can be restored by off-hook.

たゞし、条件に応じTR・Q3の代りに一般のダ
イオードを用い、TR・Q1とTKC2との間から
DIC3への電源供給を行なつてもよく、コンデン
サC3,C4へ各個に抵抗器を挿入しても同様であ
り、音声複合周波をダイヤル信号として用いる場
合にも適用できる等、種々の変形が自在である。
However, depending on the conditions, use a general diode instead of TR・Q 3 and connect it from between TR・Q 1 and TKC2.
Power can be supplied to DIC 3, resistors can be inserted into capacitors C 3 and C 4 individually, and the same can be applied to cases where audio composite frequency is used as a dial signal. Various modifications are possible. is free.

〔考案の効果〕[Effect of idea]

以上の説明により明らかなとおり本考案によれ
ば、ダイヤル回路がオフフツクに応じて直ちに動
作可能になると共に、リダイヤルメモリによるダ
イヤル番号の保持を長時間とすることができるた
め、各種の電話機において多大な効果が得られ
る。
As is clear from the above explanation, according to the present invention, the dialing circuit can immediately operate in response to off-hook, and the redial memory can retain the dialed number for a long time, so it is very useful in various telephones. Effects can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

図は本考案の実施例を示す回路図である。 2……TKC(通話回路)、3……DIC(ダイヤル
回路)、4……DK(ダイヤルキー)、L1,L2……
線路端子、Q1〜Q5……TR(トランジスタ)、C1
C6……コンデンサ、VD,VS……電源端子、R1
〜R11……抵抗器。
The figure is a circuit diagram showing an embodiment of the present invention. 2...TKC (Telephone circuit), 3...DIC (Dial circuit), 4...DK (Dial key), L 1 , L 2 ...
Line terminal, Q 1 ~ Q 5 ...TR (transistor), C 1 ~
C 6 ... Capacitor, VD, VS ... Power supply terminal, R 1
~ R11 ...Resistor.

Claims (1)

【実用新案登録請求の範囲】 オフフツクに応じて閉成される直流ループへ通
ずるループ電流を電源とし、かつ、電源保持用の
コンデンサを有するダイヤル回路を備えた電話機
において、 前記ダイヤル回路の電源端子と並列に接続され
た速やかな端子電圧の上昇を行なう相対的に時定
数の小さい前記電源保持を行なう第1のコンデン
サと、 この第1のコンデンサに対して抵抗器を介して
並列に接続された第1のコンデンサに比して大き
な時定数を有する前記電源保持を行なう第2のコ
ンデンサと を設けたことを特徴とする電話機回路。
[Scope of Claim for Utility Model Registration] In a telephone equipped with a dial circuit whose power source is a loop current passing through a DC loop that is closed in response to off-hook, and which has a capacitor for maintaining the power supply, a first capacitor connected in parallel that quickly raises the terminal voltage and maintains the power supply with a relatively small time constant; and a first capacitor connected in parallel to the first capacitor via a resistor. 1. A telephone circuit comprising: a second capacitor for holding the power supply and having a larger time constant than the first capacitor.
JP11432886U 1986-07-25 1986-07-25 Expired JPH0413864Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11432886U JPH0413864Y2 (en) 1986-07-25 1986-07-25

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11432886U JPH0413864Y2 (en) 1986-07-25 1986-07-25

Publications (2)

Publication Number Publication Date
JPS6320640U JPS6320640U (en) 1988-02-10
JPH0413864Y2 true JPH0413864Y2 (en) 1992-03-30

Family

ID=30996968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11432886U Expired JPH0413864Y2 (en) 1986-07-25 1986-07-25

Country Status (1)

Country Link
JP (1) JPH0413864Y2 (en)

Also Published As

Publication number Publication date
JPS6320640U (en) 1988-02-10

Similar Documents

Publication Publication Date Title
US4532382A (en) Power supply for telephone equipment memory devices
JPH0413864Y2 (en)
US3881069A (en) Telephone call loudspeaker monitoring and relay control circuit
US4167655A (en) Push button to rotary dial converter systems
US3838224A (en) Electronic telephone trunk circuit
AU618651B2 (en) Battery boosted dial memory
US4313037A (en) Telephone station set with improved flash signalling
JPH0233423Y2 (en)
US4145572A (en) Power supply control circuit for subscriber carrier telephone system
US5317634A (en) Telephone subset arrangement
US5459783A (en) Acoustic feedback suppression device particulary for auxiliary ringers in plug-in telephone systems
JPH0355955A (en) Power supply control circuit for telephone set
JPH03204295A (en) Polarity inverting circuit
EP1128654B1 (en) A telephone
US5442695A (en) Ringer circuit
US4058685A (en) Interoffice loop supervision arrangement
JPS639170Y2 (en)
JPS6312608Y2 (en)
JPS5923665A (en) Electronic common switch
KR870001638B1 (en) Hook flash circuit of telephone
AU630900B2 (en) A telephone subset arrangement
JPH0246141Y2 (en)
JPS6328386B2 (en)
JPH0422588Y2 (en)
JPS6211099Y2 (en)