JPS6361228A - Liquid crystal display element - Google Patents

Liquid crystal display element

Info

Publication number
JPS6361228A
JPS6361228A JP61206246A JP20624686A JPS6361228A JP S6361228 A JPS6361228 A JP S6361228A JP 61206246 A JP61206246 A JP 61206246A JP 20624686 A JP20624686 A JP 20624686A JP S6361228 A JPS6361228 A JP S6361228A
Authority
JP
Japan
Prior art keywords
layer
electrode
bus
liquid crystal
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61206246A
Other languages
Japanese (ja)
Other versions
JPH0740103B2 (en
Inventor
Shigeo Aoki
茂雄 青木
Yasuhiro Ukai
育弘 鵜飼
Tomihisa Sunada
富久 砂田
Teizo Yugawa
湯川 禎三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hosiden Electronics Co Ltd
Original Assignee
Hosiden Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hosiden Electronics Co Ltd filed Critical Hosiden Electronics Co Ltd
Priority to JP61206246A priority Critical patent/JPH0740103B2/en
Publication of JPS6361228A publication Critical patent/JPS6361228A/en
Publication of JPH0740103B2 publication Critical patent/JPH0740103B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PURPOSE:To reduce the occurrence of short-circuit accident by using a laminated body consisting of a transparent electrode material layer consisting of the same material as a display electrode and a metallic layer having a small resistance value as the source bus to which plural thin film transistors TRs are connected and forming this metallic layer of the source bus on the transparent substrate side. CONSTITUTION:The gate bus 18 of a liquid crystal display element is formed and extended on a gate electrode 23, and a source electrode 19a is connected to a source bus 19 by a connecting part 40. The laminated body consisting of a metallic layer 41 having a small resistance value and a transparent electrode material layer 42 consisting of the same material as a display electrode 15 is used as this bus 19. The metallic layer 41 is formed on the side of a transparent substrate 11 where a thin TR 16 is formed, and a first insulating layer 44 is formed on the metallic layer 41 of the bus 19 in a crossing part 43 between busses 19 and 18, and a semiconductor layer 45 is formed on the layer 44. A second insulating layer 6 is formed on the layer 45, and the bus 18 is formed on the layer 46. A three-layered part is interposed between source and gate busses 19 and 18 to reduce the short-circuit accident.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は例えば表示電極としての画素電′優を行列に
配し、その画素電極を薄膜トランジスタの選択駆動によ
り画像をアクティブ表示する液晶表示素子に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a liquid crystal display device in which pixel electrodes serving as display electrodes are arranged in a matrix, and an image is actively displayed by selectively driving the pixel electrodes using thin film transistors. .

〔従来の技術〕[Conventional technology]

従来のこの種の液晶表示素子は例えば第1図に示すよう
にガラスのような透明基板11及び12が近接対向して
設けられ、これら透明基板11゜12の周縁部間にはス
ペーサ13が介在され、これら透明基板11.12間に
液晶14が封入されて液晶セルlOが構成されている。
In a conventional liquid crystal display element of this kind, for example, as shown in FIG. 1, transparent substrates 11 and 12 made of glass are provided close to each other, and a spacer 13 is interposed between the peripheral edges of these transparent substrates 11 and 12. A liquid crystal 14 is sealed between these transparent substrates 11 and 12 to constitute a liquid crystal cell IO.

一方の透明基板11の内面に表示電体15が複数形成さ
れ、これら各表示電極15に隣接してそれぞれスイッチ
ング素子として薄膜トランジスタ16が形成され、その
薄膜トランジスタ16のドレインは表示1原15に接続
されている。これら複数の表示電極15と対向して他方
の透明基板12の内面に透明な共通電極17が形成され
ている。
A plurality of display electrodes 15 are formed on the inner surface of one transparent substrate 11, and a thin film transistor 16 is formed as a switching element adjacent to each display electrode 15, and the drain of the thin film transistor 16 is connected to the display 1 element 15. There is. A transparent common electrode 17 is formed on the inner surface of the other transparent substrate 12, facing the plurality of display electrodes 15.

表示電極15は例えば画素電極であって第2図に示すよ
うに、透明基板11上に正方形の表示電極15が行及び
列に近接配列されておシ、表示電極15の各行配列と近
接し、かつこれに沿ってそれぞれゲートパス18が形成
され、また表示電極15の各列配列と近接してそれに沿
ってソースバス19がそれぞれ形成されている。これら
各ゲートパス18及びソースバス19の各交差点におい
て薄膜トランジスタ16が設けられ、各薄膜トランジス
タ16のダートはダートパス18に接続され、各ソース
はソースバス19にそれぞれ接続され、更に各ドレイン
は表示電極15に接続されて1ハる。
The display electrodes 15 are, for example, pixel electrodes, and as shown in FIG. 2, square display electrodes 15 are arranged close to each other in rows and columns on the transparent substrate 11. Gate paths 18 are formed along these lines, and source buses 19 are formed adjacent to and along each column arrangement of display electrodes 15. A thin film transistor 16 is provided at each intersection of each gate path 18 and source bus 19, a dart of each thin film transistor 16 is connected to the dirt path 18, each source is connected to the source bus 19, and each drain is connected to the display electrode 15. I got 1 hit.

これらf−)パス18とソースバス19との各−つを選
択してそれら間に電圧を印加し、その電圧が印加された
薄膜トランジスタ16のみが導通し、その導通した薄膜
トランジスタ16のドレインに接続された表示電極15
に電荷を蓄積してその表示電極15と共通電極17との
間の液晶14の部分においてのみ電圧を印加し、これに
よってその表示電体15の部分のみを光透明或は光遮断
とすることによって選択的な表示を行う。この表示電極
15に蓄積した電荷を放電させることによって表示を消
去させることができる。
By selecting each of these f-) paths 18 and source buses 19 and applying a voltage between them, only the thin film transistor 16 to which that voltage has been applied becomes conductive, and is connected to the drain of the thin film transistor 16 that has become conductive. Display electrode 15
By accumulating electric charge in the display electrode 15 and applying a voltage only to the part of the liquid crystal 14 between the display electrode 15 and the common electrode 17, and thereby making only the part of the display electrode 15 transparent or light-blocking. Perform selective display. The display can be erased by discharging the charges accumulated in the display electrodes 15.

7膜トランジスタ16は従来においては例えば第3図及
び第4図に示すように構成されていた。
Conventionally, the seven-film transistor 16 has been constructed as shown in FIGS. 3 and 4, for example.

即ち透明基板11上に表示電極15とソースバス19と
がITOのような透明電極材層によって形成され、表示
電極15及びソースバス19の互に平行近接した部分間
にまたがってアモルファスシリコンのような半導体層2
1が形成され、更にその上に窒化シリコンなどのダート
絶縁膜22が形成される。このダート絶縁膜22上にお
いて半導体層21を介して表示電極15及びソースバス
19とそれぞれ一部重なってダート電極23が形成され
る。デート電極23の一端はゲートパス18に接続され
る。このようにしてダート電極23とそれぞれ対向した
表示電極15、ソースバス19はそれぞれドレイン電極
15a、ソース電極19aを構成し、これら電極15a
、19a、半導体層21、ダート絶縁膜22、ダート電
極23によって薄膜トランジスタ16が構成される。デ
ート電極23及びゲートパス18は同時に形成され、例
えばアルミニウムによって構成される。またこの電極1
5a、19a上にそれぞれオーミック接触層25.26
が例えばnプラス層により形成され、半導体層21との
接触抵抗が小とされていた。
That is, a display electrode 15 and a source bus 19 are formed on a transparent substrate 11 using a layer of a transparent electrode material such as ITO, and a layer of a transparent electrode material such as amorphous silicon is formed across the parallel adjacent portions of the display electrode 15 and source bus 19. semiconductor layer 2
1 is formed, and a dirt insulating film 22 made of silicon nitride or the like is further formed thereon. A dirt electrode 23 is formed on the dirt insulating film 22 so as to partially overlap the display electrode 15 and the source bus 19 with the semiconductor layer 21 interposed therebetween. One end of date electrode 23 is connected to gate path 18 . In this way, the display electrode 15 and the source bus 19, which respectively face the dirt electrode 23, constitute a drain electrode 15a and a source electrode 19a, respectively, and these electrodes 15a
, 19a, the semiconductor layer 21, the dirt insulating film 22, and the dirt electrode 23 constitute the thin film transistor 16. The date electrode 23 and the gate path 18 are formed at the same time and are made of aluminum, for example. Also, this electrode 1
Ohmic contact layers 25 and 26 on 5a and 19a, respectively
is formed of, for example, an n-plus layer, and the contact resistance with the semiconductor layer 21 is considered to be small.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来のこの種の液晶表示素子においてその表示面積を広
くし、かつ高い分解能で表示する場合には、表示電極1
5を高密度にする必要があり、またソースバス19の長
さが長くなり、このためソースバス19に対する印加電
圧側と、これより離れた側とでは電圧降下によりソース
バス19上の電圧が異なり、またソースバスの時定数の
増大に伴って信号波形が生じ、これらのため表示面の全
面にわたる−様な輝度が得られず、電源から遠い部分程
輝度が低下する輝度傾斜が生じる。またソースバス19
の長さが長くなることは、それだけパスが断線するおそ
れがあった。更にソースバスの断線を小とし、かつソー
スバスの抵抗値を小とするためソースバスの幅を犬とす
ると、表示素子の表示面全体に対する有効表示面積の率
、いわゆる開口率が減少する。
In a conventional liquid crystal display element of this type, when the display area is widened and the display is performed with high resolution, the display electrode 1
5 needs to be made dense, and the length of the source bus 19 becomes long. Therefore, the voltage on the source bus 19 differs between the voltage applied to the source bus 19 and the side further away due to voltage drop. Furthermore, signal waveforms occur as the time constant of the source bus increases, and as a result, uniform brightness over the entire display surface cannot be obtained, and a brightness gradient occurs in which the brightness decreases in areas farther from the power source. Also source bus 19
The longer the length of the path, the more likely the path will be disconnected. Furthermore, if the width of the source bus is made narrow in order to minimize disconnection of the source bus and to reduce the resistance value of the source bus, the ratio of the effective display area to the entire display surface of the display element, so-called aperture ratio, decreases.

〔問題点を解決するための手段〕[Means for solving problems]

この発明によれば液晶表示素子において、複数の薄膜ト
ランジスタのソースが接続されたソースバスは表示電極
と同質材の透明電極層とその透明電極層よシも抵抗値が
小さい金属層との積層体よりな9、かつその積層体の金
属層は、このソースバスが形成された透明基板側とされ
ている。
According to the present invention, in a liquid crystal display element, the source bus to which the sources of a plurality of thin film transistors are connected is made of a laminate of a transparent electrode layer made of the same material as the display electrode and a metal layer whose resistance value is smaller than that of the transparent electrode layer. 9, and the metal layer of the stack is on the side of the transparent substrate on which the source bus is formed.

このようにしてソースバスの全体としての抵抗値が小さ
く、かつ電圧降下が少なく、また時定数が小さく、駆動
信号の波形が歪まない。更に積層体となっているためそ
れだけ断線故障が発生し難く、かつ抵抗値が小さいため
細くすることができ。
In this way, the overall resistance value of the source bus is small, the voltage drop is small, the time constant is small, and the waveform of the drive signal is not distorted. Furthermore, since it is a laminate, disconnection failures are less likely to occur, and the resistance value is low, so it can be made thinner.

開口率を減少することができる。The aperture ratio can be reduced.

なおソースバスとr−)パスとの交差点は、ソースバス
とゲートパスとの間に三層の炉縁層を介在させることに
よりソース・ぐスとダートバスとの短絡欠陥を小とする
ことができる。
Note that at the intersection of the source bus and the r-) path, short-circuit defects between the source gas and the dirt bus can be reduced by interposing a three-layer furnace layer between the source bus and the gate path.

〔実施例〕〔Example〕

第5図乃至第7図にこの発明による液晶表示素子の要部
を示し、第2図乃至第4図と対応する部分には同一符号
を付しである。
5 to 7 show main parts of a liquid crystal display element according to the present invention, and parts corresponding to those in FIGS. 2 to 4 are given the same reference numerals.

この例ではゲートバス18をr−)電極24上に延長形
成し、ソース電極19aを接続部40でソースバス19
に接続するようにしている。
In this example, the gate bus 18 is formed to extend over the r-) electrode 24, and the source electrode 19a is connected to the source bus 19 at the connecting portion 40.
I am trying to connect to.

この発明によればソースバス19は第6図に示すように
例えばクロムCrのような比較的抵抗筐力しj・さい金
属層41と表示電極15と同一材の、例えばITOの透
明電極材層42との積層体よりなり、その金属層41は
、薄膜トランジスタ16が形成された透明基板11側と
されている。
According to the present invention, as shown in FIG. 6, the source bus 19 includes a relatively resistive metal layer 41 made of, for example, chromium, and a transparent electrode material layer of, for example, ITO, made of the same material as the display electrodes 15. The metal layer 41 is on the side of the transparent substrate 11 on which the thin film transistor 16 is formed.

またこの例ではソースバス19とゲートパス18との交
差部43においてはソースバス19の金属層41上にS
iO2のような第1絶縁層44が形成され、その第1絶
縁層44上にアモルファスシリコンのような半導体層4
5が形成され、更にその上に例えば窒化シリコンSiN
xの第2P縁層46が形成され、その上に例えばアルミ
ニウムでゲートパス18が形成される。つまpr−トパ
ス18とソースバス19との間に第1絶縁層44−半導
体層45−第2絶縁層46の三層が介在されている。
Further, in this example, at the intersection 43 of the source bus 19 and the gate path 18, S
A first insulating layer 44 such as iO2 is formed, and a semiconductor layer 4 such as amorphous silicon is formed on the first insulating layer 44.
5 is formed, and further thereon, for example, silicon nitride SiN
A second P edge layer 46 of x is formed on which a gate path 18 is formed, for example of aluminum. Three layers, a first insulating layer 44 , a semiconductor layer 45 , and a second insulating layer 46 , are interposed between the toe PR-top path 18 and the source bus 19 .

薄膜トランジスタ16の部分はこの例では第6図に示す
ように、その半導体層22と対向して透明基板11側に
遮光層48が形成され、透明基板11側から半導体層2
2へ入射される光が遮光層48で遮断され、半導体層2
2の光導電効果による、薄膜トランジスタ16のオンオ
フ比劣化を小とされている。この遮光層48はクロムな
どの金属層で構成され、遮光層48と表示電極15及び
ケース電極19a間を絶縁するため、遮光層48と半導
体層22、表示電極15、ソース電極19aとの間にS
iO2などの絶縁層49が介在される。
In this example, as shown in FIG. 6, in the thin film transistor 16 part, a light shielding layer 48 is formed on the transparent substrate 11 side facing the semiconductor layer 22, and the semiconductor layer 2 is formed from the transparent substrate 11 side.
The light incident on the semiconductor layer 2 is blocked by the light shielding layer 48.
The deterioration of the on-off ratio of the thin film transistor 16 due to the photoconductive effect of No. 2 is made small. This light shielding layer 48 is made of a metal layer such as chromium, and in order to insulate between the light shielding layer 48 and the display electrode 15 and the case electrode 19a, there is a gap between the light shielding layer 48 and the semiconductor layer 22, the display electrode 15, and the source electrode 19a. S
An insulating layer 49 such as iO2 is interposed.

透明基板11の内面に例えばクロム層が形成され、これ
を・ぐターンエツチングして、ソースバス19の金属層
41と遮光層48とを同時に形成し、その金属層41を
マスクして、S t 02層を形成し、これヲ・クター
ンエッチングして、第1絶縁層44と絶縁層49とを同
時に形成する。更にITOを形成した後パターンエツチ
ングにより表示電極15、ソースバスの透明電極材層4
2を形成し、次にアモルファスシリコンにより半導体層
22及び45を同時に形成する。その後、ケ゛−ト絶縁
膜23と第2絶縁層46とを同時に形成し、更にダート
電極24を形成した後、全体を窒化シリコンなどの保護
層51を形成する。このような製造工程をとることによ
りソースバス19を二層構造とし、かつソースバス19
とゲートパス18との交差部に三層の積層部を介在゛さ
せることが遮光層付きの薄膜トランジスタ16の形成と
同時に得られる。
For example, a chromium layer is formed on the inner surface of the transparent substrate 11, and this is etched in several turns to form the metal layer 41 of the source bus 19 and the light shielding layer 48 at the same time, and the metal layer 41 is masked. A first insulating layer 44 and an insulating layer 49 are formed at the same time by forming a 02 layer and then etching it. Furthermore, after forming ITO, the display electrode 15 and the transparent electrode material layer 4 of the source bus are formed by pattern etching.
2 is formed, and then semiconductor layers 22 and 45 are simultaneously formed of amorphous silicon. Thereafter, the gate insulating film 23 and the second insulating layer 46 are formed simultaneously, and after the dirt electrode 24 is formed, a protective layer 51 of silicon nitride or the like is formed over the entire structure. By adopting such a manufacturing process, the source bus 19 has a two-layer structure, and the source bus 19
It is possible to interpose a three-layer laminated portion at the intersection between the gate path 18 and the gate path 18 at the same time as forming the thin film transistor 16 with a light-shielding layer.

なお表示電極15としては画素電極に限らず、7本の棒
状表示電極を口字状に配したものを選択して数字を表示
する場合などにもこの発明を適用するこ゛とができる。
The display electrode 15 is not limited to a pixel electrode, and the present invention can also be applied to a case where seven bar-shaped display electrodes arranged in a mouth shape are selected to display numbers.

透明電極材層42としてはITOに限らすSnO□でも
よく、また上記各絶縁層としては5i02 、 SiN
xに限らず、ポリイミド、SiO+ Az203その他
の無機物あるいは有機物を用いてもよい。
The transparent electrode material layer 42 is not limited to ITO, but may also be SnO□, and each of the above insulating layers may be 5i02, SiN
In addition to x, polyimide, SiO+Az203, and other inorganic or organic materials may be used.

〔発明の効果〕〔Effect of the invention〕

以上述べたようにこの発明の液晶表示素子はソースバス
が二層構造となっているから、その金属層41と透明電
極材層42との一方にピンホールなどの欠陥が生じても
他方にも同一個所でピンホールなどの欠陥が生じること
は実質的にはあり得す、つまり相互の欠陥、断線が補い
合って欠陥断線力ないソースバスが得られる。
As described above, since the source bus of the liquid crystal display element of the present invention has a two-layer structure, even if a defect such as a pinhole occurs in one of the metal layer 41 and the transparent electrode material layer 42, it will not affect the other. It is virtually possible for defects such as pinholes to occur at the same location; in other words, defects and disconnections compensate for each other, resulting in a source bus free from defects and disconnections.

金属層41の透明電極材層42に対する接続は例えばC
rのITOに対する抵抗は約10分の1であるため、ソ
ースバス19の抵抗直を小さくすることができ、輝度傾
斜が十分小となり、駆動信号波形の歪も小さくなり、更
に、ソースバス19の幅を10μm以下にすることがで
き1画素電極15のピッチ20011mでも70%もの
開口率が得られた。
The connection of the metal layer 41 to the transparent electrode material layer 42 is, for example, C
Since the resistance of r to ITO is about 1/10, the resistance of the source bus 19 can be made small, the brightness gradient is sufficiently small, and the distortion of the drive signal waveform is also small. The width could be reduced to 10 μm or less, and an aperture ratio of 70% could be obtained even with a pitch of 20011 m for one pixel electrode 15.

また前記例のようにソースバスとゲートパスとの間に三
層の積層部を介在させるとソースバスとソースバスとの
短絡事故が少なくなる。
Further, when a three-layer stacked portion is interposed between the source bus and the gate path as in the above example, short-circuit accidents between the source bus and the source bus are reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は液晶セルの一部を示す断面図、第2図は液晶表
示素子の電気的等価回路を示す図、第3図は液晶セルの
一部の平面図、第4図は第3図のAA線断面図、第5図
はこの発明の液晶表示素子の例の一部を示す平面図、第
6図は第5図のBB線断面図、第70は第5図のCC線
断面図である。 代 理  人   草   野       卓オ 1
 図 牙午図 1つソースバス   才 2 図 オ 3 図 図面の浄書(内容に変更なしi 矛 5 肥 図面の浄書(白雲に変更なし) オ 6 図 士 7 図 手続(甫 正 四 (方式) %式% 1、事件の表示   特願昭61−206246  ’
2、発明の名称 液晶表示素子 3、補正をする者  事件との関係   特許出願人星
電器製造株式会社 4、代 理 人   東京都新宿区新宿四丁目2番21
号相模ビル (置  03−350−6456ン7、補
正の内容 (1)  願書に最初に添付した明細書の浄書・別紙の
とおり (内容に変更なし) (2)願書に最初に添付した図面の浄書(第5図。 第6図、第7図)・別紙のとおり(内容に変手続補正書
印釦 (3)同書6頁18行「開口率を減少する」を[開′″
A−4図 才 5 口
Figure 1 is a cross-sectional view of a part of a liquid crystal cell, Figure 2 is a diagram showing an electrical equivalent circuit of a liquid crystal display element, Figure 3 is a plan view of a part of a liquid crystal cell, and Figure 4 is a diagram of a part of a liquid crystal cell. 5 is a plan view showing a part of an example of the liquid crystal display element of the present invention, FIG. 6 is a sectional view taken along the BB line in FIG. 5, and FIG. 70 is a sectional view taken along the CC line in FIG. 5. It is. Agent Takuo Kusano 1
1 source bus for Tugaozu Sai 2 Illustrations 3 Engraving of drawings (no changes to the content) 5 Engraving of Hizu drawings (no changes to Baiyun) Formula% 1, Incident Display Patent Application 1986-206246'
2. Title of the invention: Liquid crystal display element 3. Person making the amendment: Relationship to the case: Patent applicant: Hoshi Denki Manufacturing Co., Ltd. 4, Agent: 2-21 Shinjuku 4-chome, Shinjuku-ku, Tokyo
No. Sagami Building (located at 03-350-6456-7) Contents of the amendment (1) As per the engraving and attached sheet of the specification originally attached to the application (no change in content) (2) Amendment to the drawings originally attached to the application Engraving (Fig. 5, Fig. 6, Fig. 7) / As shown in the attached sheet (Contents changed procedure amendment stamp button (3) ``Reducing the aperture ratio'' on page 6 of the same book, line 18)
A-4 illustration 5 mouths

Claims (1)

【特許請求の範囲】[Claims] (1)第1、第2透明基板が近接対向して液晶が封入さ
れて液晶セルが構成され、その第1透明基板の内面に複
数の透明表示電極が形成され、これら各表示電極にそれ
ぞれドレイン電極が接続されて薄膜トランジスタが第1
透明基板に形成され、これら薄膜トランジスタの複数個
のソース電極はソースバスに接続され、上記薄膜トラン
ジスタの複数個のゲート電極はゲートバスに接続され、
上記第2透明基板の内面に上記表示電極と対向して共通
電極が形成された液晶表示素子において、 上記ソースバスは上記透明表示電極と同一 材の透明電極層と、その透明電極層より抵抗値が小さい
金属層との積層体よりなり、 その積層体は上記金属層が上記第1透明基 板側とされていることを特徴とする液晶表示素子。
(1) A liquid crystal cell is constructed by placing a first and second transparent substrate close to each other and encapsulating a liquid crystal, and a plurality of transparent display electrodes are formed on the inner surface of the first transparent substrate, and each of these display electrodes has a drain. The electrodes are connected and the thin film transistor is connected to the first
formed on a transparent substrate, a plurality of source electrodes of the thin film transistors are connected to a source bus, and a plurality of gate electrodes of the thin film transistors are connected to a gate bus;
In a liquid crystal display element in which a common electrode is formed on the inner surface of the second transparent substrate facing the display electrode, the source bus has a transparent electrode layer made of the same material as the transparent display electrode, and a resistance value of the transparent electrode layer. 1. A liquid crystal display element comprising a laminate including a metal layer having a small diameter, wherein the laminate has the metal layer on the side of the first transparent substrate.
JP61206246A 1986-09-02 1986-09-02 Liquid crystal display element Expired - Lifetime JPH0740103B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61206246A JPH0740103B2 (en) 1986-09-02 1986-09-02 Liquid crystal display element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61206246A JPH0740103B2 (en) 1986-09-02 1986-09-02 Liquid crystal display element

Publications (2)

Publication Number Publication Date
JPS6361228A true JPS6361228A (en) 1988-03-17
JPH0740103B2 JPH0740103B2 (en) 1995-05-01

Family

ID=16520158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61206246A Expired - Lifetime JPH0740103B2 (en) 1986-09-02 1986-09-02 Liquid crystal display element

Country Status (1)

Country Link
JP (1) JPH0740103B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5103330A (en) * 1988-02-16 1992-04-07 Sharp Kabushiki Kaisha Matrix-type liquid-crystal display panel having redundant conductor structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60216377A (en) * 1984-04-11 1985-10-29 ホシデン株式会社 Liquid crystal display
JPS61182U (en) * 1984-06-05 1986-01-06 三洋電機株式会社 display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60216377A (en) * 1984-04-11 1985-10-29 ホシデン株式会社 Liquid crystal display
JPS61182U (en) * 1984-06-05 1986-01-06 三洋電機株式会社 display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5103330A (en) * 1988-02-16 1992-04-07 Sharp Kabushiki Kaisha Matrix-type liquid-crystal display panel having redundant conductor structures

Also Published As

Publication number Publication date
JPH0740103B2 (en) 1995-05-01

Similar Documents

Publication Publication Date Title
KR101216688B1 (en) TFT array panel and liquid crystal display having the same
KR0169385B1 (en) Thin film transistor substrate for liquid crystal and its manufacturing method
JP2963529B2 (en) Active matrix display device
JP2008107849A (en) Liquid crystal display device and its manufacturing method
US6411350B2 (en) Method of manufacturing an electrode substrate resistant to wire breakage for an active matrix display device
JPH0584490B2 (en)
JP4131297B2 (en) Manufacturing method of liquid crystal display device
KR20170042421A (en) Liquid crystal display device and method of manufacturing the same
JP2900662B2 (en) Thin film transistor array
JP2711015B2 (en) Matrix type display device
JPH04335617A (en) Active matrix substrate
JP2000214481A (en) Liquid crystal display device and its production
JP4382181B2 (en) Method for manufacturing thin film transistor array substrate
KR100626600B1 (en) array panel for liquid crystal display and fabricating method of the same
US5270845A (en) Liquid crystal display unit manufacturing method including forming one of two gate line layers of display electrode material
KR100312756B1 (en) Liquid crystal display
JP2661163B2 (en) TFT panel
JP2695424B2 (en) Liquid crystal display
JPS6361228A (en) Liquid crystal display element
JP2002148658A (en) Thin film transistor panel
JPH0527249A (en) Active matrix substrate
JPH05119332A (en) Liquid crystal display device
JP2947299B2 (en) Matrix display device
JP3982730B2 (en) Method for manufacturing thin film transistor array substrate
US5739547A (en) Reflection type display