JPS6360617B2 - - Google Patents

Info

Publication number
JPS6360617B2
JPS6360617B2 JP57023423A JP2342382A JPS6360617B2 JP S6360617 B2 JPS6360617 B2 JP S6360617B2 JP 57023423 A JP57023423 A JP 57023423A JP 2342382 A JP2342382 A JP 2342382A JP S6360617 B2 JPS6360617 B2 JP S6360617B2
Authority
JP
Japan
Prior art keywords
phase
frequency
signal
power
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57023423A
Other languages
Japanese (ja)
Other versions
JPS58141634A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP57023423A priority Critical patent/JPS58141634A/en
Publication of JPS58141634A publication Critical patent/JPS58141634A/en
Publication of JPS6360617B2 publication Critical patent/JPS6360617B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

【発明の詳細な説明】 この発明は直流送電などに用いる電力変換装置
による交流系統の周波数制御方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a frequency control method for an AC system using a power converter used for DC power transmission or the like.

直流送電や周波数変換に用いられる電力変換装
置は第1図に示すように三相サイリスタブリツジ
1が用いられる。三相サイリスタブリツジ1はサ
イリスタU,Z,V,X,W,Yで構成される。
R,S,Tは交流側端子、P,Nは直流端子であ
る。サイリスタU,Z,V,X,W,Yを位相制
御することにより交流電圧を直流電圧に変換し
て、電力を交流側から直流側へ、また直流側から
交流側へ送ることができる。
As a power conversion device used for DC power transmission and frequency conversion, a three-phase thyristor bridge 1 is used as shown in FIG. The three-phase thyristor bridge 1 is composed of thyristors U, Z, V, X, W, and Y.
R, S, and T are AC side terminals, and P and N are DC terminals. By controlling the phase of the thyristors U, Z, V, X, W, and Y, AC voltage can be converted to DC voltage, and power can be sent from the AC side to the DC side and from the DC side to the AC side.

この三相サイリスタブリツジ1の各サイリスタ
の位相制御は交流電圧の周波数に同期して行われ
る。この位相制御によれば、電力の潮流をすばや
く変えることができるため、交流系統の周波数改
善に用いられることがある。
Phase control of each thyristor of this three-phase thyristor bridge 1 is performed in synchronization with the frequency of the alternating current voltage. According to this phase control, the power flow can be changed quickly, so it is sometimes used to improve the frequency of an AC system.

第2図は交流系統の周波数改善のための構成の
一例を示すもので、201,202は交流発電
機、203は交流母線である。交流母線203か
らの交流電圧は変圧器204を介して、三相サイ
リスタブリツジ205により直流電圧に変換さ
れ、交流側の電流を直流側に送り出す。直流に変
換された電流、即ち直流電流は直流リアクトル2
06,207を介して三相サイリスタブリツジ2
08に送られ、交流電流に変換された後変圧器2
09を介して負荷210に供給される。三相サイ
リスタブリツジ205,208は直流電圧Vdが
ほぼ一定になるように制御されており、電力の潮
流は直流電流Idを変えることにより変化させるこ
とができる。211は計器用変圧器であり、交流
電圧Vacを検出する。交流電圧−Vacにより周波
数検出器214は交流母線の周波数Fを検出す
る。また直流電圧検出器212からの直流電圧信
号と、直流電流検出器213からの直流電流信号
により直流電流検出器215は直流電力Pdを検
出する。220は三相サイリスタブリツジを位相
制御する際に用いる直流電流基準Idを算出するア
ナログ制御装置である。216,218は加算
器、217,219はPID演算等を行う演算装置
である。
FIG. 2 shows an example of a configuration for improving the frequency of an AC system, in which 201 and 202 are AC generators, and 203 is an AC bus bar. The AC voltage from the AC bus 203 is converted to DC voltage by the three-phase thyristor bridge 205 via the transformer 204, and the current on the AC side is sent out to the DC side. The current converted to DC, that is, the DC current, is transferred to DC reactor 2.
Three-phase thyristor bridge 2 through 06,207
08, and after being converted into alternating current, transformer 2
09 to the load 210. The three-phase thyristor bridges 205 and 208 are controlled so that the DC voltage Vd is approximately constant, and the power flow can be changed by changing the DC current Id. 211 is a voltage transformer for detecting alternating current voltage Vac. The frequency detector 214 detects the frequency F of the AC bus using the AC voltage -Vac. Further, the DC current detector 215 detects the DC power Pd based on the DC voltage signal from the DC voltage detector 212 and the DC current signal from the DC current detector 213. 220 is an analog control device that calculates a DC current reference Id used when controlling the phase of a three-phase thyristor bridge. 216 and 218 are adders, and 217 and 219 are arithmetic units that perform PID calculations and the like.

第3図は第2図の交流母線203の周波数の変
動を三相サイリスタブリツジ205を位相制御す
ることにより、どのようにおさめるかを説明する
電力−周波数特性図である。第3図では交流母線
203における発電機201,202からの電力
と周波数の特性をG1,G2で表わし、負荷20
1へ供給する電力と周波数の特性をL1,L2で
表わしている。いま第3図で発電機201,20
2がG1の特性で運転されており、負荷210へ
供給する電力がL1の特性上にある場合、規定の
周波数Fref、供給電力Pdpとなるように三相サイ
リスタブリツジ205が位相制御され、A点で運
転が行われる。この時発電機202が発電機を急
に停止したとすると、発電機201からのみの電
力供給となるため、交流母線へ供給する発電機か
らの電力−周波数特性はG2となる。三相サイリ
スタブリツジ205が発電機202の停止によら
ずL1の特性で運転を継続した場合B点で運転が
行われ、周波数がF2まで低下し、発電機201
は運転を継続できなくなる恐れがある。この場
合、負荷の供給する電力特性をL2にすればC点
で運転が行われ、周波数はFrefとなり、発電機2
01は安定に運転を継続できる。すなわち三相サ
イリスタブリツジ205により負荷に供給する電
力をP2にすれば発電機201は安定に運転を継
続できる。
FIG. 3 is a power-frequency characteristic diagram illustrating how the frequency fluctuation of the AC bus 203 in FIG. 2 is suppressed by controlling the phase of the three-phase thyristor bridge 205. In FIG. 3, the power and frequency characteristics from the generators 201 and 202 on the AC bus 203 are represented by G1 and G2, and the load 20
The characteristics of the power and frequency supplied to 1 are represented by L1 and L2. Now in Figure 3, generators 201 and 20
2 is operated with the characteristics of G1, and when the power supplied to the load 210 is on the characteristics of L1, the three-phase thyristor bridge 205 is phase controlled so that the specified frequency Fref and the supplied power Pdp, Driving is carried out at points. If the generator 202 suddenly stops at this time, power will be supplied only from the generator 201, so the power-frequency characteristic from the generator supplied to the AC bus will be G2. If the three-phase thyristor bridge 205 continues to operate with the characteristic of L1 without stopping the generator 202, it will operate at point B, the frequency will drop to F2 , and the generator 201
may become unable to continue driving. In this case, if the power characteristics supplied by the load are set to L2, operation will be performed at point C, the frequency will be Fref, and the generator 2
01 can continue to operate stably. That is, if the power supplied to the load by the three-phase thyristor bridge 205 is set to P2 , the generator 201 can continue to operate stably.

このような交流母線203の周波数を一定に維
持する制御方式を第2図を用いて説明する。交流
母線203から計器用変圧器211を介して得ら
れる三相交流電圧の周波数Fは周波数検出器21
4により検出される。周波数Fはアナログ制御装
置220内の加算器216で交流母線の規準周波
数Frefとの差がとられ、演算装置217で補正さ
れた後電力基準補正信号△Pdpとして加算器21
8に加えられる。また直流電圧検出器212、直
流電流検出器213により検出された直流電圧と
直流電流は直流電力検出器215により直流電力
信号Pdとして加算器218に加えられる。加算
器218では電力基準Pdpから直流電力信号Pd
と直流電力基準補正信号△Pbpを減じた値が得ら
れ、これを演算装置219を介することにより直
流電流基準Idpを得る。このようにして得られた
直流電流基準Idpは交流母線203の周波数が減
少すると増大し、増加すると減少するため、この
直流電流基準Idpを用いて三相サイリスタブリツ
ジ205を位相制御することにより交流母線20
3の周波数を一定にすることができる。
A control method for maintaining the frequency of the AC bus 203 constant will be described with reference to FIG. 2. The frequency F of the three-phase AC voltage obtained from the AC bus 203 via the instrument transformer 211 is detected by the frequency detector 21.
Detected by 4. The difference between the frequency F and the reference frequency Fref of the AC bus is calculated by the adder 216 in the analog control device 220, corrected by the arithmetic device 217, and then sent to the adder 21 as the power reference correction signal ΔPdp.
Added to 8. Further, the DC voltage and DC current detected by the DC voltage detector 212 and the DC current detector 213 are added to the adder 218 by the DC power detector 215 as a DC power signal Pd. The adder 218 converts the DC power signal Pd from the power reference Pdp.
A value obtained by subtracting the DC power reference correction signal ΔPbp is obtained, and this is passed through the arithmetic unit 219 to obtain the DC current reference Idp. The DC current reference Idp obtained in this way increases when the frequency of the AC bus 203 decreases and decreases when it increases, so by controlling the phase of the three-phase thyristor bridge 205 using this DC current reference Idp, the AC Bus line 20
3 can be kept constant.

従来直流送電等に用いる制御装置はアナログ回
路で行われることが多く、周波数検出器214か
らの周波数信号はアナログの電圧値として出力さ
れることが多かつた。しかし、近年マイクロコン
ピユータ等の発達によりデジタル回路で直流送電
等に用いる制御装置を構成することが行われてき
ている。
Conventionally, control devices used for DC power transmission and the like are often implemented using analog circuits, and the frequency signal from the frequency detector 214 is often output as an analog voltage value. However, in recent years, with the development of microcomputers and the like, control devices used for DC power transmission and the like have been configured with digital circuits.

第4図にコンピユータを用いたデジタル位相制
御装置の構成例を示す。図中401は位相検出
器、402はコンピユータ、403はゲートロジ
ツクである。位相検出器401は第1図の電力変
換装置1の交流側端子R,S,Tからの交流電圧
信号 eR, eS, eTを取込み交流側電圧に同期
した位相信号θを取り出す回路であり、特願昭53
−107368号(位相検出器)(特開昭55−34851号公
報)に示すようなフエーズロツククループ回路
(以下PLL回路)が用いられる。コンピユータ4
02は交流系統の周波数信号f、直流電力Pd、
直流電流Id、直流電圧Vd等をフイードバツク量
として取込み、電力変換装置1の直流側へ送出す
る位相制御信号Ecを演算する。ゲートロジツク
403はデジタル位相信号θとデジタル位相制御
信号Ecとから電力変換装置1のサイリスタU,
Z,V,X,W,Yに与える点弧パルスTpの出
力時刻を決定し、点弧パルスTpを出力する。コ
ンピユータ402はフイードバツク量を一定周期
のサンプリング周期毎に読み込み演算を行なつて
いる。ここでフイードバツク量として周波数Fに
着目する。周波数を電圧に変換するF/V変換器
が使用されることが多い。第5図にF/V変換器
を周波数検出器として用いて、周波数信号fをコ
ンピユータ402に取り込む従来例を示す。図中
501はF/V変換器、502はコンピユータ4
02内のアナログ−デジタル変換器(以下A/D
変換器)、503はコンピユータ402内の中央
演算装置(以下CPU)である。交流母線からの
周波数fはF/V変換器501によりアナログ電
圧の周波数信号fに変換され、更にA/D変換器
によりデジタル信号に変換された後CPU503
に周波数FCNTとして取込まれ演算に使用される。
FIG. 4 shows an example of the configuration of a digital phase control device using a computer. In the figure, 401 is a phase detector, 402 is a computer, and 403 is a gate logic. The phase detector 401 is a circuit that takes in AC voltage signals eR , eS , and eT from the AC side terminals R, S, and T of the power converter 1 shown in FIG. 1, and extracts a phase signal θ synchronized with the AC side voltage. Yes, special request 1977
A phase lock loop circuit (hereinafter referred to as a PLL circuit) as shown in No.-107368 (Phase Detector) (Japanese Unexamined Patent Publication No. 55-34851) is used. computer 4
02 is the frequency signal f of the AC system, the DC power Pd,
The DC current Id, DC voltage Vd, etc. are taken in as feedback amounts, and a phase control signal Ec to be sent to the DC side of the power converter 1 is calculated. The gate logic 403 converts the digital phase signal θ and the digital phase control signal Ec into the thyristor U of the power converter 1,
The output time of the ignition pulse Tp given to Z, V, X, W, and Y is determined, and the ignition pulse Tp is output. The computer 402 reads the feedback amount at every fixed sampling period and performs calculations. Here, attention is paid to the frequency F as the amount of feedback. F/V converters are often used to convert frequency to voltage. FIG. 5 shows a conventional example in which a frequency signal f is input into a computer 402 using an F/V converter as a frequency detector. In the figure, 501 is an F/V converter, and 502 is a computer 4.
Analog-to-digital converter (hereinafter referred to as A/D) in 02
503 is a central processing unit (hereinafter referred to as CPU) in the computer 402. The frequency f from the AC bus is converted into an analog voltage frequency signal f by the F/V converter 501, and further converted into a digital signal by the A/D converter, and then sent to the CPU 503.
The frequency is taken in as the frequency F CNT and used for calculations.

しかし上記従来の方式では次のような欠点があ
つた。
However, the conventional method described above has the following drawbacks.

A/D変換器はアナログ量をデジタル量に変
換する際、一般に時間がかかり、これがコンピ
ユータのサンプリング周期を長くする原因とな
り、コンピユータによる演算の精度を悪くす
る。
It generally takes time for an A/D converter to convert an analog quantity into a digital quantity, which causes the sampling period of the computer to become longer, thereby impairing the accuracy of calculations performed by the computer.

コンピユータはサンプリング周期毎にしか周
波数に対する情報が得られないため、大巾な周
波数の変動がコンピユータへの取込み時にのみ
起り、その後は基準周波数であつてもコンピユ
ータは演算値を大巾に変動させるため、周波数
制御を行うことによりかえつて交流系統に外乱
を与える結果となる場合がある。
Since the computer can only obtain frequency information at each sampling period, large frequency fluctuations occur only when the computer inputs the frequency, and after that, the computer causes the calculated value to vary widely even at the reference frequency. , frequency control may instead result in disturbance to the AC system.

本発明は上記したようなコンピユータを用いた
デジタル位相制御装置を用いて周波数制御を行う
場合に起る欠点を改善するためになされたもの
で、交流電源の周波数に同期したパルスを発生す
るPLL回路で構成した位相検出器からのパルス
を一定周期で計数して周波数の検出を行うことに
より、電力変換装置による周波数制御を高精度、
高応答で行う方式を提供しようとするものであ
る。
The present invention was made in order to improve the drawbacks that occur when frequency control is performed using a digital phase control device using a computer as described above, and is a PLL circuit that generates pulses synchronized with the frequency of an AC power source. By counting the pulses from the phase detector configured with a constant cycle and detecting the frequency, the frequency control by the power conversion device can be performed with high precision.
The aim is to provide a method that achieves high response.

以下本発明の一実施例を第6図及び第7図に基
づいて説明する。図中第4図と同一のものには同
一の番号を付してある。
An embodiment of the present invention will be described below with reference to FIGS. 6 and 7. Components in the figure that are the same as those in FIG. 4 are given the same numbers.

第6図において、401は変換器1の交流側電
圧信号 eR, eS, eTを取込み、周波数に同期
した位相同期パルスSPLSを発生する位相検出器
である。位相検出器401は第4図に示す位相検
出器と同じもので、位相検出器からのデジタル位
相信号θの1信号として位相同期パルスSPLSは
取出される。602は位相同期パルスSPLSを計
数する計数器であり、計数の内容を0にするリセ
ツト信号RSTにより計数を繰返す。402は電
力変換装置1の制御を行うコンピユータであり、
第4図に示すコンピユータと同じものである。
In FIG. 6, 401 is a phase detector which takes in AC side voltage signals eR , eS , eT of the converter 1 and generates a phase synchronization pulse SPLS synchronized with the frequency. The phase detector 401 is the same as the phase detector shown in FIG. 4, and the phase synchronization pulse SPLS is extracted as one signal of the digital phase signal θ from the phase detector. A counter 602 counts the phase synchronization pulse SPLS, and repeats counting in response to a reset signal RST that sets the count to 0. 402 is a computer that controls the power conversion device 1;
This is the same computer as shown in FIG.

位相検出器401は交流電圧信号 eR, eS,
eTの周波数の変動に対応して位相同期パルス
SPLSの出力時間間隔を変動させて、位相同期パ
ルスSPLSを出力する。計数器602はコンピユ
ータ402よりリセツト信号RSTが出力された
後、位相同期パルスSPLSの計数を開始する。コ
ンピユータ402は一定周期のサンプリング時刻
毎に制御演算を行い、電力変換装置1を制御する
位相制御信号Ecを出力しているが、たとえば100
回のサンプリング時刻に1回毎に計数器602の
内容を読み込んでから計数器602にリセツト信
号RSTを出力する。
The phase detector 401 receives AC voltage signals eR , eS ,
e Phase synchronization pulse in response to fluctuations in the frequency of T.
Phase synchronization pulse SPLS is output by varying the output time interval of SPLS. After the reset signal RST is output from the computer 402, the counter 602 starts counting the phase synchronization pulses SPLS. The computer 402 performs control calculations at every sampling time of a fixed period and outputs a phase control signal Ec that controls the power converter 1.
After reading the contents of the counter 602 at every sampling time, a reset signal RST is output to the counter 602.

第7図はコンピユータ402がサンプリング時
刻毎に行つているプログラムの内容の概略を示す
フローチヤートである。コンピユータ402はサ
ンプリング時刻毎にサンプリング時刻回数が前回
の100回目から100回に達したかどうかを調べ、
100回に達した場合計数器602の内容FCNTを読
み込み、計数器602へリセツト信号を出力した
後、計数器602の内容FCNTと交流系統の規準の
周波数に相当する値FNRMとの差により、電力変換
装置1の直流電流規準値Idpを補正することによ
り周波数制御を行う。サンプリング時刻の回数が
100回に達しない場合には、前回の直流電流規準
Idpにより位相制御信号Ecを演算して出力し、今
回のサンプリング時刻のプログラムを終る。
FIG. 7 is a flowchart outlining the contents of the program that the computer 402 executes at each sampling time. The computer 402 checks at each sampling time whether the number of sampling times has reached 100 from the previous 100th time,
When the count reaches 100 times, read the content F CNT of the counter 602 and output a reset signal to the counter 602, then check the difference between the content F CNT of the counter 602 and the value F NRM corresponding to the standard frequency of the AC system. Accordingly, frequency control is performed by correcting the DC current reference value Idp of the power converter 1. The number of sampling times is
If it does not reach 100 times, the previous DC current standard
The phase control signal Ec is calculated and outputted using Idp, and the program for the current sampling time ends.

以上のように周波数検出を行うことにより、
F/V変換器とA/D変換器を用いる従来例より
も周波数検出が短時間に行え、また周波数の変動
を一定時間の平均値としてとらえるため、第3図
で示したような周波数制御を迅速かつ高精度で行
える。
By performing frequency detection as described above,
Frequency detection can be performed in a shorter time than the conventional method using an F/V converter and an A/D converter, and frequency fluctuations can be taken as an average value over a certain period of time, so frequency control as shown in Figure 3 is used. It can be done quickly and with high precision.

なお第6図においてはデジタル位相制御装置4
00内の位相検出器401からの位相同期信号を
用いて周波数制御を行うように構成しているが、
位相検出器401と同等の機能のPLL回路をデ
ジタル位相制御装置内に別途設けて、位相同期パ
ルスSPLSを発生させることも可能である。
In addition, in FIG. 6, the digital phase control device 4
Although it is configured to perform frequency control using the phase synchronization signal from the phase detector 401 in 00,
It is also possible to separately provide a PLL circuit with the same function as the phase detector 401 in the digital phase control device to generate the phase synchronization pulse SPLS.

上述のように本発明は、直流送電系統に接続さ
れる交流系統の交流電圧の周波数に同期した位相
同期信号を所定周期毎に計測した出力を予め定め
られた周期毎に読込み、前記直流送電系統の交流
側電力変換器を制御するための位相制御信号を形
成するようにしたため、応答の速い高精度の周波
数制御が行える効果がある。
As described above, the present invention reads, at predetermined intervals, the output of a phase-synchronized signal synchronized with the frequency of the AC voltage of an AC system connected to a DC transmission system, and reads the output at a predetermined period. Since the phase control signal for controlling the AC side power converter is formed, there is an effect that highly accurate frequency control with quick response can be performed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は三相サイリスタブリツジの回路図、第
2図は交流系統の周波数改善のための構成の一例
を示すブロツク図、第3図は電力−周波数特性
図、第4図はデジタル位相制御装置の概略構成を
示すブロツク図、第5図はコンピユータによる周
波数検出の従来例を示すブロツク図、第6図は本
発明による周波数制御方式の説明図、第7図はフ
ローチヤートである。 400……位相制御装置、401……位相検出
器、402……コンピユータ、403……ゲート
ロジツク、600……計数器。
Figure 1 is a circuit diagram of a three-phase thyristor bridge, Figure 2 is a block diagram showing an example of a configuration for improving the frequency of an AC system, Figure 3 is a power-frequency characteristic diagram, and Figure 4 is a digital phase control diagram. FIG. 5 is a block diagram showing a conventional example of frequency detection by a computer, FIG. 6 is an explanatory diagram of the frequency control method according to the present invention, and FIG. 7 is a flowchart. 400... Phase control device, 401... Phase detector, 402... Computer, 403... Gate logic, 600... Counter.

Claims (1)

【特許請求の範囲】 1 フエーズロツクループ回路で構成され、直流
送電系統に接続される交流系統の交流電圧の信号
が与えられてこの交流電圧の周波数に同期した位
相同期信号を発生する位相検出器と、 前記位相検出器からの位相同期信号を所定周期
毎に計測する計測回路と、 この計測回路の出力を予め定められた周期毎に
読込み、前記直流送電系統の電力変換装置を制御
するための位相制御信号を形成するコンピユータ
とをそなえ、 前記位相制御信号を前記電力変換装置に与えて
周波数制御を行うようにした電力変換器の制御装
置。 2 特許請求の範囲第1項の装置において、 前記位相検出器は前記交流電圧に同期したパル
スを発生し、前記計測回路はこのパルスを所定周
期毎に計数し、前記コンピユータは予め定められ
たサンプリング時刻毎に前記計測回路の計数出力
を読取り、前記計測回路にリセツト信号を与え、
かつ前記電力変換装置に与えるべき位相制御信号
を形成するようにした電力変換器の制御装置。
[Scope of Claims] 1. A phase detection system that is configured with a phase lock loop circuit and generates a phase synchronization signal that is synchronized with the frequency of the AC voltage given an AC voltage signal of an AC system connected to a DC transmission system. a measuring circuit that measures the phase synchronization signal from the phase detector at predetermined intervals; and a measuring circuit for reading the output of the measuring circuit at predetermined intervals to control the power converter of the DC power transmission system. A control device for a power converter, comprising: a computer that forms a phase control signal, and provides the phase control signal to the power converter to perform frequency control. 2. In the device according to claim 1, the phase detector generates pulses synchronized with the alternating current voltage, the measuring circuit counts the pulses at predetermined intervals, and the computer performs predetermined sampling. reading the counting output of the measuring circuit at each time and giving a reset signal to the measuring circuit;
and a control device for a power converter, which forms a phase control signal to be given to the power converter.
JP57023423A 1982-02-16 1982-02-16 Frequency control system by power converter Granted JPS58141634A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57023423A JPS58141634A (en) 1982-02-16 1982-02-16 Frequency control system by power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57023423A JPS58141634A (en) 1982-02-16 1982-02-16 Frequency control system by power converter

Publications (2)

Publication Number Publication Date
JPS58141634A JPS58141634A (en) 1983-08-23
JPS6360617B2 true JPS6360617B2 (en) 1988-11-25

Family

ID=12110085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57023423A Granted JPS58141634A (en) 1982-02-16 1982-02-16 Frequency control system by power converter

Country Status (1)

Country Link
JP (1) JPS58141634A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0542568A (en) * 1991-08-12 1993-02-23 Japan Steel Works Ltd:The Back-flow preventing apparatus for injection molding machine

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942401A (en) * 1989-02-24 1990-07-17 John Fluke Mfg. Co., Inc. Analog to digital conversion with charge balanced voltage to frequency converter having polarity responsive offset

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0542568A (en) * 1991-08-12 1993-02-23 Japan Steel Works Ltd:The Back-flow preventing apparatus for injection molding machine

Also Published As

Publication number Publication date
JPS58141634A (en) 1983-08-23

Similar Documents

Publication Publication Date Title
US4556842A (en) Tracking filter for sensing DC content in an AC waveform
EP0322518A1 (en) Digital protective relay
US4446414A (en) Terminal voltage limit regulator for a load commutated inverter
JPH085679A (en) Method and apparatus for detecting frequency and power system stabilization system
JPS6360617B2 (en)
JP2001112262A (en) Power source with power converter and method for controlling the same
US4337509A (en) Method and apparatus for controlling firing phases of thyristors
JPH11271366A (en) Apparatus for detecting voltage drop
JPH01153969A (en) Abnormality detecting device for repetitive waveform
US5652532A (en) Frequency difference detection apparatus
JP2725486B2 (en) Pointer processing circuit
US4282570A (en) Method and apparatus for controlling an output current of a controlled rectifier
JPH0456536B2 (en)
JP2723614B2 (en) Free running frequency control method of digitally controlled phase locked oscillator
JPS61183722A (en) Load voltage control device
JPH08171992A (en) Method and device for controlling power of halogen lamp
JPS6059830B2 (en) Conversion signal synchronizer
JPH0690529A (en) Controller of reactive power compensating device
JPS6347672A (en) Average value detector
JPH05181549A (en) Phase difference detecting method
JPH0345116A (en) Protective relay
JPH0226240Y2 (en)
JP3252625B2 (en) On delay time compensation method for PWM inverter
JPH0243201B2 (en)
JP3525716B2 (en) Control device for rectifying circuit and computer-readable recording medium storing program for controlling rectifying circuit