JPS6357873B2 - - Google Patents

Info

Publication number
JPS6357873B2
JPS6357873B2 JP57216855A JP21685582A JPS6357873B2 JP S6357873 B2 JPS6357873 B2 JP S6357873B2 JP 57216855 A JP57216855 A JP 57216855A JP 21685582 A JP21685582 A JP 21685582A JP S6357873 B2 JPS6357873 B2 JP S6357873B2
Authority
JP
Japan
Prior art keywords
signal
dropout
level
mono multivibrator
fmrf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57216855A
Other languages
Japanese (ja)
Other versions
JPS59107403A (en
Inventor
Tsutomu Fukui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pentax Corp
Original Assignee
Asahi Kogaku Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kogaku Kogyo Co Ltd filed Critical Asahi Kogaku Kogyo Co Ltd
Priority to JP57216855A priority Critical patent/JPS59107403A/en
Publication of JPS59107403A publication Critical patent/JPS59107403A/en
Publication of JPS6357873B2 publication Critical patent/JPS6357873B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1803Error detection or correction; Testing, e.g. of drop-outs by redundancy in data representation

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Optical Recording Or Reproduction (AREA)

Description

【発明の詳細な説明】 本発明は、記録情報再生装置のドロツプアウト
検出回路の改良に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in a dropout detection circuit for a recorded information reproducing apparatus.

記録情報再生装置には、ビデオテープ、ビデオ
デイスク等の情報記録媒体にFM変調方式によつ
て記録されている記録信号を、FMRF信号とし
て再生するものがある。このFMRF信号には、
情報記録媒体の表面のキズ、情報記録媒体に附着
しているゴミ等の各種の原因によつて信号の欠落
というドロツプアウトが生じる。このドロツプア
ウトはさけきれないものであつて、これを前提と
して記録情報再生装置には、このドロツプアウト
を検出するためのドロツプアウト検出回路が組込
まれている。
Some recorded information reproducing apparatuses reproduce a recorded signal recorded on an information recording medium such as a video tape or a video disc using an FM modulation method as an FMRF signal. This FMRF signal includes
Dropouts, or signal loss, occur due to various causes such as scratches on the surface of the information recording medium and dust adhering to the information recording medium. This dropout is unavoidable, and on this premise, the recorded information reproducing apparatus is equipped with a dropout detection circuit for detecting this dropout.

従来のドロツプアウト検出回路の一例を、第1
図、第2図を参照しつつ説明すると、1はコンパ
レータ、2はリトリガブルモノマルチバイブレー
タであつて、FMRF信号は、カツプリングコン
デンサ3を介して直流分を除去され、コンパレー
タ1のプラス入力端子に入力されるようになつて
いる。コンパレータ1のプラス入力端子には、ス
レツシユホールド電圧Eが印加されており、その
マイナス入力端子は接地されて、コンパレータ1
は、FMRF信号の出力レベルとスレツシユホー
ルド電圧Eの基準レベルE′とを第2図のaに示す
ように比較し、第2図のbに示す矩形波をリトリ
ガブルモノマルチバイブレータ2に向かつて出力
するものである。ここで、第2図のaは、コンパ
レータ1に入力されるFMRF信号の波形を示し、
第2図のbは、コンパレータ1から出力される比
較信号としての矩形波を示し、第2図のcは、リ
トリガブルモノマルチバイブレータ2から出力さ
れるドロツプアウト検出信号の出力波形を示すも
のである。
An example of a conventional dropout detection circuit is shown in the first example.
2, 1 is a comparator, 2 is a retriggerable mono multivibrator, and the FMRF signal has its DC component removed via a coupling capacitor 3, and the positive input of comparator 1 It is configured to be input to the terminal. A threshold voltage E is applied to the positive input terminal of comparator 1, and its negative input terminal is grounded.
The output level of the FMRF signal and the reference level E' of the threshold voltage E are compared as shown in a of FIG. 2, and the rectangular wave shown in b of FIG. This is what is output to the destination. Here, a in FIG. 2 shows the waveform of the FMRF signal input to the comparator 1,
2b shows a rectangular wave as a comparison signal output from the comparator 1, and c in FIG. 2 shows the output waveform of the dropout detection signal output from the retriggerable mono multivibrator 2. be.

FMRF信号は、ドロツプアウトが生じていな
い場合には、平均周期で規則正しくコンパレータ
1に入力されるものであり、これに対応して、コ
ンパレータ1は、平均周期で規則正しく矩形波を
出力する。リトリガブルモノマルチバイブレータ
2は、比較信号のハイレベルからローレベルへの
立ち下がりによつてトリガーされるようになつて
おり、その出力パルス幅は、ここではFMRF信
号の平均周期の約1.5倍に設定されている。そこ
で、第2図のaに符号Aで示すようなドロツプア
ウトがFMRF信号に生じていると、比較信号と
しての矩形波が第2図のbに示すように、リトリ
ガブルモノマルチバイブレータ2の出力パルス幅
よりも長い期間においてハイレベルを維持するた
め、ドロツプアウトAが生ずる直前の比較信号の
ハイレベルからローレベルへの立ち下がりによつ
てトリガーされてその設定された出力パルス幅だ
けハイレベルを維持した後にはローレベルになる
こととなる。ここで、第3図のcの符号Bは、ド
ロツプアウトAの開始時点からの遅延時間を示し
ている。その後、ドロツプアウトAが消失する
と、その消失直後の比較信号のハイレベルからロ
ーレベルへの立ち下がりによつて、リトリガブル
モノマルチバイブレータ2は、トリガーされ、ロ
ーレベルからハイレベルとなり、これを持続する
こととなる。ドロツプアウトAに対応して、リト
リガプルモノマルチバイブレータ2は、ハイレベ
ルからローレベルになることから、これをドロツ
プアウト検出信号として利用できることとなる。
If no dropout occurs, the FMRF signal is input to the comparator 1 regularly with an average period, and correspondingly, the comparator 1 outputs a square wave regularly with an average period. The retriggerable mono multivibrator 2 is triggered by the fall of the comparison signal from high level to low level, and its output pulse width is approximately 1.5 times the average period of the FMRF signal. is set to . Therefore, if a dropout as shown by the symbol A in Figure 2a occurs in the FMRF signal, the rectangular wave as a comparison signal will be output from the retriggerable mono multivibrator 2 as shown in Figure 2B. In order to maintain a high level for a period longer than the pulse width, it is triggered by the fall of the comparison signal from high level to low level just before dropout A occurs, and maintains a high level for the set output pulse width. After that, it becomes low level. Here, the symbol B in c in FIG. 3 indicates the delay time from the start point of dropout A. After that, when dropout A disappears, the retriggerable mono multivibrator 2 is triggered by the fall of the comparison signal from high level to low level immediately after its disappearance, and goes from low level to high level, and maintains this level. I will do it. Corresponding to dropout A, the retriggerable mono multivibrator 2 changes from high level to low level, so this can be used as a dropout detection signal.

ところで、この従来のドロツプアウト検出回路
は下記に記す不都合がある。
However, this conventional dropout detection circuit has the following disadvantages.

従来のドロツプアウト検出回路は、第3図のa
に付号Cで示すようなドロツプアウトが生じてい
る場合に、零点レベルZ近傍において生じるノイ
ズによつて実際はドロツプアウトCが生じている
にもかかわらずドロツプアウトなしと判断するよ
うな不具合をさけるために、零点レベルZよりも
基準レベルをE′だけ高く設定しているが、第3図
のbに示すような基準レベルE′の近傍でのドロツ
プアウトD、第3図のdに示すようなドロツプア
ウトFは正確に検出されず、第3図のcに示すよ
うなドロツプアウトGのみが正確に検出されて、
ドロツプアウトの態様によつては、正確にドロツ
プアウトの検出を行ない難いという不都合があ
る。とくに、第3図のdで示すように、ドロツプ
アウト区間が零点レベルZをまたがつている場合
には、ドロツプアウトFのうちのF′の部分は検出
可能であるが、残余の部分は不可能である。
The conventional dropout detection circuit is a
In order to avoid a problem where, when a dropout as shown by the symbol C occurs, it is determined that there is no dropout even though dropout C has actually occurred due to noise generated near the zero point level Z. Although the reference level is set higher than the zero point level Z by E', the dropout D near the reference level E' as shown in Fig. 3b and the dropout F as shown in Fig. 3d are It is not detected accurately, and only the dropout G as shown in c in Fig. 3 is accurately detected.
Depending on the form of the dropout, it may be difficult to accurately detect the dropout. In particular, as shown by d in Figure 3, when the dropout section straddles the zero point level Z, part F' of the dropout F can be detected, but the remaining part cannot. be.

本発明は、上記従来技術の有する欠点に鑑みて
なされたもので、その目的とするところは、ドロ
ツプアウトの検出精度の向上を図ることができる
ドロツプアウト検出回路を提供することにある。
The present invention has been made in view of the drawbacks of the prior art described above, and an object of the present invention is to provide a dropout detection circuit that can improve dropout detection accuracy.

以下に本発明の構成を図面を参照しつつ説明す
る。
The configuration of the present invention will be explained below with reference to the drawings.

第4図は、本発明に係るドロツプアウト検出回
路の回路図を示し、第5図はそのタイミングチヤ
ート図を示すもので、この図において、4はウイ
ンドケコンパレータである。このウインドコンパ
レータ4は、コンパレータ5とコンパレータ6を
有している。コンパレータ5のプラス入力端子と
コンパレータ6のマイナス入力端子とには、直流
分除去用のカツプリングコンデンサC1を介して
FMRF信号が入力されるようになつている。こ
のFMRF信号は、抵抗器R1によつてその中心バ
イアスが零点レベルZとされ、コンパレータ5の
マイナス入力端子とコンパレータ6のプラス入力
端子とには、零点レベルZを境にしてスレツシユ
ホールド電圧Eとスレツシユホールド電圧−Eと
が印加されるようになつている。抵抗器R2と抵
抗器R3と可変抵抗器VR1とは、このスレツシユ
ホールド電圧を設定するための分圧回路を構成す
るもので、その基準レベル±E′は、可変抵抗器
VR1を調節することにより所定の範囲内で変えう
るようにされている。ここでは、FMRF信号の
出力レベルは、ウインドコンパレータ4の前段に
設けられているオートゲインコントロール回路
(図示を略す。)によつて、そのピークツーピーク
値が一定に保たれるようになつている。コンパレ
ータ5は、FMRF信号の出力レベルが、第5図
のaに示すように基準レベルE′よりも大きなとき
にはH信号を出力し、かつ、基準レベルE′よりも
小さいときにはL信号を出力するものであり、コ
ンパレータ6は、FMRF信号の出力レベルが、
第5図のaに示すように基準レベルーE′よりも小
さいときにはH信号を出力し、かつ、基準レベル
ーE′よりも大きいときにはL信号を出力するもの
である。
FIG. 4 shows a circuit diagram of a dropout detection circuit according to the present invention, and FIG. 5 shows a timing chart thereof. In this figure, 4 is a Windke comparator. This window comparator 4 has a comparator 5 and a comparator 6. The positive input terminal of comparator 5 and the negative input terminal of comparator 6 are connected via a coupling capacitor C1 for DC component removal.
FMRF signal is now input. The center bias of this FMRF signal is set to the zero point level Z by the resistor R1 , and the negative input terminal of the comparator 5 and the positive input terminal of the comparator 6 have a threshold voltage at the zero point level Z as a border. E and a threshold voltage -E are applied. Resistor R 2 , resistor R 3 , and variable resistor VR 1 constitute a voltage divider circuit for setting this threshold voltage, and its reference level ±E′ is
By adjusting VR 1 , it can be changed within a predetermined range. Here, the output level of the FMRF signal is kept at a constant peak-to-peak value by an auto gain control circuit (not shown) provided before the window comparator 4. . The comparator 5 outputs an H signal when the output level of the FMRF signal is higher than the reference level E' as shown in a in FIG. 5, and outputs an L signal when it is lower than the reference level E'. The comparator 6 determines that the output level of the FMRF signal is
As shown in FIG. 5a, an H signal is output when the level is lower than the reference level -E', and an L signal is output when the level is higher than the reference level -E'.

コンパレータ5,6の出力信号は、インバータ
素子7,8に入力されるようになつており、ここ
で、コンパレータ5,6の出力信号は反転される
ようになつている。第5図において、bはコンパ
レータ5の反転出力信号、cはコンパレータ6の
反転出力信号を示すものである。この反転出力信
号は、R−Sフリツプフロツプ回路9に入力され
ている。このR−Sフリツプフロツプ回路9は、
ナンド回路10とナンド回路11とを有してお
り、反転出力信号bのハイレベルからローレベル
への立ち下がりでセツトされ、反転出力信号cの
ハイレベルからローレベルの立ち下がりでリセツ
トされて、第5図のdに示す矩形信号を出力する
ようになつている。この第5図のdに示す矩形信
号は、リトリガブルモノマルチバイブレータ12
のA端子に入力されるようになつている。このリ
トリガブルモノマルチバイブレータ12は、第5
図のdに示す矩形信号のハイレベルからローレベ
ルへの立ち下がりによつてトリガーされるもの
で、抵抗器R4とコンデンサC2とは、その出力パ
ルス幅を設定する機能を有しており、ここでは、
その出力パルス幅は、FMRF信号の平均周期の
約1.3倍に設定されており、リトリガブルモノマ
ルチバイブレータ12は、トリガーされてハイレ
ベルとなつてからこの出力パルス幅の時間内でト
リガーされないときにはローレベルとなるもので
ある。この出力パルス幅は、入力されるFMRF
信号の平均周期の2倍以下に設定する。
The output signals of the comparators 5 and 6 are input to inverter elements 7 and 8, where the output signals of the comparators 5 and 6 are inverted. In FIG. 5, b indicates the inverted output signal of the comparator 5, and c indicates the inverted output signal of the comparator 6. This inverted output signal is input to the R-S flip-flop circuit 9. This R-S flip-flop circuit 9 is
It has a NAND circuit 10 and a NAND circuit 11, and is set when the inverted output signal b falls from a high level to a low level, and is reset when the inverted output signal c falls from a high level to a low level. A rectangular signal shown in d in FIG. 5 is output. This rectangular signal shown in d of FIG.
It is designed to be input to the A terminal of. This retriggerable mono multivibrator 12 has a fifth
It is triggered by the falling of the rectangular signal from high level to low level as shown in d in the figure.Resistor R4 and capacitor C2 have the function of setting the output pulse width. ,here,
The output pulse width is set to approximately 1.3 times the average period of the FMRF signal, and when the retriggerable mono multivibrator 12 is not triggered within the time of this output pulse width after being triggered and reaching a high level, the retriggerable mono multivibrator 12 This is a low level. This output pulse width is equal to the input FMRF
Set to less than twice the average period of the signal.

第5図のeは、このリトリガブルモノマルチバ
イブレータ12のQ端子から出力されるドロツプ
アウト検出信号としての出力信号の波形を示すも
ので、このQ端子からの出力信号は、抵抗器R6
とダイオードD1とコンデンサC4とから構成され
た遅延回路13を介して、論理回路を構成するナ
ンドゲート14の一入力端子に入力されている。
この遅延回路13は後述するモノマルチバイブレ
ータからの出力信号とリトリガブルモノマルチバ
イブレータ12の出力信号とがナンドゲート14
に入力されたときにヒゲパルスが発生しないよう
にするためのものである。リトリガブルモノマル
チバイブレータ12の端子の出力信号は、第5
図のeに示す出力信号が反転されたものであり、
この第5図のfに示す信号の反転信号は、モノマ
ルチバイブレータ15のA端子に入力されるよう
になつており、第5図のeに示す出力信号のロー
レベルからハイレベルへの立ち上がりによつてト
リガーされるものとされ、コンデンサC3と抵抗
器R5とによつてその出力パルス幅が設定される
もので、その間このモノマルチバイブレータ15
は、Hレベルとなるものである。第5図のfは、
このモノマルチバイブレータ15の端子から出
力される出力信号の波形を示すもので、この第5
図のfに示す出力信号は、ナンドゲート14の他
入力端子に入力されるようになつている。ナンド
ゲート14は、第5図のeに示す出力信号がハイ
レベルにあるときであつて、かつ、第5図のfに
示す出力信号がローレベルにあるときにハイレベ
ルとなり、第5図のgに示す出力信号を完全なド
ロツプアウト検出信号として出力するものであ
る。なお、第4図中、Vccは電源電圧を示す。
5e shows the waveform of the output signal as a dropout detection signal output from the Q terminal of this retriggerable mono multivibrator 12, and the output signal from this Q terminal is connected to the resistor R6.
The signal is input to one input terminal of a NAND gate 14 constituting a logic circuit via a delay circuit 13 composed of a diode D 1 and a capacitor C 4 .
This delay circuit 13 connects an output signal from a mono multivibrator (described later) and an output signal from a retriggerable mono multivibrator 12 to a NAND gate 14.
This is to prevent whisker pulses from occurring when input to The output signal of the terminal of the retriggerable mono multivibrator 12 is the fifth
The output signal shown in e of the figure is inverted,
The inverted signal of the signal shown at f in FIG. 5 is input to the A terminal of the mono multivibrator 15, and is applied to the rise of the output signal shown at e in FIG. 5 from the low level to the high level. The output pulse width is set by the capacitor C3 and the resistor R5 , during which the monomultivibrator 15
is at H level. f in Figure 5 is
This shows the waveform of the output signal output from the terminal of this mono multivibrator 15, and this fifth
The output signal shown at f in the figure is input to another input terminal of the NAND gate 14. The NAND gate 14 becomes high level when the output signal shown in e of FIG. 5 is at high level and the output signal shown in f of FIG. 5 is at low level. The output signal shown in is output as a complete dropout detection signal. Note that in FIG. 4, Vcc indicates the power supply voltage.

このドロツプアウト検出回路の作用を次に説明
する。
The operation of this dropout detection circuit will be explained next.

(イ) 第5図のaのFMRF信号に符号Hで示すよ
うに、基準レベルE′近傍でドロツプアウトが生
じている場合。
(b) When a dropout occurs near the reference level E', as shown by the symbol H in the FMRF signal in Figure 5a.

コンパレータ6の反転出力信号は、第5図の
cに示すように所定時間ハイレベルを持続する
こととなるから、R−Sフリツプフロツプ回路
9の出力信号は、第5図のdに示すように、ハ
イレベルを持続することとなり、ナンドゲート
14の出力信号は、第5図のgに示すようにハ
イレベルを持続することとなつて、ドロツプア
ウトが検出されることとなる。
Since the inverted output signal of the comparator 6 remains at a high level for a predetermined period of time as shown in FIG. 5c, the output signal of the R-S flip-flop circuit 9 is as shown in FIG. As a result, the output signal of the NAND gate 14 remains at a high level as shown in g in FIG. 5, and dropout is detected.

(ロ) 第5図のaのFMRF信号に符号Iで示すよ
うに、基準レベル−E′近傍でドロツプアウトが
生じている場合。
(b) When a dropout occurs near the reference level -E', as shown by symbol I in the FMRF signal of a in FIG. 5.

この場合には、コンパレータ5の反転出力信
号は、第5図のbで示すように所定時間ハイレ
ベルを持続することとなるから、R−Sフリツ
プフロツプ回路9の出力信号は、第5図のdに
示すようにローレベルを持続することとなりナ
ンドゲート14の出力信号は、第5図のeに示
す出力信号がハイレベルであつてかつ第5図の
fに示す出力信号がハイレベルのときのみロー
レベルとなつて、その後ハイレベルとなり、第
5図のaに符号Iで示すようなドロツプアウト
が検出されることとなる。
In this case, the inverted output signal of the comparator 5 will maintain a high level for a predetermined period of time as shown in b in FIG. As shown in FIG. 5, the output signal of the NAND gate 14 remains low level only when the output signal shown in e of FIG. 5 is at a high level and the output signal shown in f of FIG. 5 is at a high level. level, and then becomes a high level, and a dropout as shown by reference numeral I in a of FIG. 5 is detected.

(ハ) 第5図のaのFMRF信号に符号Jで示すよ
うに、零点レベルZの近傍でドロツプアウトが
生じている場合。
(C) A case where dropout occurs in the vicinity of the zero point level Z, as shown by the symbol J in the FMRF signal in FIG. 5a.

この場合には、コンパレータ5の反転出力信
号は、第5図のbで示すように所定時間ハイレ
ベルを持続し、かつ、コンパレータ6の反転出
力信号も第5図のcで示すように所定時間ハイ
レベルを持続することとなるが、R−Sフリツ
プフロツプ回路9は、反転出力信号bのハイレ
ベルからローレベルへの立ち下がりでセツトさ
れ、反転出力信号cのハイレベルからローレベ
ルへの立ち下がりでリセツトされるものである
から、第5図のdに符号J′で示すように、ロー
レベルを持続することとなり、ナンドゲート1
4の出力信号は、第5図のeに示す出力信号が
ハイレベルであつてかつ第5図のfに示す出力
信号がハイレベルのときのみローレベルとなる
論理状態を得るものであり、その後ハイレベル
となり、第5図のaに符号Jで示すドロツプア
ウトが検出されることとなる。
In this case, the inverted output signal of the comparator 5 remains at a high level for a predetermined period of time as shown in b in FIG. Although the high level is maintained, the R-S flip-flop circuit 9 is set when the inverted output signal b falls from high level to low level, and when the inverted output signal c falls from high level to low level. Since it is reset at
The output signal No. 4 obtains a logic state in which it becomes a low level only when the output signal shown in e of FIG. 5 is at a high level and the output signal shown in f of FIG. 5 is at a high level. The level becomes high, and a dropout indicated by the symbol J in a of FIG. 5 is detected.

(ニ) 第5図のaのFMRF信号に符号Kで示すよ
うに、基準レベルE′近傍から零点レベルZを横
切つて基準レベル−E′近傍にまたがつてドロツ
プアウトが生じている場合。
(D) As shown by the symbol K in the FMRF signal of a in FIG. 5, a dropout occurs from near the reference level E', across the zero point level Z, to near the reference level -E'.

この場合には、コンパレータ6の反転出力信
号は、区間K′の間でハイレベルを持続し、コ
ンパレータ5の反転出力信号は、区間K″の間
でハイレベルを持続することとなり、第5図の
dに示すように、R−Sフリツプフロツプ回路
9は、このドロツプアウトKの期間中に、ハイ
レベルからローレベルとなり、リトリガブルモ
ノマルチバイブレータ12は、R−Sフリツプ
フロツプ回路9のハイレベルからローレベルへ
の立ち下がりによつてセツトされて、このドロ
ツプアウトKの期間中に、第5図のeに示すよ
うに、ローレベルからハイレベルとなるが、ナ
ンドゲート14は、第5図のeに示す出力信号
がハイレベルであつて、かつ第5図のfに示す
出力信号がハイレベルのときにのみローレベル
となるものであるから、ドロツプアウトKの期
間中、ナンドゲート14はハイレベルを持続す
ることとなつて、ドロツプアウトKを正確に検
出できることとなる。
In this case, the inverted output signal of the comparator 6 maintains a high level during the interval K', and the inverted output signal of the comparator 5 maintains a high level during the interval K'', as shown in FIG. d, the R-S flip-flop circuit 9 changes from a high level to a low level during this dropout period, and the retriggerable mono multivibrator 12 changes from a high level of the R-S flip-flop circuit 9 to a low level. During this dropout K period, the NAND gate 14 goes from a low level to a high level as shown in FIG. 5e. Since the output signal is at a high level and becomes a low level only when the output signal shown at f in FIG. 5 is at a high level, the NAND gate 14 remains at a high level during the dropout period K. As a result, dropout K can be detected accurately.

ここでは、このドロツプアウト検出信号は、
FMRF信号のドロツプアウトが始まつてから、
このFMRF信号の約1周期遅れて出力され、
所定時間経過後に終了するようにされており、
FMRF信号のドロツプアウト生起時点に対し
てドロツプアウト検出信号が遅延するものとさ
れているが、このFMRF信号をビデオ信号と
して復調する過程において遅延が生ずるので、
このFMRF信号のドロツプアウト生起時点と
ドロツプアウト検出信号の開始時点とを一致さ
せることができる。
Here, this dropout detection signal is
After the FMRF signal dropout begins,
This FMRF signal is output with a delay of about one cycle,
It is configured to end after a predetermined amount of time has elapsed.
It is said that the dropout detection signal is delayed with respect to the point at which a dropout occurs in the FMRF signal, but since a delay occurs in the process of demodulating this FMRF signal as a video signal,
It is possible to make the dropout occurrence point of this FMRF signal coincide with the start point of the dropout detection signal.

本発明は、以上説明したように、ウインドコン
パレータを設けて、零点レベルを境にして、その
両側にスレツシユホールドレベルを設定し、いず
れかの側でドロツプアウトが生起しているか否か
を検出するようにしたので、従来に較べてドロツ
プアウトの検出精度の向上を図ることができると
いう効果を奏する。
As explained above, the present invention provides a window comparator, sets threshold levels on both sides of the zero point level, and detects whether or not dropout has occurred on either side. As a result, the dropout detection accuracy can be improved compared to the conventional method.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のドロツプアウト検出回路の概略
構成図、第2図はその従来のドロツプアウト検出
回路のタイミングチヤート図、第3図はその従来
のドロツプアウト検出回路の不都合を説明するた
めのドロツプアウトの各態様図、第4図は本発明
に係るドロツプアウト検出回路の構成図、第5図
はそのタイミングチヤート図である。 4……ウインドコンパレータ、5,6……コン
パレータ、7,8……インバータ素子、9……R
−Sフリツプフロツプ回路、10,10……ナン
ド回路、12……リトリガブルモノマルチバイブ
レータ、14……ナンドゲート、15……リトリ
ガブルモノマルチバイブレータ、C1……カツプ
リングコンデンサ、E,−E……スレツシユホー
ルド電圧、Z……零点レベル、E′,−E′……基準
レベル、H,I,J,K……ドロツプアウト。
FIG. 1 is a schematic configuration diagram of a conventional dropout detection circuit, FIG. 2 is a timing chart of the conventional dropout detection circuit, and FIG. 3 is a diagram showing various aspects of dropout to explain the disadvantages of the conventional dropout detection circuit. 4 is a block diagram of a dropout detection circuit according to the present invention, and FIG. 5 is a timing chart thereof. 4...Window comparator, 5, 6...Comparator, 7, 8...Inverter element, 9...R
-S flip-flop circuit, 10, 10... NAND circuit, 12... Retriggerable mono multivibrator, 14... NAND gate, 15... Retriggerable mono multivibrator, C 1 ... Coupling capacitor, E, -E ...Threshold voltage, Z...Zero point level, E', -E'...Reference level, H, I, J, K...Dropout.

Claims (1)

【特許請求の範囲】[Claims] 1 零点レベルを境にしてその両側にスレツシユ
ホールド電圧が設定され、かつ、ビデオテープ、
ビデオデイスク等の情報記録媒体から再生された
FMRF信号が入力され、しかも、このFMRF信
号の信号レベルをスレツシユホールド電圧の基準
レベルと比較してセツト信号とリセツト信号とを
それぞれ出力するウインドコンパレータと、この
セツト信号が入力されてオンされリセツト信号が
入力されてオフされるR−Sフリツプフロツプ回
路と、このR−Sフリツプフロツプ回路の出力信
号によつてトリガーされ、かつ、入力された
FMRF信号の平均周期よりも大きくてその2倍
の周期よりも小さい範囲内に出力パルス幅が設定
されるリトリガブルモノマルチバイブレータと、
このリトリガブルモノマルチバイブレータの設定
された出力パルス幅より大きな出力パルス幅に設
定され、かつ、リトリガブルモノマルチバイブレ
ータの出力パルスによりトリガーされるモノマル
チバイブレータと、リトリガブルモノマルチバイ
ブレータおよびモノマルチバイブレータの各出力
パルスをそれぞれ入力しリトリガブルモノマルチ
バイブレータがトリガーされ、かつ、モノマルチ
バイブレータがトリガーされていない期間を除き
ドロツプアウト検出期間とする論理状態を得るた
めの論理回路とを備えたことを特徴とする記録情
報再生装置のドロツプアウト検出回路。
1 Threshold voltages are set on both sides of the zero point level, and video tape,
played from an information recording medium such as a video disc.
The FMRF signal is input to the window comparator, which compares the signal level of the FMRF signal with the reference level of the threshold voltage and outputs a set signal and a reset signal, respectively. An R-S flip-flop circuit that is turned off when a signal is input, and an R-S flip-flop circuit that is triggered by the output signal of this R-S flip-flop circuit and that is input
a retriggerable mono multivibrator whose output pulse width is set within a range greater than the average cycle of an FMRF signal and smaller than twice the cycle;
A mono multivibrator that is set to a larger output pulse width than the set output pulse width of this retriggerable mono multivibrator and is triggered by the output pulse of the retriggerable mono multivibrator, and a retriggerable mono multivibrator and and a logic circuit for inputting each output pulse of the mono multivibrator to obtain a logic state in which the retriggerable mono multivibrator is triggered and a dropout detection period except for a period in which the mono multivibrator is not triggered. A dropout detection circuit for a recorded information reproducing device, characterized in that:
JP57216855A 1982-12-13 1982-12-13 Drop-out detecting circuit of record information reproducer Granted JPS59107403A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57216855A JPS59107403A (en) 1982-12-13 1982-12-13 Drop-out detecting circuit of record information reproducer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57216855A JPS59107403A (en) 1982-12-13 1982-12-13 Drop-out detecting circuit of record information reproducer

Publications (2)

Publication Number Publication Date
JPS59107403A JPS59107403A (en) 1984-06-21
JPS6357873B2 true JPS6357873B2 (en) 1988-11-14

Family

ID=16694957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57216855A Granted JPS59107403A (en) 1982-12-13 1982-12-13 Drop-out detecting circuit of record information reproducer

Country Status (1)

Country Link
JP (1) JPS59107403A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2797858B2 (en) * 1992-09-09 1998-09-17 日本電気株式会社 Laser power adjustment circuit of optical disk device

Also Published As

Publication number Publication date
JPS59107403A (en) 1984-06-21

Similar Documents

Publication Publication Date Title
JP2810592B2 (en) Digital information reproducing device
JPH0516103B2 (en)
KR940000974B1 (en) Digital signal processing circuit
JPS6357873B2 (en)
KR940003664B1 (en) Digital signal detecting apparatus
JPH04246638A (en) Magnetic reproducing device for camera
JPH0654568B2 (en) Automatic tracking controller for magnetic recording / reproducing apparatus
US4876615A (en) Data decoding system
JP2591184B2 (en) Dropout detection circuit
JPH0518485B2 (en)
US5418656A (en) Drop-out detecting circuit
JPS5828961B2 (en) AGC method
JP3334187B2 (en) VTR recording speed mode discriminating circuit
JPS6061955A (en) Reading circuit for magnetic disk data
JP3643589B2 (en) Circuit for generating binary signal from ternary signal
JPH0722768Y2 (en) Dropout detection circuit
JP2546198B2 (en) Speed control device
JPH0528598Y2 (en)
JPS5847765B2 (en) Data size Cairo
JPS6243266B2 (en)
JPS6346891B2 (en)
JPH0253327A (en) Signal demodulation method
JPH0312381B2 (en)
JPH05198088A (en) Dropout detector
JPH0656698B2 (en) Playback device