JPS6357801B2 - - Google Patents

Info

Publication number
JPS6357801B2
JPS6357801B2 JP56036650A JP3665081A JPS6357801B2 JP S6357801 B2 JPS6357801 B2 JP S6357801B2 JP 56036650 A JP56036650 A JP 56036650A JP 3665081 A JP3665081 A JP 3665081A JP S6357801 B2 JPS6357801 B2 JP S6357801B2
Authority
JP
Japan
Prior art keywords
signal
microcomputer
circuit
computer
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56036650A
Other languages
Japanese (ja)
Other versions
JPS57152004A (en
Inventor
Midori Ito
Katsumi Oota
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP56036650A priority Critical patent/JPS57152004A/en
Publication of JPS57152004A publication Critical patent/JPS57152004A/en
Publication of JPS6357801B2 publication Critical patent/JPS6357801B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00Safety arrangements
    • G05B9/02Safety arrangements electric
    • G05B9/03Safety arrangements electric with multiple-channel loop, i.e. redundant control systems

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Safety Devices In Control Systems (AREA)

Description

【発明の詳細な説明】 本発明は複数台の計算機を複合形に組んだ際の
プログラム処理の同期をとる為の多重計算機の同
期装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a multiple computer synchronization device for synchronizing program processing when a plurality of computers are assembled into a composite type.

たとえば、発電プラントにおいては従来電磁リ
レーにより論理を組んだシーケンス制御装置や、
アナログ回路を組合わせたアナログ制御装置がプ
ラント監視制御装置として用いられてきた。とこ
ろが最近、計算機技術の進歩によりこれ等の装置
が計算機特にマイクロコンピユータ(以下マイコ
ンと称す)を用いてそのソフトウエアプログラム
処理によつて実施される様になつてきた。
For example, in power generation plants, conventional sequence control devices with logic using electromagnetic relays,
Analog control devices combined with analog circuits have been used as plant monitoring and control devices. Recently, however, with advances in computer technology, these devices have come to be implemented using computers, particularly microcomputers (hereinafter referred to as microcomputers), through software program processing.

第1図はマイコンを用いたプラント監視制御装
置の説明図である。図で7は水力、火力、原子力
等の発電プラントであり、5はプロセス入力装置
6はプロセス出力装置、1はマイコンである。プ
ラントプロセス7の状態はプロセス入力装置5を
介して、マイコン1のメモリに読み込まれ、その
プロセスの状態に応じて、マイコン1のプログラ
ムによりプラント監視、制御のロジツクが実行さ
れ、その最終出力としてプロセス出力装置6を介
してプラント7へ出力信号を出す。
FIG. 1 is an explanatory diagram of a plant monitoring and control device using a microcomputer. In the figure, 7 is a power generation plant such as hydropower, thermal power, nuclear power, etc., 5 is a process input device 6 is a process output device, and 1 is a microcomputer. The state of the plant process 7 is read into the memory of the microcomputer 1 via the process input device 5, and the plant monitoring and control logic is executed by the program of the microcomputer 1 according to the process state, and the process is output as the final output. An output signal is sent to the plant 7 via the output device 6.

プラントプロセス量の中にはたとえばタービン
発電機の回転数を検出するパルス入力の様に非常
に早い周期でその状態をとらえる必要のあるもの
や、ボイラで発生する蒸気の温度の様に数秒〜数
分の周期で状態をとらえればよいもの等ある。
For example, some plant process quantities require the status to be captured at very fast intervals, such as pulse input to detect the rotational speed of a turbine generator, and others that require measurements over a period of several seconds to several seconds, such as the temperature of steam generated in a boiler. There are some cases where it is sufficient to capture the state at a cycle of minutes.

プラントプロセスの中でそれ程早くない周期で
監視、制御すればよい部分に第1図のようなシス
テムを適用する場合、マイコン1の中のプログラ
ムは最初に必要なプロセス入力をマイコンのメモ
リに読み込み、そのメモリに記憶されたプラント
の状態で、プログラム処理をし、プロセス出力を
しそれが終了すると再びプロセス入力を読み込む
という一巡の動作をくり返すケースが多い。早い
周期(数十ミリセコンド以下)で監視、制御する
必要のない場合はこれで十分である。
When applying the system shown in Figure 1 to parts of a plant process that need to be monitored and controlled at relatively short intervals, the program in microcomputer 1 first loads the necessary process inputs into the microcomputer's memory. In many cases, the program processes the plant state stored in the memory, processes the process output, and when the process is completed, reads the process input again, repeating a cycle. This is sufficient if there is no need to monitor or control at a fast cycle (several tens of milliseconds or less).

ところで、これ等マイコンによる監視、制御装
置が広く適用されるにつれ、そのプラント運転上
の重要性から一段と高い信頼性が要求され、この
マイコンも多重化とする必要がでている。多重化
した場合問題となるのは各々の計算機で実行され
るプログラム処理の同期である。先に述べたプロ
セス入力からプロセス出力までの一巡の動作をく
り返し実行すればよい装置の場合は、これを多重
化した場合、プロセス入力時点、プロセス出力時
点のいずれか又は両方でのみ、その入力もしくは
出力の同期をとれば十分であり、その1例を第2
図で説明する。
By the way, as these microcomputer-based monitoring and control devices are widely applied, higher reliability is required due to their importance in plant operation, and this microcomputer also needs to be multiplexed. In the case of multiplexing, the problem is synchronization of program processing executed by each computer. In the case of a device that only needs to repeat the cycle of operation from the process input to the process output described above, if this is multiplexed, the input or It is sufficient to synchronize the output, and an example of this is shown in the second example.
This will be explained with a diagram.

第2図で、1,2,3は各々同一の一巡の処理
をくり返し実行するマイコン、4は同期装置、1
1,12,13は各々マイコン1,2,3より同
期装置4に対して出される同期要求信号である。
41,42,43は同期装置4よりマイコン1,
2,3に出される同期割込信号である。第1図で
説明したプラントプロセス入力装置、プロセス出
力装置について、第2図では省略してある。
In Figure 2, 1, 2, and 3 are microcomputers that repeatedly execute the same round of processing, 4 is a synchronization device, and 1
1, 12, and 13 are synchronization request signals issued to the synchronizer 4 from the microcomputers 1, 2, and 3, respectively.
41, 42, 43 are from the synchronizer 4 to the microcomputer 1,
This is a synchronous interrupt signal issued at 2 and 3. The plant process input device and process output device explained in FIG. 1 are omitted in FIG.

マイコン1,2,3の中のプログラムは各々、
プロセス入力装置よりプロセス入力を読み込み、
プログラム処理をし、プロセス出力装置へ出力す
る動作をくり返し実行しており、マイコン1,
2,3はプロセス入力を読み込む時点、プロセス
出力する時点のいずれか又は両方で同期がとれて
いればよい。プロセス入力読み込みの時点の同期
を例に説明すると、マイコン1,2,3の内、マ
イコン1がプロセス入力読み込みのタイミングに
なると、マイコン1は同期装置4に対して同期要
求信号11を出し、同期割込信号41がくるま
で、プログラムの進行を停止している。同期装置
4はマイコン1,2,3からの同期要求信号1
1,21,31がそろつた所で、同期割込信号4
1,42,43をマイコン1,2,3に同時に出
すとマイコン1,2,3はプログラム進行を再開
し、プロセス入力の読み込みを同時に開始する。
これにより同期がとれる。
The programs in microcontrollers 1, 2, and 3 are each
Read the process input from the process input device,
It processes programs and outputs them to the process output device repeatedly.
2 and 3 only need to be synchronized at the time of reading the process input, the time of outputting the process, or both. Taking synchronization at the time of reading process input as an example, when microcontroller 1 among microcontrollers 1, 2, and 3 reaches the timing to read process input, microcontroller 1 issues a synchronization request signal 11 to synchronizer 4, and synchronizes. The progress of the program is stopped until an interrupt signal 41 is received. Synchronizer 4 receives synchronization request signal 1 from microcontrollers 1, 2, and 3.
When 1, 21, and 31 are present, the synchronous interrupt signal 4
When signals 1, 42, and 43 are sent to the microcomputers 1, 2, and 3 at the same time, the microcomputers 1, 2, and 3 resume program progress and simultaneously start reading process inputs.
This allows for synchronization.

しかし、この方法ではたとえば、マイコン2が
何らかの原因で急に故障した様な場合、(たとえ
ばマイコン2への電源供給ラインの故障により、
マイコン2への電源供給が急に停止した様な場
合)マイコン2からの同期要求信号21が出力さ
れなくなりこのシステムのプログラム進行は停止
してしまう。
However, with this method, if the microcomputer 2 suddenly breaks down for some reason (for example, due to a failure in the power supply line to the microcomputer 2,
If the power supply to the microcomputer 2 suddenly stops), the synchronization request signal 21 from the microcomputer 2 will no longer be output, and the program progress of this system will stop.

従つて本発明の目的は1台のマイコンが故障し
て同期要求信号を出せなくてもシステムの処理を
続けることができる多重計算機同期方法を提供す
ることにある。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a multiple computer synchronization method that allows system processing to continue even if one microcomputer fails and cannot issue a synchronization request signal.

以下本発明を図面を参照して説明する。第3図
は本発明の一実施例を示すブロツク図でここでは
3台のマイコンによる多重計算機システムの場合
を例に示すが4台以上の場合も同様である。
The present invention will be explained below with reference to the drawings. FIG. 3 is a block diagram showing an embodiment of the present invention. Here, a case of a multi-computer system with three microcomputers is shown as an example, but the same applies to a case of four or more microcomputers.

第2図と同一部には同一符号を付して、同一部
については説明を省略する。4は同期装置であ
り、44,45,46はOR回路、47はAND回
路、48は同期割込信号発生装置である。14,
15,16はマイコン1,2,3から発信される
故障信号である。17,18,19はOR回路4
4,45,46から発信される信号である。
The same parts as in FIG. 2 are given the same reference numerals, and the description of the same parts will be omitted. 4 is a synchronizer, 44, 45, 46 are OR circuits, 47 is an AND circuit, and 48 is a synchronous interrupt signal generator. 14,
15 and 16 are failure signals sent from the microcomputers 1, 2, and 3. 17, 18, 19 are OR circuit 4
These are signals transmitted from 4, 45, and 46.

OR回路44はマイコン1から同期要求信号1
1あるいは故障信号14が発信されると信号17
をAND回路47に発信する。OR回路45はマイ
コン2から同期要求信号12あるいは故障信号1
5が発信されると信号18をAND回路48に発
信する。OR回路46はマイコン3から同期要求
信号13あるいは故障信号16が発信されると信
号19をAND回路47に発信する。AND回路4
7は信号17,18,19が全てそろつた時同期
割込信号発生装置に対して信号20を発信する。
同期割込信号発生装置48は信号20を受けると
同期割込信号41,42,43をマイコン1,
2,3に対し各々発信しマイコン1,2,3に同
時に処理をさせるべく割込をかける。
OR circuit 44 receives synchronization request signal 1 from microcomputer 1
1 or the fault signal 14 is transmitted, the signal 17
is transmitted to the AND circuit 47. OR circuit 45 receives synchronization request signal 12 or failure signal 1 from microcomputer 2.
5 is transmitted, a signal 18 is transmitted to the AND circuit 48. OR circuit 46 sends signal 19 to AND circuit 47 when synchronization request signal 13 or failure signal 16 is sent from microcomputer 3 . AND circuit 4
7 transmits a signal 20 to the synchronous interrupt signal generator when all the signals 17, 18, and 19 are present.
Upon receiving the signal 20, the synchronous interrupt signal generator 48 sends synchronous interrupt signals 41, 42, 43 to the microcomputer 1,
2 and 3 respectively, and an interrupt is issued to cause the microcomputers 1, 2, and 3 to perform processing at the same time.

以上説明のように本発明はOR回路44,4
5,46を設け、故障信号14,15,16が生
じても、各々のマイコンに同期指令を出すように
したので、1台のマイコンに故障がおきてもシス
テム全体の処理を残りの正常なマイコンで続ける
ことができる。もちろん故障の生じたマイコンの
制御出力信号は、3台のマイコン構成を2OUT
of 3方式等にしているので阻止される。
As explained above, the present invention provides OR circuits 44, 4
5 and 46, and even if a failure signal 14, 15, or 16 occurs, a synchronization command is issued to each microcontroller, so even if one microcontroller fails, the processing of the entire system continues as normal. It can be continued with a microcomputer. Of course, the control output signal of the faulty microcomputer is 2OUT from the three microcomputer configurations.
This is blocked because it uses the of 3 method.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はプラント監視制御装置の説明図、第2
図は従来装置のブロツク図、第3図は本発明の一
実施例を示すブロツク図である。 1…マイコン、2…マイコン、3…マイコン、
4…同期装置、5…プロセス入力装置、6…プロ
セス出力装置、7…プラント、11…同期要求信
号、12…同期要求信号、13…同期要求信号、
14…故障信号、15…故障信号、16…故障信
号、17…信号、18…信号、19…信号、20
…信号、41…同期割込信号、42…同期割込信
号、43…同期割込信号、44…OR回路、45
…OR回路、46…OR回路、47…AND回路、
48…同期割込信号発生装置。
Figure 1 is an explanatory diagram of the plant monitoring and control system, Figure 2
The figure is a block diagram of a conventional device, and FIG. 3 is a block diagram showing an embodiment of the present invention. 1...Microcomputer, 2...Microcomputer, 3...Microcomputer,
4...Synchronization device, 5...Process input device, 6...Process output device, 7...Plant, 11...Synchronization request signal, 12...Synchronization request signal, 13...Synchronization request signal,
14... Failure signal, 15... Failure signal, 16... Failure signal, 17... Signal, 18... Signal, 19... Signal, 20
... Signal, 41... Synchronous interrupt signal, 42... Synchronous interrupt signal, 43... Synchronous interrupt signal, 44... OR circuit, 45
...OR circuit, 46...OR circuit, 47...AND circuit,
48...Synchronized interrupt signal generator.

Claims (1)

【特許請求の範囲】[Claims] 1 同一の一巡のプログラム処理を実行する複数
台の計算機を有した多重計算機システムにおい
て、計算機の一巡のプログラム処理終了を知らせ
る同期要求信号と、計算機の故障を知らせる故障
信号と、これ等の信号の論理和をとるOR回路を
計算機の台数分具備し、該各OR回路の出力信号
の論理積をとるAND回路と該AND回路の出力信
号を受けて各計算機に同期割込信号を出力する同
期割込信号発生装置とからなる多重計算機の同期
装置。
1. In a multi-computer system having multiple computers that execute the same round of program processing, a synchronization request signal that indicates the completion of one round of program processing on a computer, a failure signal that indicates a computer failure, and the transmission of these signals. It is equipped with the same number of OR circuits as there are computers, an AND circuit that takes the logical product of the output signals of each OR circuit, and a synchronous interrupt signal that receives the output signal of the AND circuit and outputs a synchronous interrupt signal to each computer. A synchronization device for multiple computers consisting of a signal generator and a signal generator.
JP56036650A 1981-03-16 1981-03-16 Synchronizer for multiplex computer Granted JPS57152004A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56036650A JPS57152004A (en) 1981-03-16 1981-03-16 Synchronizer for multiplex computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56036650A JPS57152004A (en) 1981-03-16 1981-03-16 Synchronizer for multiplex computer

Publications (2)

Publication Number Publication Date
JPS57152004A JPS57152004A (en) 1982-09-20
JPS6357801B2 true JPS6357801B2 (en) 1988-11-14

Family

ID=12475725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56036650A Granted JPS57152004A (en) 1981-03-16 1981-03-16 Synchronizer for multiplex computer

Country Status (1)

Country Link
JP (1) JPS57152004A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122812B2 (en) * 1987-12-29 1995-12-25 株式会社日立製作所 Synchronizer for redundant control system

Also Published As

Publication number Publication date
JPS57152004A (en) 1982-09-20

Similar Documents

Publication Publication Date Title
CN109189600A (en) A kind of computer system and design method based on multi-mode redundant embedded software
US5572620A (en) Fault-tolerant voter system for output data from a plurality of non-synchronized redundant processors
US4171517A (en) Apparatus for synchronization control of a plurality of inverters
US5406472A (en) Multi-lane controller
JPS6357801B2 (en)
JP3356635B2 (en) Computer system for vehicle control
JP2573297B2 (en) Digital controller for power control
CN116490829A (en) Method for controlling an automation system with control redundancy and automation system
CN114879570A (en) DSP-based triple-redundancy carrier rocket fault detection controller
JPS5814692B2 (en) Multiple system synchronous operation method
JP4558111B2 (en) Data change method for triple fault tolerant system
JP4600771B2 (en) Control device
JP2941387B2 (en) Multiplexing unit matching control method
US5745742A (en) Apparatus for coordinating clock distribution in a fully redundant computer system
JP2776417B2 (en) Multiplexed clock distribution method
RU201248U1 (en) FOUR-CHANNEL CONTROL SYSTEM
JPH0755179Y2 (en) Parallel multiple electronic interlocking device
RU2058679C1 (en) Information system monitoring and backup device
JP2588290B2 (en) Data input / output system
JPS6013503B2 (en) Synchronous operation method
SU1057948A2 (en) Clock-pulse generator with redundancy
SU1686455A1 (en) Multiprocessor system
JPS5853250A (en) Decentralized control system
JPH03154901A (en) Duplex controller
JPS615350A (en) Computer