JP2941387B2 - Multiplexing unit matching control method - Google Patents

Multiplexing unit matching control method

Info

Publication number
JP2941387B2
JP2941387B2 JP2228427A JP22842790A JP2941387B2 JP 2941387 B2 JP2941387 B2 JP 2941387B2 JP 2228427 A JP2228427 A JP 2228427A JP 22842790 A JP22842790 A JP 22842790A JP 2941387 B2 JP2941387 B2 JP 2941387B2
Authority
JP
Japan
Prior art keywords
equivalence
clusters
error
cluster
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2228427A
Other languages
Japanese (ja)
Other versions
JPH04111144A (en
Inventor
泰章 越智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2228427A priority Critical patent/JP2941387B2/en
Publication of JPH04111144A publication Critical patent/JPH04111144A/en
Application granted granted Critical
Publication of JP2941387B2 publication Critical patent/JP2941387B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔概要〕 記憶するデータを保障するためシステム記憶装置を多
重化した多重化記憶装置の一致制御方式に関し、 多重化されたSSUによる高信頼性のシステムの信頼性
を更に向上する多重化記憶装置の一致化制御方式を目的
とし、 少なくとも中央処理装置をそれぞれ有する複数のクラ
スタと、該クラスタがそれぞれ共有し多重化されたシス
テム記憶装置とよりなる複合システムにおいて、前記多
重化されたシステム記憶装置へ同一のデータを書き込む
命令に応じて行われる該データの書き込み処理の処理中
に各々の該システム記憶装置で独立に検出された不良の
みを、該多重化されたシステム記憶装置の等価性が失わ
れたとして検出する等価性損傷検出手段と、該等価性損
傷検出手段の検出結果を前記複数のクラスタの少なくと
も1クラスタに送出する等価性損傷報告手段とを設ける
ように構成する。
DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention relates to a coincidence control method for a multiplexed storage device in which a system storage device is multiplexed in order to secure data to be stored, and further increases the reliability of a highly reliable system using multiplexed SSUs. In a complex system comprising: a plurality of clusters each having at least a central processing unit; and a system storage device shared by each of the clusters. The multiplexed system storage device only detects defects independently detected in each of the system storage devices during processing of the data writing process performed in response to the command to write the same data to the specified system storage device. Equivalent damage detection means for detecting that the equivalence of the clusters has been lost, and a detection result of the equivalence damage detection means At least one equivalence damage reporting means for sending to one cluster is provided.

〔産業上の利用分野〕[Industrial applications]

本発明は複数のクラスタに対してシステム記憶装置を
設けた複合システムに関し、更に詳しくは記憶するデー
タを保障するためシステム記憶装置を多重化した多重化
記憶装置の一致化制御方式に関する。
The present invention relates to a complex system in which system storage devices are provided for a plurality of clusters, and more particularly, to a coincidence control method for a multiplex storage device in which system storage devices are multiplexed in order to guarantee data to be stored.

〔従来の技術〕[Conventional technology]

コンピュータ処理技術の発展により、中央処理装置
(CPU)、チャネルのデータ転送を制御するチャネル処
理装置(CHP)、主記憶装置(MSU)、処理装置の主記憶
アクセスとチャネル処理装置とのインタフェースを制御
する主記憶制御装置(MCU)等からなる複数のクラスタ
と、その複数のクラスタから任意にアクセスできるシス
テム記憶装置(SSU)から構成されるSCMP(System Coup
led Multi Processor)が実用化されている。このSCMP
においては、システムのデータを保障するために記載領
域が多重化されている。第8図、第9図は多重化された
SSUを有するSCMPの構成図である。
With the development of computer processing technology, the central processing unit (CPU), the channel processing unit (CHP) that controls the data transfer of the channel, the main storage unit (MSU), the main storage access of the processing unit and the interface with the channel processing unit are controlled. SCMP (System Coup) consisting of multiple clusters consisting of main memory controllers (MCUs), etc., and system storage units (SSUs) arbitrarily accessible from the multiple clusters
led Multi Processor) has been put to practical use. This SCMP
In, the description area is multiplexed to secure the data of the system. 8 and 9 are multiplexed.
FIG. 3 is a configuration diagram of an SCMP having an SSU.

第8図、第9図において4台のクラスタ(CLE0〜CLE
3)が2台のSSU(SSU0,SSU1)を共有して高信頼性二重
化記憶システムを構成している。
8 and 9, four clusters (CLE0 to CLE)
3) shares two SSUs (SSU0, SSU1) to constitute a highly reliable dual storage system.

第8図に示すAタイプにおいては、クラスタCLE0,CLE
1からの書き込みに対してはSSU0に書き込むと共に、そ
のインタフェースを介してSSU1に同一のデータを書き込
んでいる。また、クラスタCLE2,CLE3はSSU1に記憶する
と共に、そのインタフェースを介してSSU0に同一のデー
タを記憶している。
In the type A shown in FIG. 8, the clusters CLE0, CLE
For writing from 1, writing to SSU0 and writing the same data to SSU1 via the interface. In addition, the clusters CLE2 and CLE3 store the same data in SSU0 via the interface while storing the same data in SSU1.

第9図に示すBタイプにおいては、それぞれクラスタ
CLE0〜CL3はSSU0,SSU1に接続するポートを2個有し、デ
ータを記憶する時に、それぞれのポートから出力してSS
U0,SSU1に同一内容を記憶している。
In the type B shown in FIG.
CLE0 to CL3 have two ports connected to SSU0 and SSU1, and when storing data, output from each port to SS
The same contents are stored in U0 and SSU1.

高信頼性を得るために、記憶領域を多重化することが
一般的に行われているが、1つの記憶装置内を多重化す
ることでは、その装置に他の要因によって障害が起こっ
た場合には対処できない。このため、前述した如く現在
のSCMPでは、第8図、第9図に示した如く2台のSSU(S
SU0,SSU1)をそれぞれ同一内容を保持する記憶領域とし
て二重化を行い、一方のSSUが障害等で切り離されても
システムの継続運用が可能な構成をしている。
In order to obtain high reliability, it is common practice to multiplex storage areas. However, multiplexing in a single storage device makes it possible to use a single storage device when a failure occurs due to other factors. Can not cope. For this reason, as described above, in the current SCMP, as shown in FIGS. 8 and 9, two SSUs (S
(SU0, SSU1) are duplicated as storage areas holding the same contents, and the system can be continuously operated even if one SSU is disconnected due to a failure or the like.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上述した如く、2台のSSUによる二重化によってシス
テムの信頼性は高まっている。しかしながら、この二重
化によって、書き込みは両SSU(SSU0,SSU1)に同一デー
タを書き込まなければならず高速処理が期待できない。
このため現在のSCMPにおいては1つの命令で同時に2つ
のSSUに書き込む命令をハードウェアでサポートし高速
化を図っている。
As described above, the reliability of the system is increased by the duplication of two SSUs. However, due to this duplication, the same data must be written to both SSUs (SSU0, SSU1), and high-speed processing cannot be expected.
For this reason, in the current SCMP, an instruction for writing to two SSUs at the same time with one instruction is supported by hardware to increase the speed.

第8図並びに第9図に示したSCMPの構成図においても
同様にハードウェアによって高速性を高めている。すな
わち、タイプAにおいてはクラスタから書き込み命令が
発光されると、データはSSU間インタフェースを通じて
両SSUで受け取られ、同一の内容が両SSUに書き込まれ
る。また、タイプBにおいて、該二重書き命令で、クラ
スタ側が両SSUにそれぞれ二重書き命令で発行して同一
データを両SSUに書き込んでいる。また、SSUの読み出し
は各クラスタ内にある制御用テーブル(SSU毎に読み出
し可能を示すフラグを含む)により片方のSSUを指定し
て読み出している。
Similarly, in the SCMP configuration diagrams shown in FIGS. 8 and 9, the high-speed operation is enhanced by hardware. That is, in the type A, when a write command is emitted from the cluster, data is received by both SSUs via the inter-SSU interface, and the same contents are written to both SSUs. In the type B, the cluster side issues the same data to both SSUs by issuing a double write command to both SSUs with the double write command. The SSU is read by designating one of the SSUs by using a control table (including a flag indicating that reading is possible for each SSU) in each cluster.

前述したSCMPにおいて、二重化しているにもかかわら
ず両SSU間の記憶内容に不一致が生じることがある。例
えば、 クラスタ自身の障害またはSSUの障害が発生した場
合、SSUでエラーが検出されたデータはSSUに書き込まれ
ず、クラスタに対してエラーが報告される。
In the above-mentioned SCMP, there is a case where the storage contents between the two SSUs do not match even though they are duplicated. For example, when a failure of the cluster itself or a failure of the SSU occurs, data in which an error is detected in the SSU is not written to the SSU, and the error is reported to the cluster.

二重書き込み中のクラスタが他クラスタによりSCMP
から切り離された場合、SSUではその時点で処理を中止
し、クラスタに対しアドレス例外を報告する。
The cluster during double writing is SCMP by another cluster
If the SSU is disconnected, the SSU stops the process at that point and reports an address exception to the cluster.

上述した、においては、1つの命令で両SSUに書
き込んでいるため、その命令の終了までは各SSUが自か
らの優先順位に従って独立に処理を行っており、前述の
、の状態が発生すると両SSU間で記憶内容の等価性
が崩れるという問題を有していた。、等の原因によ
って両SSU間で記憶内容に不一致が生じた状態を等価性
損傷状態、またその原因を等価性損傷エラーと呼んでお
り、この等価性損傷状態はSCMPの継続運用に支障をきた
すという問題を有している。それはSCMPでは障害等でク
ラスタの切り離しが行われた場合、他のクラスタにより
そのクラスタの処理の引き継ぎが行われるからである。
以下では更に詳細に説明する。
In the above description, since one instruction writes to both SSUs, each SSU performs processing independently in accordance with its own priority until the end of the instruction. There is a problem that the equivalence of the stored contents is broken between the SSUs. The state in which the contents of the two SSUs are inconsistent due to causes such as,, etc. is called an equivalence damage state, and the cause is called an equivalence damage error, and this equivalence damage state hinders the continued operation of SCMP. There is a problem that. This is because in SCMP, when a cluster is separated due to a failure or the like, the processing of that cluster is taken over by another cluster.
This will be described in more detail below.

ある原因によってクラスタが切り離されると、切り離
されたクラスタの処理が他クラスタに引き継がれ、引き
継いだクラスタは引き継ぎデータをそのクラスタ内の読
み出しフラグに従い、一方のSSUから読み出している。
例えばそれがSSU0を指定していると、SSU0からその内容
を読み出し、その内容で処理を進めている。一方、保守
等何らかの原因によってSSU0からSCMPから切り離される
場合がおこる。この引き継ぎクラスタがその処理をSSU0
の内容で行っている時に、このSSU0切り離しがおこる
と、そのクラスタはもう一方のSSU1に同一情報があると
して読み出しフラグを書き換え、SSU1から読み出した内
容で処理を続けようとする。しかしながら、引き継いだ
内容が前述した如く、の理由から等価性損傷が起こ
りデータがSSU0とSSU1とで不一致となっている場合、処
理の継続が不可能となる。すなわち、前述した高信頼性
のための多重化システムにおいては、クラスタ間で処理
の引き継ぎを行うために常にSSU間で記憶内容が同一で
ある等価性が保障されていなければならないのに、等価
性が損なわれ、処理断となったのである。
When a cluster is separated for some reason, the processing of the separated cluster is taken over by another cluster, and the taken-over cluster reads the taken-over data from one of the SSUs according to the read flag in the cluster.
For example, if it specifies SSU0, the content is read from SSU0, and processing is proceeding with that content. On the other hand, SSU0 may be disconnected from SCMP for some reason such as maintenance. This takeover cluster performs its processing in SSU0
If this SSU0 disconnection occurs while performing the above operation, the cluster rewrites the read flag assuming that the other SSU1 has the same information, and attempts to continue processing with the content read from the SSU1. However, if the inherited contents cause the equivalence damage due to the reason described above and the data is inconsistent between SSU0 and SSU1, the processing cannot be continued. In other words, in the multiplexing system for high reliability described above, in order to take over the processing between clusters, the equivalence that the storage contents are always the same between SSUs must be guaranteed. Was spoiled, and processing was interrupted.

更に例えば、がおきた場合には、SSU間で記憶内
容の不一致が起こっているので、何らかの等価性を復旧
する処理を行わなければならない。しかしながら、SCMP
では二重書き命令を用いてSSUに同時に書き込んでお
り、前述の、が発生してもエラー報告では二重書き
命令かどうかは判断することはできず、現状のインタフ
ェースでは等価製が崩れたことを報告できないという問
題を有していた。
Furthermore, for example, when a failure occurs, a mismatch in storage contents occurs between the SSUs, and therefore, a process for restoring some equivalence must be performed. However, SCMP
Is writing to SSU at the same time using double-write instruction.Even if the above occurs, it is not possible to judge whether it is a double-write instruction by error report, and the equivalent interface has collapsed with the current interface Had the problem of not being able to report.

本発明は多重化されたSSUによる高信頼性システムの
信頼性を更に向上する多重化記憶装置の一致化制御方式
を目的とする。
It is an object of the present invention to provide a multiplexed storage unit matching control method that further improves the reliability of a highly reliable system using multiplexed SSUs.

〔課題を解決するための手段〕[Means for solving the problem]

第1図は本発明の原理ブロック図である。 FIG. 1 is a block diagram showing the principle of the present invention.

本発明は少なくとも中央処理装置をそれぞれ有する複
数のクラスタと、該クラスタがそれぞれ共有し多重化さ
れたシステム記憶装置とよりなる複号システムにかかる
ものである。
The present invention relates to a decoding system including at least a plurality of clusters each having a central processing unit, and a system storage device in which the clusters are shared and multiplexed.

等価性損傷検出手段3は前記多重化されたシステム記
憶装置2の等価性が失われたことを検出する。
The equivalence damage detecting means 3 detects that the equivalence of the multiplexed system storage device 2 has been lost.

等価性損傷報告手段4は、該等価性損傷検出手段3の
検出結果で前記複数のクラスタの少なくとも1クラスタ
に送出する。例えばこの等価性損傷報告手段4はクラス
タの全てに前記検出結果を送出する。
The equivalence damage reporting unit 4 sends the detection result of the equivalence damage detection unit 3 to at least one of the plurality of clusters. For example, the equivalent damage reporting unit 4 sends the detection result to all of the clusters.

〔作用〕[Action]

多重化されたシステム記憶装置2の一方が例えば障害
等によって書き込み不良となった時、等価性損傷検出手
段3はシステム記憶装置2の等価性が失われたことを検
出する。その検出結果を等価性損傷報告手段4は前記複
数のクラスタの少なくとも1クラスタに送出する。ま
た、全数のクラスタに送出する。この報告によってクラ
スタは等価性損傷を認識できるので、例えば多重化され
たシステム記憶装置2の一方の切り離しを行ったり、或
いは等価性を復旧保障する処理を行うことができる。
When one of the multiplexed system storage devices 2 has a write failure due to, for example, a failure or the like, the equivalence damage detection means 3 detects that the equivalence of the system storage device 2 has been lost. The equivalent damage report means 4 sends the detection result to at least one of the plurality of clusters. It is also sent to all clusters. Since the cluster can recognize the equivalence damage by this report, for example, it is possible to disconnect one of the multiplexed system storage devices 2 or to perform a process for ensuring the equivalence.

〔実施例〕〔Example〕

以下、図面を用いて本発明を詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to the drawings.

第2図は本発明の実施例のSCMPのAタイプの構成図、
第3図は本発明の実施例のSCMPのBタイプの構成図であ
る。システム記憶装置SSU0にはクラスタからのデータを
記憶する記憶回路、それを制御する制御回路(共に図示
せず)を有し、基本的にはこの記憶回路にクラスタから
のデータを制御回路の制御によって記憶し、また読み出
す時には制御回路を介し読み出している。これらの回路
の他に、システム記憶装置SSU0,SSU1には等価性損傷エ
ラー伝搬回路C,C′と等価性損傷エラー検出回路a0〜a3,
a′0〜a′3と等価性損傷エラー報告回路b0〜b3,b′
0〜b′3を有している。尚、等価性損傷エラー伝搬回
路C,C′は後述するがそれぞれのクラスタに対応した回
路に分割されたものによって構成される。これらの等価
性損傷エラー検出回路a0〜a3,a′0〜a′3はそれぞれ
クラスタCLE0〜CLE3に対応して設けられており、それぞ
れのクラスタCLE0〜CLE3からの書き込み等の要求に対
し、一方の書き込みが成されなかった時に、等価性損傷
エラーを検出する。等価性損傷エラー検出回路a0〜a3,
a′0〜a′3によって検出した結果は、等価性損傷エ
ラー伝搬回路C,C′に加わる。
FIG. 2 is a configuration diagram of an A-type SCMP according to an embodiment of the present invention,
FIG. 3 is a block diagram of the B type of SCMP according to the embodiment of the present invention. The system storage device SSU0 has a storage circuit for storing data from the cluster and a control circuit (both not shown) for controlling the storage circuit. Basically, data from the cluster is stored in this storage circuit by the control of the control circuit. When storing and reading, the data is read through a control circuit. In addition to these circuits, the system storage devices SSU0 and SSU1 have equivalent damage error propagation circuits C and C ′ and equivalent damage error detection circuits a0 to a3,
a'0 to a'3 and equivalent damage error reporting circuits b0 to b3, b '
0 to b'3. The equivalent damage error propagation circuits C and C 'are configured by circuits divided into circuits corresponding to respective clusters, as described later. These equivalent damage error detection circuits a0 to a3 and a'0 to a'3 are provided corresponding to the clusters CLE0 to CLE3, respectively. When the data is not written, an equivalence damage error is detected. Equivalence damage error detection circuits a0 to a3,
The results detected by a'0 to a'3 are applied to the equivalent damage error propagation circuits C and C '.

等価性損傷エラー報告回路b0〜b3,b′0〜b′3は等
価性損傷エラー伝搬回路C,C′に接続しており、この等
価性損傷エラー検出回路a0〜a3,a′0〜a′3の検出結
果が対応する等価性損傷エラー報告回路に加わる。尚、
等価性損傷エラー報告回路b0,b1,b′0,b′1はクラスタ
CLE0〜CLE3に接続しており、等価性損傷エラー報告回路
b0には等価性損傷エラー伝搬回路C′からの出力信号
(エラー報告)が等価性損傷エラー報告回路b′2を介
し、さらに等価性損傷エラー伝搬回路Cからの出力信号
が加わりクラスタCLE0に出力する。また、等価性損傷エ
ラー伝搬回路Cと等価性損傷エラー伝搬回路C′から等
価性損傷エラー報告回路b′3を介して加わる出力信号
を等価性損傷エラー報告回路b1はクラスタCLE1に出力す
る。また、クラスタ2、クラスタ3に対しても同様に対
応して信号を出力している。
The equivalent damage error reporting circuits b0-b3, b'0-b'3 are connected to the equivalent damage error propagation circuits C, C ', and the equivalent damage error detection circuits a0-a3, a'0-a The detection result of '3 is applied to the corresponding equivalent damage error reporting circuit. still,
The equivalence damage error reporting circuits b0, b1, b'0, b'1 are clusters.
Equivalent damage error reporting circuit connected to CLE0 to CLE3
The output signal (error report) from the equivalent damage error propagation circuit C 'is added to b0 via the equivalent damage error report circuit b'2, and further the output signal from the equivalent damage error propagation circuit C is added to the cluster CLE0. I do. The equivalent damage error reporting circuit b1 outputs to the cluster CLE1 an output signal applied from the equivalent damage error propagation circuit C and the equivalent damage error propagation circuit C 'via the equivalent damage error reporting circuit b'3. Similarly, signals are output to the clusters 2 and 3 in a corresponding manner.

また、第3図の場合においては、等価性損傷エラー検
出回路a0〜a3,a′0〜a′3は第2図の場合と同様に設
けられ、等価性損傷エラー報告回路b10〜b13,b′10〜
b′13は等価性損傷エラー伝搬回路C,C′に接続しそれ
ぞれ対応する等価性損傷エラー伝搬回路C,C′からのエ
ラー報告をクラスタに別々に加える。クラスタCLE10に
は等価性損傷エラー報告回路b10,b′12の出力が加わ
る。また、クラスタ11には等価性損傷エラー報告回路b1
1,b′13,クラスタCLE12には等価性損傷エラー報告回路b
12,b′10,クラスタCLE13には等価性損傷エラー報告回路
b13,b′11の出力が加わる。Aタイプにおいては、クラ
スタCLE0〜CLE3は1個のエラー報告によって等価性損傷
エラーが発生したことを検出し、このために等価性損傷
エラー報告回路b0,b1,b′0,b′1は2個のエラーを総合
して1本でクラスタに報告している。それに対し、Bタ
イプではクラスタCLE10〜CLE13は2個のポートを有し、
それぞれの等価性損傷エラー報告回路からの情報を入力
し、クラスタ内において等価性損傷エラーが発生したこ
とを纏めて認識している。
In the case of FIG. 3, the equivalent damage error detection circuits a0 to a3, a'0 to a'3 are provided similarly to the case of FIG. 2, and the equivalent damage error reporting circuits b10 to b13, b 'Ten~
b'13 is connected to the equivalent damage error propagation circuits C and C ', and adds error reports from the corresponding equivalent damage error propagation circuits C and C' to the cluster separately. The outputs of the equivalent damage error reporting circuits b10 and b'12 are added to the cluster CLE10. Also, the cluster 11 has an equivalence damage error reporting circuit b1
1, b'13, Equivalent damage error reporting circuit b for cluster CLE12
Equivalent damage error reporting circuit for 12, b'10, cluster CLE13
The outputs of b13 and b'11 are added. In the A type, the clusters CLE0 to CLE3 detect that an equivalent damage error has occurred by one error report, and therefore, the equivalent damage error reporting circuits b0, b1, b'0, b'1 have two One error is reported to the cluster in total. On the other hand, in the B type, clusters CLE10 to CLE13 have two ports,
Information from each of the equivalent damage error reporting circuits is input, and it is collectively recognized that an equivalent damage error has occurred in the cluster.

従来においてはこのような報告がないために、等価性
損傷エラーを求めることができなかったが、この等価性
損傷エラー検出回路a0〜a3,a′0〜a′3や等価性損傷
エラー報告回路b0〜b3,b′0〜b′3,b10〜b13,b′10〜
b′13によってその等価性損傷エラーを報告している。
In the prior art, the equivalent damage error could not be obtained because there was no such report. However, the equivalent damage error detection circuits a0 to a3, a'0 to a'3 and the equivalent damage error report circuit b0 to b3, b'0 to b'3, b10 to b13, b'10 to
b'13 reports the equivalence damage error.

第4図は本発明の実施例の等価性損傷エラー検出回路
a0〜a3,a′0〜a′3と等価性損傷エラー伝搬回路C,
C′の回路図である。等価性損傷エラー検出回路a0はエ
ラー検出回路30を複数有し、どの1個のエラー検出回路
30がエラーを検出してもオアゲート31を介しエラーが発
生したことを検出する。このオアゲート31の出力は二重
書き命令であるかを示す信号とともにアンドゲート32に
加わり二重書き命令である時には、エラーを出力し二重
書き命令でない時には、エラーを出力しない。本発明の
実施例においては多重化(二重化)におけるものであ
り、二重化の時にのみ等価性損傷エラー検出信号を出力
するため、アンドゲート32によって二重書き込み命令で
ない時にはゲートをオフにし、検出信号を出力しないよ
うにしている。
FIG. 4 shows an equivalent damage error detection circuit according to an embodiment of the present invention.
a0 to a3, a'0 to a'3 and the equivalent damage error propagation circuit C,
It is a circuit diagram of C '. The equivalence damage error detection circuit a0 has a plurality of error detection circuits 30, and any one of the error detection circuits
Even if 30 detects an error, it detects through the OR gate 31 that an error has occurred. The output of the OR gate 31 is added to the AND gate 32 together with a signal indicating whether or not the instruction is a dual write instruction. When the instruction is a double write instruction, an error is output. When the instruction is not a double write instruction, no error is output. In the embodiment of the present invention, since the equivalent damage error detection signal is output only at the time of multiplexing (duplexing) and the duplication is performed, the gate is turned off by the AND gate 32 when the instruction is not a double write command, and the detection signal is output. It does not output.

一方、クラスタCLE0によってONLINE信号がGラッチ33
とアンドゲート34の判定入力に加わる。また、アンドゲ
ート34には二重書き込み命令であるかを示す信号が加わ
っており、アンドゲート34にはクラスタCLE0からONLINE
信号及びGラッチ33の出力が加わり、オンライン信号が
HからLに切り換わり更に二重書き込み命令であった時
にアンドゲート34はパルスを出力し、このパルスがGラ
ッチ35に格納される。すなわち、二重書き込み命令でエ
ラーが発生した時にGラッチ35はクラスタCLE0に対応す
る等価性損傷エラー検出信号を出力する。
On the other hand, cluster CLE0 causes the ONLINE signal to
And the judgment input of the AND gate 34. Also, a signal indicating whether or not the instruction is a double write instruction is added to the AND gate 34.
When the signal and the output of the G latch 33 are added, the on-line signal switches from H to L, and the instruction is a double write command, the AND gate 34 outputs a pulse, and this pulse is stored in the G latch 35. That is, when an error occurs in the double write command, the G latch 35 outputs an equivalent damage error detection signal corresponding to the cluster CLE0.

前述した等価性損傷エラー検出回路a1〜a3,a′1〜
a′3は等価性損傷エラー検出回路a0と同様でありクラ
スタCLE1用、CLE2用、CLE3用とそれぞれのクラスタに対
応して設けられている。尚、エラーに対しては従来と同
様に対応するクラスタに報告している。
Equivalent damage error detection circuits a1-a3, a'1-
a'3 is the same as the equivalent damage error detection circuit a0, and is provided corresponding to each of the clusters CLE1, CLE2, and CLE3. The error is reported to the corresponding cluster in the same manner as in the prior art.

等価性損傷エラー検出信号は、信号損傷に対して等価
性が失われたことを報告する信号であり、等価性損傷エ
ラー伝搬回路CのCLE1用部においては、クラスタCLE1用
の等価性損傷エラー検出回路a1の出力を除いた3個のす
なわち、クラスタCLE0用、CLE2用、CLE3用の等価性損傷
エラー検出回路a0,a2,a3の出力が等価性損傷エラー伝搬
回路CのCLE1用部に加わる。
The equivalence damage error detection signal is a signal for reporting that the equivalence has been lost due to signal damage. In the CLE1 portion of the equivalence damage error propagation circuit C, the equivalent damage error detection signal for the cluster CLE1 is used. The outputs of the three equivalent damage error detection circuits a0, a2, and a3 for the clusters CLE0, CLE2, and CLE3 except for the output of the circuit a1 are added to the CLE1 portion of the equivalent damage error propagation circuit C.

前述の3個の信号すなわち、対応する等価性損傷エラ
ー検出回路の等価性損傷エラー検出信号を除いた3個の
信号がオアゲート41に加わりオア加算される。そして、
クラスタCLE1のオンライン(ON LINE)信号と共にアン
ドゲート42に加わる。クラスタCLE1のオンライン信号に
よってゲートがオンとなり、前述の等価性損傷エラー検
出信号がオアゲート41、アンドゲート42を介してクロッ
ク同期化回路Hに加わる。アンドゲート42の出力はクロ
ック同期化回路HのGラッチ43,Gラッチ44,Gラッチ45の
直列回路に加わり、そのGラッチ43〜Gラッチ45の出力
がオアゲート46を介してGラッチ47に加わる。Gラッチ
47はオアゲート46の出力によってアンドゲート42の出力
のレベルを取り込み記憶する。本発明の実施例の回路に
おいては、2種類のクロックCLOCKG,CLOCKCを有し、G
ラッチはクロックCLOCKGで、又CラッチはクロックCLOC
KCで入力データを取り込む。前述したGラッチ33はゲー
ト34とともに1個のクロックCLOCKGの巾のパルスを発生
する為のものであり、Gラッチ43,44,45とオアゲート46
はクロックCLOCKGによりカウントし、時間等価性損傷エ
ラー検出信号が加わったGラッチ47を一定時間後イネー
ブルとするためのディレイ回路である。
The aforementioned three signals, that is, three signals excluding the equivalent damage error detection signal of the corresponding equivalent damage error detection circuit are added to the OR gate 41 and OR-added. And
It joins AND gate 42 with the online (ON LINE) signal of cluster CLE1. The gate is turned on by the online signal of the cluster CLE1, and the above-described equivalent damage error detection signal is applied to the clock synchronization circuit H via the OR gate 41 and the AND gate. The output of the AND gate 42 is applied to the series circuit of the G latch 43, G latch 44, and G latch 45 of the clock synchronization circuit H, and the output of the G latch 43 to G latch 45 is applied to the G latch 47 via the OR gate 46. . G latch
47 captures and stores the output level of the AND gate 42 according to the output of the OR gate 46. The circuit according to the embodiment of the present invention has two types of clocks CLOCKG and CLOCKC.
Latch is clock CLOCKG, C latch is clock CLOC
Capture input data with KC. The above-mentioned G latch 33 is for generating a pulse having a width of one clock CLOCKG together with the gate 34, and includes the G latches 43, 44, 45 and the OR gate 46.
Is a delay circuit for counting a clock CLOCKG and enabling the G latch 47 to which the time equivalent damage error detection signal is added after a predetermined time.

Gラッチ47の出力はオアゲート48に加わる。また、オ
アゲート48にはクラスタCLE1等価性損傷エラー検出信号
(等価性損傷エラー検出回路CLE1用より加わる)が加わ
っており、このどちらか一方がHレベルになることによ
って、エラーが発生した後その信号をHレベルとする。
オアゲート48の出力は2段のCラッチ49,50を介しアン
ドゲート51に加わる。
The output of the G latch 47 is applied to an OR gate 48. Also, the OR gate 48 is provided with a cluster CLE1 equivalent damage error detection signal (added from the equivalent damage error detection circuit CLE1), and when one of these signals goes to the H level, the signal is generated after an error occurs. Is set to the H level.
The output of the OR gate 48 is applied to the AND gate 51 via the two-stage C latches 49 and 50.

このラッチ及びh1,h2のクロック同期化回路HはGク
ロックCLOCKGで同期している回路とから各クラスタの動
作クロックであるクロックCLOCKCで動作している回路へ
信号を受け渡すための回路である。
The latch and the clock synchronizing circuit H for h1 and h2 are circuits for transferring signals from the circuit synchronized with the G clock CLOCKG to the circuit operating with the clock CLOCKC which is the operation clock of each cluster.

アンドゲート51には、後述するCラッチ55の出力が反
転入力端子に加わっており、Cラッチ55の出力がLレベ
ルの時にアンドゲート51はオンとなり、Cラッチ52にC
ラッチ50の出力を取り込む。そしてAタイプの場合、SS
Uに対する等価性損傷報告を他のSSU例えば第4図の場合
SSU1に出力する。また、Cラッチ52の第2の出力はアン
ドゲート53に加わっている。アンドゲート53にもCラッ
チ55の出力が加わっており、この信号がHレベルになる
まで、アンドゲート53は入力される信号を出力し、Cラ
ッチ52はこの一巡のループによって等価性損傷報告のデ
ータを記憶する。
The output of the C latch 55 described later is applied to the inverting input terminal of the AND gate 51. When the output of the C latch 55 is at the L level, the AND gate 51 is turned on, and the C latch 52
Capture the output of latch 50. And for A type, SS
Report the equivalent damage report for U to another SSU, for example, in Figure 4.
Output to SSU1. The second output of the C latch 52 is applied to an AND gate 53. The output of the C latch 55 is also applied to the AND gate 53. The AND gate 53 outputs the input signal until this signal becomes H level, and the C latch 52 transmits the equivalent damage report by this loop. Store the data.

更にCラッチ52の出力はアンドゲート54に加わってい
る。アンドゲート54の他の反転入力にはクラスタ毎にそ
のクラスタが動作実行中であることを示すBUSY信号J
と、等価性損傷エラー報告回路BのローカルSSUエラー
記憶回路Mの記憶データとが加わり、クラスタCLE1が動
作実行中でなくかつローカルSSUエラーでない時にその
出力はCラッチ52の出力と同レベルとなる。この信号を
Cラッチ55は取り込み等価性損傷エラー報告回路Bに出
力する。すなわち、Cラッチ52がHレベルとなった次の
クロックCLOCKCによってCラッチ55がそのレベルを記憶
するので、結果的には1クロック分のパルス中の等価性
損傷報告をCラッチは出力する。
Further, the output of the C latch 52 is applied to an AND gate 54. The other inverting input of the AND gate 54 has a BUSY signal J indicating that the cluster is in operation for each cluster.
And the data stored in the local SSU error storage circuit M of the equivalence damage error reporting circuit B, and when the cluster CLE1 is not performing the operation and there is no local SSU error, its output becomes the same level as the output of the C latch 52. . The C latch 55 receives this signal and outputs it to the equivalent damage error reporting circuit B. That is, the C latch 55 stores the level by the next clock CLOCKC when the C latch 52 becomes H level, and as a result, the C latch outputs an equivalent damage report during one clock pulse.

このアンドゲート54,56は後述する等価性損傷エラー
報告回路内のCラッチ63より出力されるLレベルによっ
てオンとなるが、Cラッチ63が等価性損傷エラー信号を
出力し、後述する等価性損傷エラー報告回路Bがその信
号を記憶するとオフとなる。このアンドゲート54,56が
オフとなるとCラッチ55の出力をLレベルとしてデータ
をクリアする。
The AND gates 54 and 56 are turned on by the L level output from the C latch 63 in the equivalent damage error reporting circuit described later. The C latch 63 outputs an equivalent damage error signal, and the equivalent damage described later. When the error report circuit B stores the signal, it is turned off. When the AND gates 54 and 56 are turned off, the output of the C latch 55 is set to L level to clear data.

また、等価性損傷エラー報告回路Bにはクラスタ1の
BUSY信号が加わっている。
The equivalent damage error reporting circuit B has the cluster 1
BUSY signal is applied.

前述した動作により、Cラッチ52には他のSSUへの等
価性損傷報告が記憶され、またCラッチ55には等価性損
傷エラー信号が記憶される。以上の動作により、等価性
損傷エラー検出回路aで検出された信号が等価性損傷エ
ラー伝搬回路Cに加わり記憶されて等価性損傷エラー報
告回路Bに加わる。
By the above-described operation, the C latch 52 stores the equivalent damage report to the other SSUs, and the C latch 55 stores the equivalent damage error signal. By the above operation, the signal detected by the equivalent damage error detection circuit a is added to the equivalent damage error propagation circuit C, stored, and added to the equivalent damage error report circuit B.

第5図は等価性損傷エラー報告回路とその周辺回路の
回路図である。等価性損傷エラー報告回路Bはローカル
SSUエラー記憶回路M並びにリモートSSUエラー記憶回路
Nを有している。これらの記憶回路M,Nはアンドゲート6
1,62とCラッチ63、アンドゲート64,65とCラッチ66よ
り成る。アンドゲート61,62の反転入力にはRESET−LSSU
−ERROR信号がアンドゲート64,65の反転入力にはRESET
−RSSU−ERROR信号が加わっており、リセットでないと
きにはこれらの信号はLレベルであるのでアンドゲート
61,62,64,65はオンとなる。アンドゲート61の入力には
等価性損傷エラー信号が加わっており、RESET−LSSU−E
RROR信号がLの時アンドゲート61がオンであるのでその
信号がCラッチ63に加わり、その出力はアンドゲート62
を介して再度入力される。これによって等価性損傷エラ
ー信号を記憶する。また、アンドゲート64には他のSSU
からの等価性損傷報告が加わっており、RESET−RSSU−E
RROR信号がHでない時には同様にCラッチ66にその出力
が加わり、Cラッチ66の出力はアンドゲート65を介して
また入力部に加わり、結果的にこのCラッチ66に記憶さ
れる。尚、アンドゲート64,65にはタイプを表わす信号n
1がそれぞれ加わっており、タイプAの時は1となりSSU
1からの等価性損傷報告を記憶する。タイプBの時には
このレベルn1は0であるのでアンドゲート64,65はオフ
となりそれらは記憶されない。尚、前述した如くアンド
ゲート54,56の反転入力にはCラッチ63の出力が加わっ
ており、等価性損傷エラー信号のHレベルをCラッチ63
が記憶した時には、Hレベルとなって、アンドゲート5
4,56をオフとし、ラッチ55の内容をリセットする。
FIG. 5 is a circuit diagram of the equivalent damage error reporting circuit and its peripheral circuits. Equivalence damage error reporting circuit B is local
It has an SSU error storage circuit M and a remote SSU error storage circuit N. These memory circuits M and N are AND gate 6
1 and 62 and a C latch 63, and AND gates 64 and 65 and a C latch 66. RESET-LSSU is connected to the inverting inputs of AND gates 61 and 62.
−ERROR signal is reset to the inverting input of AND gates 64 and 65.
-RSSU-ERROR signal is added, and when not reset, these signals are at L level and AND gate.
61, 62, 64 and 65 are turned on. An equivalent damage error signal is added to the input of the AND gate 61, and the RESET-LSSU-E
When the RROR signal is L, the AND gate 61 is on, so that signal is applied to the C latch 63 and its output is
Will be input again. Thereby, the equivalent damage error signal is stored. In addition, AND gate 64 has other SSU
And the RESET-RSSU-E
When the RROR signal is not H, the output is similarly applied to the C-latch 66, and the output of the C-latch 66 is applied to the input section again via the AND gate 65, and is stored in the C-latch 66 as a result. The AND gates 64 and 65 have a signal n indicating the type.
1 is added, and it becomes 1 for Type A and SSU
Remember the equivalent damage report from 1. In the case of type B, since this level n1 is 0, the AND gates 64 and 65 are turned off and they are not stored. As described above, the output of the C latch 63 is added to the inverting inputs of the AND gates 54 and 56, so that the H level of the equivalent damage error signal is
Goes to the H level and the AND gate 5
Turn off 4, 56 and reset the contents of latch 55.

Cラッチ63,66の出力はオアゲート67を介しアンドゲ
ート68に加わっている。また、アンドゲート68の他方の
入力にはノアゲート69の出力が加わっている。このノア
ゲート69にはクラスタCLE1のBUSY信号,Cラッチ70,71の
出力が加わっている。ノアゲート69はCラッチ70,71が
0を記憶,すなわちVALID1,2が共にLレベルでかつBUSY
信号がHでない時にHレベルを出力する。換言するなら
ば、BUSY信号がHでなくかつCラッチ70,71が共にエラ
ーを記憶している時にアンドゲート68をオンとし、アン
ドゲート67を介して加わるローカル、リモートSSUエラ
ー記憶回路M,Nからのエラーを出力する。このエラーの
出力によってそのエラーをCラッチ70,71はシフトす
る。Cラッチ70,71の出力はセレクタ72,73に加わり、SS
U−IDによってそれらの一方を選択し、RESET−LSSU−ER
R信号、RESET−RSSU−ERR信号として出力する。オアゲ
ート74にはこの他のアンドゲート68の出力が加わってお
り、この加わる信号の内1個でもエラーであるならばC
ラッチ75に加える。Cラッチ75はこのエラーを記憶し、
等価性損傷エラー信号としてクラスタCLE1に出力する。
The outputs of the C latches 63 and 66 are applied to an AND gate 68 via an OR gate 67. The output of the NOR gate 69 is added to the other input of the AND gate 68. The NOR gate 69 receives the BUSY signal of the cluster CLE1 and the outputs of the C latches 70 and 71. In the NOR gate 69, the C latches 70 and 71 store 0, that is, both VALID1 and VALID2 are at L level and BUSY
When the signal is not H, it outputs an H level. In other words, when the BUSY signal is not at H and the C latches 70 and 71 both store an error, the AND gate 68 is turned on, and the local and remote SSU error storage circuits M and N added via the AND gate 67. Outputs error from. The output of this error causes the C latches 70 and 71 to shift the error. The outputs of the C latches 70 and 71 are applied to selectors 72 and 73,
One of them is selected by U-ID, and RESET-LSSU-ER
Output as R signal and RESET-RSSU-ERR signal. The output of the other AND gate 68 is added to the OR gate 74. If at least one of the added signals has an error, C
Add to latch 75. C latch 75 stores this error,
Output to the cluster CLE1 as an equivalence damage error signal.

前述した動作にはクラスタCLE1について説明したが他
のクラスタに対しても同様の回路によって信号を出力し
ている。
The above operation has been described for the cluster CLE1, but signals are output to other clusters by the same circuit.

前述した動作を更に詳細に説明する。 The above operation will be described in more detail.

例えば第4図に示す如くクラスタCLE0からの命令がど
ちらかのSSU、例えばSSU0でエラーになった時には、そ
のエラーはSSU内の各エラー検出回路で検出され、オア
加算されて他の等価性損傷エラー伝搬回路に加わる。ま
た、他のクラスタによる切断等は各クラスタがSCMPシス
テムに組込まれているか否かを示すSSU内の各クラスタ
のリクエスト制御部にあるONLINE信号の立下がりを検出
することで行っている。
For example, as shown in FIG. 4, when an instruction from the cluster CLE0 results in an error in one of the SSUs, for example, SSU0, the error is detected by each error detection circuit in the SSU, and is OR-added to another equivalent damage. Joins the error propagation circuit. The disconnection by another cluster is performed by detecting the falling of the ONLINE signal in the request control unit of each cluster in the SSU indicating whether each cluster is incorporated in the SCMP system.

CLEOの二重書き込み命令中、上記のエラーの少なくと
も一方のエラーが検出されると、等価性損傷エラー検出
回路aのエラー検出信号がオンになり、自分対応以外の
全ての等価性損傷エラー伝搬回路Cにエラーを報告す
る。他クラスタの検出信号をオア加算した信号はクロッ
ク同期化回路Hでエラーを報告されるべきクラスタ側の
クロックに同期化される。SSU内には独自のクロックで
動作するラッチ回路を有する。前述したGラッチはGク
ロックCLOCKGであり、CラッチはクロックCLOCKCで動作
するラッチ回路である。オアゲート46の出力h1でラッチ
47のクロックを禁止制御してその検出信号を同期化して
いる。
If at least one of the above errors is detected during the CLEO double write command, the error detection signal of the equivalence damage error detection circuit a is turned on, and all the equivalence damage error propagation circuits other than the corresponding ones are turned on. Report an error to C. The signal obtained by OR-adding the detection signals of the other clusters is synchronized by the clock synchronization circuit H with the clock of the cluster to which an error is to be reported. The SSU has a latch circuit that operates with its own clock. The above-mentioned G latch is a G clock CLOCKG, and the C latch is a latch circuit operated by the clock CLOCKC. Latched with output h1 of OR gate 46
The detection signal is synchronized by prohibiting control of 47 clocks.

図中BUSY信号Jはクラスタ対応に存在し、そのクラス
タ間のオペレーションを実行中であることを示す信号で
あり、本発明の実施例ではこの信号がオフ(Lレベル)
である時だけ等価性損傷エラーをクラスタに報告し、C
ラッチ52,55の出力K,Lでこの同期された検出信号が一時
的に保持される。また、タイプAの場合、ラッチ52の出
力Kは他のSSU(図においてはSSU1)に接続されてい
る。これはタイプAの場合、タイプBと異なり各クラス
タは一方のSSUにした直接接続されていないからであ
る。
In the figure, a BUSY signal J exists for a cluster and indicates that an operation between the clusters is being executed. In the embodiment of the present invention, this signal is off (L level).
Report an equivalence damage error to the cluster only if
The synchronized detection signals are temporarily held by the outputs K and L of the latches 52 and 55. In the case of type A, the output K of the latch 52 is connected to another SSU (SSU1 in the figure). This is because, in the case of type A, unlike type B, each cluster is not directly connected to one SSU.

第5図におけるリモートSSUエラー記憶回路NのCラ
ッチ66が他SSUからの出力Kを保持する回路である。
尚、タイプBでは制御線n1によって該エラーが受付られ
ないようになっている。
The C latch 66 of the remote SSU error storage circuit N in FIG. 5 is a circuit that holds the output K from another SSU.
In the type B, the error is not accepted by the control line n1.

このようにローカルSSUエラー記憶回路M、リモートS
SCエラー記憶回路Nに保存された等価性損傷エラーは論
理Pによってタイミングが作り出され、等価性損傷エラ
ーインタフェースでクラスタCLE1に等価性損傷割り込み
として報告される。
Thus, the local SSU error storage circuit M and the remote SSU
The equivalent damage error stored in the SC error storage circuit N is timed by the logic P and reported to the cluster CLE1 as an equivalent damage interrupt at the equivalent damage error interface.

第6図は等価性損傷エラー報告のタイミングチャート
である。この等価性損傷割り込みが各クラスタで受付ら
れると、クラスタはSSU間で等価性が崩れたとして矛盾
を引き起こす不一致を解消しようと一致化のための復旧
処理を行う。SCMP内のクラスタはクラスタ間通信によっ
て1つの代表を決め、次のどちらかの処理を行う。
FIG. 6 is a timing chart of an equivalent damage error report. When this equivalence damage interrupt is received in each cluster, the cluster performs a restoration process for matching to eliminate a mismatch that causes inconsistency between SSUs. A cluster in the SCMP determines one representative by inter-cluster communication and performs one of the following processes.

(イ)SSUの障害が原因であった場合、第5図において
一方のSSUのエラーだけがオンだった時にはクラスタは
そのSSUをSCMPから切り離す処理を行う。また、切り離
したSSUは点検部品交換等が行われ、その後システムに
再度組み込まれる。
(A) If the error is caused by an SSU failure and only one of the SSU errors in FIG. 5 is ON, the cluster performs processing to disconnect that SSU from SCMP. Further, the separated SSU is subjected to replacement of inspection parts and the like, and then is re-incorporated into the system.

(ロ)クラスタの障害、他クラスタによる二重書き込み
命令中のクラスタ切り離しが原因である時には、第5図
の両方のSSUのエラーがオンだった時であり、SSU自身は
障害ではないのでクラスタは等価性を復旧保障するため
の処理を行う。そして代表となったクラスタはまず一方
の例えばSSU1の読み出しを禁止する。次にSSU0の内容を
読み出してその内容を再び両SSU(SSU0,SSU1)に二重書
き命令で書き込む。これが完了した後、SSU1の読み出し
の禁止を解除する。これによってSSUの等価性が回復す
る。
(B) When a cluster failure or a cluster disconnection during a double write instruction by another cluster is the cause, it is when both SSU errors in FIG. 5 are on and the SSU itself is not a failure, so the cluster Perform processing to ensure restoration of equivalence. Then, the cluster serving as the representative first prohibits the reading of one of the SSU1, for example. Next, the contents of SSU0 are read out, and the contents are again written to both SSUs (SSU0, SSU1) by a double write instruction. After this is completed, the prohibition of reading SSU1 is released. This restores SSU equivalence.

第7図は前述の等価性損傷エラー時の処理をまとめた
処理フローチャートである。等価性損傷エラーが発生
し、等価性損傷割り込み込みがかかると、クラスタが原
因であるかSSUが原因であるか判別(S1)し、SSUが原因
である場合、まず代表クラスタを決め障害の起こったSS
UをSCMPシステムから切り離す(S2)。そしてそのSSUの
点検部品交換等の保守作業(S3)更にそのSSUのCPMシス
テムの再組み込み(S4)を行う。判別(S1)におけるク
ラスタが原因の場合、あるいは処理S4の後は代表クラス
タを決め一方のSSUの読み出しを禁止する。例えばSSU1
を禁止する(S5)。そして、代表クラスタがSSUの内容
を順次読み出し、二重き込み命令で両SSUに同一データ
を書き込む(S6)。そして、SSU1の読み出し禁止を解除
し等価性復旧を行う。
FIG. 7 is a processing flowchart summarizing the processing at the time of the above-described equivalence damage error. When an equivalence damage error occurs and an equivalence damage interrupt is involved, it is determined whether the cause is a cluster or an SSU (S1). If the cause is an SSU, the representative cluster is first determined and a failure occurs. SS
Disconnect U from the SCMP system (S2). Then, maintenance work such as replacement of inspection parts of the SSU (S3) and re-installation of the SPM CPM system (S4) are performed. If the cause is a cluster in the determination (S1), or after the process S4, a representative cluster is determined and reading of one SSU is prohibited. For example, SSU1
Is prohibited (S5). Then, the representative cluster sequentially reads the contents of the SSU, and writes the same data to both SSUs by a double write instruction (S6). Then, the read prohibition of SSU1 is released and the equivalence is restored.

このように本発明の実施例の如く論理を構成すれば、
二重化された記憶装置内の内容の等価性が維持でき、高
信頼性システムが構築される。
If the logic is configured as in the embodiment of the present invention as described above,
The equivalence of the contents in the duplicated storage device can be maintained, and a highly reliable system is constructed.

〔発明の効果〕〔The invention's effect〕

以上述べた如く本発明によれば、等価性損傷状態をク
ラスタが的確に認識でき、またその報告によって等価性
損傷割り込みを発生し、割り込み報告されたクラスタに
よって等価性復旧のための一致化処理等を行うことで、
SSUの多重化による高信頼性システムの信頼性を向上す
ることができる。
As described above, according to the present invention, a cluster can accurately recognize an equivalence damage state, an equivalence damage interrupt is generated by the report, and a matching process for resynchronization is performed based on the interrupted cluster. By doing
The reliability of a highly reliable system can be improved by multiplexing SSUs.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の原理ブロック図、 第2図は本発明の実施例のSCMP(Aタイプ)の構成図、 第3図は本発明の実施例のSCMP(Bタイプ)の構成図、 第4図は本発明の実施例の等価性損傷エラー検出回路と
等価性損傷エラー伝搬回路の回路図、 第5図は等価性損傷エラー報告回路とその周辺回路の回
路図、 第6図は等価性損傷エラー報告のタイミングチャート、 第7図は等価性損傷エラー時の処理フローチャート、 第8図はSCMP(Aタイプ)の構成図、 第9図はSCMP(Bタイプ)の構成図である。 1−1−1,1−1−2……中央処理装置、 1−1,1−2……クラスタ、 2……システム記憶装置、 3……等価性損傷検出手段、 4……等価性損傷報告手段.
FIG. 1 is a block diagram of the principle of the present invention, FIG. 2 is a configuration diagram of an SCMP (A type) of an embodiment of the present invention, FIG. 3 is a configuration diagram of an SCMP (B type) of an embodiment of the present invention, 4 is a circuit diagram of an equivalent damage error detection circuit and an equivalent damage error propagation circuit according to the embodiment of the present invention, FIG. 5 is a circuit diagram of an equivalent damage error report circuit and its peripheral circuits, and FIG. FIG. 7 is a timing chart of a damage error report, FIG. 7 is a processing flowchart at the time of an equivalent damage error, FIG. 8 is a configuration diagram of SCMP (A type), and FIG. 9 is a configuration diagram of SCMP (B type). 1-1, 1-1-2 ... central processing unit, 1-1, 1-2 ... cluster, 2 ... system storage device, 3 ... equivalent damage detection means, 4 ... equivalent damage Reporting means.

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】少なくとも中央処理装置(1−1−1,1−
1−2)をそれぞれ有する複数のクラスタ(1−1,1−
2)と、該クラスタがそれぞれ共通し多重化されたシス
テム記憶装置(2)とより成る複合システムにおいて、 前記多重化されたシステム記憶装置(2)へ同一のデー
タを書き込む命令に応じて行われる該データの書き込み
処理の処理中に各々の該システム記憶装置(2)で独立
に検出された不良のみを、該多重化されたシステム記憶
装置(2)の等価性が失われたとして検出する等価性損
傷検出手段(3)と、 該等価性損傷検出手段(3)の検出結果を前記複数のク
ラスタの少なくとも1クラスタに送出する等価性損傷報
告手段(4)と、 を設けて成ることを特徴とする多重化装置の一致化制御
方式。
At least a central processing unit (1-1-1,1-1)
1-2) each having a plurality of clusters (1-1,1-
2) and a multiplexed system storage device (2) in which the clusters are common and multiplexed, respectively, in response to an instruction to write the same data to the multiplexed system storage device (2). Equivalence for detecting only a defect independently detected in each of the system storage devices (2) during the data writing process as a loss of equivalence of the multiplexed system storage device (2). And equivalence damage detection means (3), and equivalence damage report means (4) for sending a detection result of the equivalence damage detection means (3) to at least one of the plurality of clusters. Multiplexing device matching control method.
【請求項2】前記等価性損傷報告手段(4)は前記複数
のクラスタの全てに前記検出結果を送出することを特徴
とする請求項1記載の多重化装置の一致化制御方式。
2. A matching control method for a multiplexing apparatus according to claim 1, wherein said equivalence damage reporting means (4) sends said detection result to all of said plurality of clusters.
【請求項3】前記複数のクラスタ(1−1,1−2)の少
なくとも1クラスタは、前記検出結果が加わると、前記
多重化されたシステム記憶装置(2)の一方の切り離し
或いは等価性を復旧保障する処理の一方を行なうことを
特徴とする請求項2記載の多重化装置の一致化制御方
式。
3. At least one of the plurality of clusters (1-1, 1-2), when the detection result is added, determines whether one of the multiplexed system storage devices (2) is separated or equivalent. 3. The matching control method for a multiplexing device according to claim 2, wherein one of the processes for ensuring recovery is performed.
【請求項4】少なくとも中央処理装置をそれぞれ有する
複数のクラスタと、該クラスタがそれぞれ共有し多重化
されたシステム記憶装置とより成る複合システムにおけ
る前記システム記憶装置であって、 前記多重化されたシステム記憶装置へ同一のデータを書
き込む命令に応じて自らに行われる該データの書き込み
処理の処理中に検出された不良のみを、該多重化された
システム記憶装置の等価性が失われたとして検出する等
価性損傷検出手段と、 該等価性損傷検出手段の検出結果を前記複数のクラスタ
の少なくとも1クラスタに送出する等価性損傷報告手段
と、 を設けて成ることを特徴とするシステム記憶装置。
4. The system storage device in a complex system comprising a plurality of clusters each having at least a central processing unit and a system storage device shared by each of the clusters, wherein the multiplexed system Only defects detected during the data write processing performed by itself in response to an instruction to write the same data to the storage device are detected as the equivalence of the multiplexed system storage device has been lost. A system storage device comprising: equivalence damage detection means; and equivalence damage report means for sending a detection result of the equivalence damage detection means to at least one of the plurality of clusters.
【請求項5】前記等価性損傷報告手段は前記複数のクラ
スタの全てに前記検出結果を送出することを特徴とする
請求項4記載のシステム記憶装置。
5. The system storage device according to claim 4, wherein said equivalence damage reporting means sends the detection result to all of the plurality of clusters.
【請求項6】前記システム記憶装置は、前記検出結果が
加えられる前記複数のクラスタの少なくとも1クラスタ
により、前記複合システムからの切り離し或いは前記等
価性を復旧保障する処理の一方が行なわれることを特徴
とする請求項5記載のシステム記憶装置。
6. The system storage device according to claim 1, wherein at least one of the plurality of clusters to which the detection result is added performs one of a process of disconnecting from the complex system and a process of restoring the equivalence. The system storage device according to claim 5, wherein
JP2228427A 1990-08-31 1990-08-31 Multiplexing unit matching control method Expired - Fee Related JP2941387B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2228427A JP2941387B2 (en) 1990-08-31 1990-08-31 Multiplexing unit matching control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2228427A JP2941387B2 (en) 1990-08-31 1990-08-31 Multiplexing unit matching control method

Publications (2)

Publication Number Publication Date
JPH04111144A JPH04111144A (en) 1992-04-13
JP2941387B2 true JP2941387B2 (en) 1999-08-25

Family

ID=16876314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2228427A Expired - Fee Related JP2941387B2 (en) 1990-08-31 1990-08-31 Multiplexing unit matching control method

Country Status (1)

Country Link
JP (1) JP2941387B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011121666A1 (en) * 2010-03-31 2011-10-06 富士通株式会社 Multi-cluster system

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6237108B1 (en) 1992-10-09 2001-05-22 Fujitsu Limited Multiprocessor system having redundant shared memory configuration
JP2006182936A (en) * 2004-12-28 2006-07-13 Ge Toshiba Silicones Co Ltd Water-based coating agent composition

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011121666A1 (en) * 2010-03-31 2011-10-06 富士通株式会社 Multi-cluster system
JP5488693B2 (en) * 2010-03-31 2014-05-14 富士通株式会社 Multi-cluster system

Also Published As

Publication number Publication date
JPH04111144A (en) 1992-04-13

Similar Documents

Publication Publication Date Title
US5349654A (en) Fault tolerant data exchange unit
US4757442A (en) Re-synchronization system using common memory bus to transfer restart data from non-faulty processor to failed processor
US5423024A (en) Fault tolerant processing section with dynamically reconfigurable voting
EP0916119B1 (en) Triple modular redundant computer system
KR100566338B1 (en) Fault tolerant computer system, re-synchronization method thereof and computer-readable storage medium having re-synchronization program thereof recorded thereon
US4366535A (en) Modular signal-processing system
EP1380950B1 (en) Fault tolerant information processing apparatus
CN101207408B (en) Apparatus and method of synthesis fault detection for main-spare taking turns
US7500139B2 (en) Securing time for identifying cause of asynchronism in fault-tolerant computer
US7418626B2 (en) Information processing apparatus
JPH08255115A (en) Method and equipment for fault detection and fault- tolerant digital data processing
WO1987006037A1 (en) Multiple-redundant fault detection system and related method for its use
US20040221195A1 (en) Information processing apparatus
US5406472A (en) Multi-lane controller
JP2941387B2 (en) Multiplexing unit matching control method
TW320701B (en)
US4551836A (en) Cross-copy arrangement for synchronizing error detection clock signals in a duplex digital system
WO2010100757A1 (en) Arithmetic processing system, resynchronization method, and firmware program
KR100237398B1 (en) Duplication control method of ATM switch
JP3266956B2 (en) System storage
JP2645880B2 (en) System clock duplication method
JPH0916426A (en) Fault tolerant computer with two-port console
JP2513007B2 (en) Data transmission / reception system for remote monitoring and control equipment
JP2772713B2 (en) Fault-tolerant multiprocessor system
JP3015538B2 (en) Redundant computer system

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees